【課題】異なるゲインで増幅した信号を得る場合のゲイン誤差やアナログデジタル変換誤差を低減することができる固体撮像装置を提供することを課題とする。
【解決手段】行列状に配列され、光電変換により信号を生成する複数の画素と、複数の画素の各列に設けられ、複数の画素の信号を第１のゲインで増幅した第１の信号及び第１のゲインより大きい第２のゲインで増幅した第２の信号を出力する列増幅部と、第１の信号及び第２の信号をアナログからデジタルに変換するアナログデジタル変換部（２１）と、アナログデジタル変換部のデジタル信号を入力し、アナログデジタル変換部で変換された第１及び第２の信号を同じゲインレベルにレベルシフトした後の第１及び第２の信号の間のゲイン誤差を検出する比較部（２２４）と、ゲイン誤差を基に第１又は第２の信号を補正する補正部（２２６）とを有することを特徴とする固体撮像装置が提供される。 （もっと読む）

【課題】光センサ、および光センサアレイにおいて、信号読出し用のスイッチングトランジスタを不要として、画素構造を簡素化する。
【解決手段】各光センサ画素は、金属膜から成る下部電極と、アモルファスシリコン膜と、ｎ型アモルファスシリコン膜と、上部電極とを有し、前記光センサ画素の上部電極に接続される複数の走査線と、前記光センサ画素の下部電極に接続される複数の読出線と、前記複数の走査線に接続され、１水平走査期間毎に各走査線に順次第１電圧の選択走査信号を供給する走査回路と、１水平走査期間のブランキング期間に前記複数の読出線に、前記第１電圧よりも高電位の第２電圧を入力した後、前記複数の読出線をフローティング状態とする手段１と、前記複数の読出線に接続され、１水平走査期間内の前記各読出線の電圧変化を、前記各読出線に前記下部電極が接続され、前記上部電極に選択走査電圧が入力される光センサ画素のセンサ出力電圧として出力する手段２とを備える。 （もっと読む）

【課題】放射線の照射領域を狭く設定された場合でも、放射線を確実に検出できる放射線検出素子及び放射線画像撮影装置を提供する。
【解決手段】放射線画像撮影用の画素２０Ａ及び放射線検出用の画素２０Ｂを走査配線１０１と信号配線３との交差部に対応して設けた。これにより、放射線検出用の画素２０Ｂが放射線画像が撮影可能な撮影領域に設けられているので、放射線の照射領域を狭く設定された場合でも、放射線を確実に検出できる。 （もっと読む）

【課題】厚膜アモルファスシリコンと上部電極との間に、低抵抗のｎ型アモルファスシリコン膜を挿入して接続面に形成されるダイオードにより、光伝導による光電流を増幅して出力する。
【解決手段】金属膜から成る下部電極と、前記下部電極上に設けられるアモルファスシリコン膜と、前記アモルファスシリコン膜上に設けられるｎ型アモルファスシリコン膜と、前記ｎ型アモルファスシリコン膜上に設けられ、第１基準電圧が入力される上部電極と、前記下部電極と第２基準電圧との間に接続される容量素子と、オン状態の時に前記下部電極に第１電源電圧を入力し、オフ状態の時に前記下部電極をフローティング状態とするスイッチ回路と、前記スイッチ回路がオン状態において、前記アモルファスシリコン膜に所定期間光が照射された後の前記下部電極の電圧変化を検出する検出回路とを有する。 （もっと読む）

【課題】小型化を実現したA/D変換回路及び固体撮像装置を提供する。
【解決手段】遅延回路42の複数の遅延素子の各々の第１のパルス入力端子は複数の遅延素子の対応する１つのパルス出力端子に接続される。また、複数の遅延素子は、第１のパルス入力端子に入力されたパルス出力信号を、アナログ信号入力端子に入力されたアナログ信号に応じて遅延させてパルス出力端子から出力し、複数の遅延素子のいずれか１つは外部からパルス信号が入力される。状態変化検出回路47は、複数の遅延素子のうちの連続する２つからのパルス出力信号を順に比較し、２つのパルス出力信号の間で状態が異なるときに状態変化検出信号を出力する。エンコード信号ラッチ回路48は、状態変化検出信号が入力された場合に、状態変化検出回路47にパルス出力信号を出力した遅延素子に応じた状態を有するエンコード信号をラッチする。 （もっと読む）

【課題】光電変換部が形成された半導体チップと、光電変換部を駆動する駆動回路が形成された半導体チップとを収容する半導体モジュールに関し、小型化、薄型化を図りつつ、画質の劣化を抑制する。
【解決手段】光電変換領域１１８が形成された半導体チップ１０１と、半導体チップ１０１上における光電変換領域１１８を除く領域に設けられ、光電変換領域１１８を構成する光電変換部を駆動する駆動回路が形成された半導体チップ１０２と、半導体チップ１０１、１０２を収容するとともに、少なくとも光電変換領域１１８と対向する領域に開口１１２が形成されたパッケージ基体１０３と、半導体チップ１０１、１０２を収容した状態で開口１１２を塞ぐ透光性カバー１０４と、光電変換領域１１８と半導体チップ１０２との間に設けられ、半導体チップ１０２へ向けて入射した光が光電変換領域１１８へ反射するのを抑制する反射抑制壁１０９と、を備える。 （もっと読む）

【課題】カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できるとともに、データ保持部の不良箇所を容易かつ短時間で特定する。
【解決手段】本発明に係る固体撮像装置１００は、列毎に一つ設けられ、対応する列に配置された複数の単位画素１１１により変換された画素信号１５１をＮビットのデジタルデータ１５４に変換する複数のＡＤ変換部１４０と、列毎に一つ設けられた複数のデータ保持部１４１とを備える。複数のデータ保持部１４１の各々はＮ個のフリップフロップ１４５を含む。固体撮像装置１００は、さらに、ＡＤ変換部１４０により変換されたデジタルデータ１５４を、対応する列のデータ保持部１４１に保持させる第１状態と、複数のデータ保持部１４１の各々に含まれるＮ個のフリップフロップ１４５を直列に接続する第２状態とを切り替えるデータ切替部１４２ａ及び１４２ｂを備える。 （もっと読む）

【課題】AD変換の分解能を変更する際に、変更が必要なパルスのみの変更を、より簡単な構成で行うことができるようにする。
【解決手段】AD変換の分解能のモードが９ビットモードである場合には、デコーダ１０２は、Hカウンタ１０４のみを動作させる。AD変換の分解能のモードが１０ビットモードまたは１２ビットモードである場合には、デコーダ１０２は、Hカウンタ１０４のカウント値がレジスタ１０１に記憶されている開始カウント値となったときに、Hカウンタ１０４のカウント動作を停止させるとともに、アイドルカウンタ１０６のカウントを開始させ、アイドルカウンタ１０６のカウント値がレジスタ１０１に記憶されたカウント数となったときにHカウンタ１０４のカウントを再開させる。本発明は、例えば、カラムAD変換方式を採用したイメージセンサに適用できる。 （もっと読む）

【課題】撮像信号に含まれるノイズ量のばらつきを抑えることができる固体撮像装置及び撮像装置を提供する。
【解決手段】コントローラ700は、リセット信号を行毎に順次読み出す第１の期間において、光電変換素子のリセットの開始又は解除の少なくとも一方のタイミングを基準とする第１の停止期間を設けてリセット信号の読み出しを一旦停止させる制御を行い、光信号を行毎に順次読み出す第２の期間において、リセット信号の読み出しを一旦停止させた行の画素に係る光信号の読み出しを一旦停止させる第２の停止期間を設ける制御を行う。 （もっと読む）

【課題】リアルタイム性を要求される低解像度出力モードでのフレームレートを向上することが可能な固体撮像素子を提供する。
【解決手段】固体撮像素子は、入射光の量に応じた画素信号を出力する画素セル１１０−１〜１１０−８が行列状に配置されてなる画素アレイ１００と、画素セル１１０−１〜１１０−８の列に対応して設けられ、対応する画素セル１１０−１〜１１０−８の列の画素信号をデジタル信号に変換するためのＡＤ変換器５９０−１〜５９０−４と、ＡＤ変換器５９０−１〜５９０−４と、該ＡＤ変換器５９０−１〜５９０−４に対応する画素セル１１０−１〜１１０−８の列との接続と非接続とを切り替えるスイッチ３０１、３１１、３２１、３３１と、異なる画素セル１１０−１〜１１０−８の列の接続と非接続とを切り替えるスイッチ３５１、３５２とを備える。 （もっと読む）

【課題】赤外線撮像装置からの出力は赤外線検出素子の温度変化により出力データがドリフトしてしまう。
【解決手段】検出エリアの熱変動に対して最も影響を受けにくい２次元に配列された赤外線検出素子１０２の４辺からのデータを補正用データとし、補正用データのフレーム間差分データでドリフト補正を行い、補正が成功すれば赤外線撮像装置２００からのデータを校正データ取得直後と同じ値に維持するが、変動した場合補正異常としてシャッタ１０１を閉じ校正データを再取得、校正を行うことで温度ドリフトを補正したデータを得ることができる。 （もっと読む）

【課題】光学像を撮像素子により検出してデジタル画像データを取得する画像撮像装置において、高品質のデジタル画像データを取得できるようにする。
【解決手段】複数の光電変換素子を備え、入力光が担持する画像情報を光電変換素子毎に画素信号に変換して出力する撮像素子と、光電変換素子毎に撮像素子から出力された画素信号を所定数ずつ合成する画素信号合成手段と、合成後の画素信号からデジタル画像データを生成する画像信号処理手段とを備えた画像撮像装置において、条件式（１）を満たす場合に、条件式（２）に最も近くなるように合成する画素信号数を調整して、撮像素子の実効的な空間サンプリング周期ｐｖを変化させる。
Ｓｃｏ＜１／ｐ ・・・（１）
ｐｖ＝１／（２×Ｓｃｏ） ・・・（２） （もっと読む）

【課題】静電気等に対する耐久性を向上するとともに、検査精度を向上し、かつ、検査時間を短縮した積分アンプを提供する。
【解決手段】演算増幅器OP、および、演算増幅器OPの反転入力端子と出力端子との間に接続したサンプリングキャパシタCfを備えた積分回路41を有する。入力端子部INと演算増幅器OPの反転入力端子との電気的接続の開閉を切り換え可能なモードスイッチSWtestを有する。移送キャパシタCT、および、移送キャパシタCTを充放電させるスイッチSW1〜SW4を備えた検査用回路42を有する。検査用回路42は、移送キャパシタCTの放電により、充電した電荷の一部をサンプリングキャパシタCfに送り込む。スイッチSW1〜SW4により移送キャパシタCTを充電させている状態でサンプリングキャパシタCfを放電させる放電スイッチSWinitを有する。 （もっと読む）

【課題】パワーおよびエリア比により良い変換率を有するアナログ／デジタル変換器を提供する。
【解決手段】ハイブリッド・アナログ／デジタル変換器１００は、複数の変換回路１０１ａ〜１０１ｎを含む。それぞれの変換回路は、逐次近似変換の結果として、デジタル信号１０３ａ〜１０３ｎの第１の数のビットを得るために逐次近似変換を実行することによって、さらに、デジタル信号の第２の数のビットを得るために共通可変基準電圧１０５に基づいて傾斜変換をその後に実行することによって、アナログ入力信号１０４ａ〜１０４ｎに基づいてデジタル信号を提供するように構成され、第２の数のビットは、アナログ入力信号および逐次近似変換の結果間の残差に対応する。ハイブリッド・アナログ／デジタル変換器は、複数の変換回路のそれぞれの変換回路に共通可変基準電圧を提供するように構成される共通可変基準電圧プロバイダ１０２をさらに含む。 （もっと読む）

【課題】画素アレイの画素列に対応して設けられている複数の信号出力端子を、画素アレイの画素列の間隔より広い間隔で配置することができる撮像素子及び撮像装置を提供する。
【解決手段】複数の画素が２次元行列状に配置された画素アレイ（１１）と、前記画素アレイ（１１）の画素列に対応して設けられ、前記画素列内の画素の信号を出力する複数の信号出力端子（５１）と、を備え、前記複数の信号出力端子（５１）は、前記画素アレイの列方向において所定数の信号出力端子（５１）を組として配置されており、前記所定数の信号出力端子の組は、前記画素アレイ（１１）の行方向に配置される。 （もっと読む）

【課題】外乱要因などに起因してノイズが発生する場合でも、ノイズの影響を抑えて精度良く放射線を検出できる放射線画像撮影装置を提供する。
【解決手段】絶縁性基板１に、放射線または放射線が変換された光を受けて電荷を発生する放射線検出用のセンサ部１０３、当該放射線検出用のセンサ部１０３に接続され、当該放射線検出用のセンサ部に発生した電荷に応じた電気信号が流れるＤ６の信号配線３と共に、第１配線と略同一の配線パターンのＤ７の信号配線３を設け、Ｄ６の信号配線３を流れる電気信号とＤ７の信号配線３を流れる電気信号との差、又は、Ｄ６の信号配線３を流れる電気信号とＤ７の信号配線３を流れる電気信号とを各々デジタル変換したデジタルデータの値の差に基づいて放射線の検出を行う。 （もっと読む）

【課題】より小型であって、高精度にA/D変換を行うことができる固体撮像装置を提供する。
【解決手段】パルス走行部101は、入力信号を遅延させる複数の遅延部が円環状に接続されて構成され、複数の遅延部の電源端子が複数の画素の少なくとも１つの出力と接続される。ラッチ＆エンコーダ部103は、複数の遅延部の出力と接続されると共に、入力端子T3に入力された停止信号に基づいて複数の遅延部の出力を保持する。カウンタ部102は、複数の遅延部のうち所定の遅延部と接続され、当該所定の遅延部の出力に基づいてカウントを行う。2端子スイッチ105は、停止信号がラッチ＆エンコーダ部103に入力されるよりも前に、所定の遅延部とカウンタ部102の間の接続を切る。 （もっと読む）

【課題】アナログ回路とデジタル回路とが混在する半導体集積回路において、基板の総面積の増加を抑制する。
【解決手段】半導体集積回路１には、アナログ回路１３およびアナログ回路１３のアナログの出力信号をデジタル変換するデジタル回路１４が形成される。このうち、アナログ回路の一部１９は第１半導体基板５１に形成され、アナログ回路の残部３７およびデジタル回路１４は第２半導体基板５３に形成される。第１半導体基板５１と第２半導体基板５３とは、基板接続部５５により接続される。基板接続部５５は、第１半導体基板５１のアナログ回路の一部１９により生成されたアナログ信号を、第２半導体基板５３へ伝送する。 （もっと読む）

【課題】 従来の技術では、消費電力の増大や画質の低下を抑制しつつ、読み出しの高速化を実現することが困難であった。
【解決手段】 画素アレイの列に対応して設けられた、画素から出力された信号をデジタル信号に変換する複数のＡ／Ｄ変換部を少なくとも含む信号処理部と、２以上の出力端子を有し、出力端子の各々に対応して設けられた複数の出力ブロックを含む出力部と、同期信号を出力する同期信号生成部と、を含み、互いに隣接するまたは１列おきの複数の列の信号処理部をブロックとして、出力ブロックは、前記ブロックに属する複数の信号処理部から出力された信号を出力し、同期信号に同期して、出力ブロックから出力される信号に対して同期コードを付加する同期コード付加部をさらに有する。 （もっと読む）

【課題】 製造コストを削減しつつ、撮像装置の動作を高速化する。
【解決手段】 撮像装置は、センサチップおよび信号処理チップを有している。センサチップは、複数の画素が２次元行列状に配置された画素アレイと、画素アレイの画素列毎に画素のアナログ信号を出力する複数のデータ出力端子により構成されるデータ出力端子群とを有している。信号処理チップは、データ出力端子群に電気的に接続されるデータ入力端子群と、データ入力端子群で受けた画素のアナログ信号を画素アレイの画素列毎にデジタル信号へ変換する複数のＡ／Ｄ変換器と、複数のＡ／Ｄ変換器の動作を制御する制御部とを有している。 （もっと読む）