固体撮像装置及び撮像装置
【課題】カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できるとともに、データ保持部の不良箇所を容易かつ短時間で特定する。
【解決手段】本発明に係る固体撮像装置１００は、列毎に一つ設けられ、対応する列に配置された複数の単位画素１１１により変換された画素信号１５１をＮビットのデジタルデータ１５４に変換する複数のＡＤ変換部１４０と、列毎に一つ設けられた複数のデータ保持部１４１とを備える。複数のデータ保持部１４１の各々はＮ個のフリップフロップ１４５を含む。固体撮像装置１００は、さらに、ＡＤ変換部１４０により変換されたデジタルデータ１５４を、対応する列のデータ保持部１４１に保持させる第１状態と、複数のデータ保持部１４１の各々に含まれるＮ個のフリップフロップ１４５を直列に接続する第２状態とを切り替えるデータ切替部１４２ａ及び１４２ｂを備える。
【解決手段】本発明に係る固体撮像装置１００は、列毎に一つ設けられ、対応する列に配置された複数の単位画素１１１により変換された画素信号１５１をＮビットのデジタルデータ１５４に変換する複数のＡＤ変換部１４０と、列毎に一つ設けられた複数のデータ保持部１４１とを備える。複数のデータ保持部１４１の各々はＮ個のフリップフロップ１４５を含む。固体撮像装置１００は、さらに、ＡＤ変換部１４０により変換されたデジタルデータ１５４を、対応する列のデータ保持部１４１に保持させる第１状態と、複数のデータ保持部１４１の各々に含まれるＮ個のフリップフロップ１４５を直列に接続する第２状態とを切り替えるデータ切替部１４２ａ及び１４２ｂを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及び撮像装置に関するものである。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサの信号読み出し方式について、様々なものが提案されている。一般的には、画素アレイの中のある一行の画素を選択し、それら画素で生じた信号を同時に列方向へと読み出す列並列出力型のＣＭＯＳイメージセンサがよく用いられている。
【０００３】
その中で、特許文献１に示された従来のＣＭＯＳイメージセンサについて図１７を用いて説明する。図１７は、ＡＤ変換回路と画素部とを同一の半導体基板に搭載した従来例のＣＭＯＳ固体撮像装置（ＣＭＯＳイメージセンサ）の概略構成図である。
【０００４】
図１７に示すように、この固体撮像装置１は、複数の単位画素３が行列状に配列された画素アレイ部（撮像部）１０と、画素アレイ部１０の外側に設けられた駆動制御部７と、カラム処理部２６と、出力回路２８とを備えている。カラム処理部２６は、垂直列毎に配されたカラムＡＤ回路２５を有する。
【０００５】
また、カラムＡＤ回路２５は、画素信号をデジタルデータに変換するＡＤ変換部２５１（ＡＤＣ）とデジタルデータを保持するデータ保持部２５６（メモリ）とを備えている。
【０００６】
また、駆動制御部７は、列アドレス及び列走査回路を制御する水平走査部１２と、行アドレス及び行走査回路を制御する垂直走査部１４と、外部からマスタークロックＣＬＫ０を受け取り、当該マスタークロックＣＬＫ０を用いて種々の内部クロックを生成することにより、水平走査部１２及び垂直走査部１４などを制御する通信タイミング制御部２０とを備えている。
【０００７】
また、各単位画素３は、垂直走査部１４により制御される行制御線１５と、画素信号をカラム処理部２６に伝達する垂直信号線１９とに接続される。
【０００８】
このような構成の固体撮像装置１において、単位画素３から出力された画素信号は、垂直列毎に、垂直信号線１９を介して、カラム処理部２６のカラムＡＤ回路２５に供給される。
【０００９】
個々のカラムＡＤ回路２５は、ＡＤ変換部２５１の後段に、このＡＤ変換部２５１の保持したカウント結果を保持するＮビットのメモリ装置として機能するデータ保持部２５６を備える。
【００１０】
また、個々のカラムＡＤ回路２５は、データ保持部２５６への入力データを切替えるデータ切替部２５８（ＳＥＬ）を備えている。
【００１１】
データ切替部２５８には、他のデータ切替部２５８と共通に、通信タイミング制御部２０から、所定のタイミングで、制御パルスであるメモリ転送指示パルスが供給される。
【００１２】
データ切替部２５８は、メモリ転送指示パルスが供給されると、対応する自列のＡＤ変換部２５１から出力されたデータをデータ保持部２５６に転送する。データ保持部２５６は、転送されたデータを保持及び記憶する。
【００１３】
ここで、データ切替部２５８は、単に自列のＡＤ変換部２５１から出力されたデータをデータ保持部２５６へ転送する機能だけでなく、他列のデータ保持部２５６が保持しているデータを自列のデータ保持部２５６へ転送する機能も持つ。
【００１４】
水平走査部１２は、ＡＤ変換部２５１が担当する処理を行なうのと並行して、各データ保持部２５６が保持しているデータを読み出す読出走査部の機能を持つ。
【００１５】
データ保持部２５６の出力端子は、水平信号線１８に接続される。水平信号線１８は、カラムＡＤ回路２５のビット幅であるＮビット幅分の信号線であり、出力回路２８に接続される。また、出力回路２８は、図示しないそれぞれの出力線に対応したｎ個のセンス回路を具備する。
【００１６】
特に、このようなデータ保持部２５６を備えた構成は、ＡＤ変換部２５１が保持したＡＤ変換データをデータ保持部２５６に転送できる。これにより、当該構成は、ＡＤ変換部２５１のＡＤ変換処理と、ＡＤ変換結果の水平信号線１８への読出動作とを独立して制御できる。よって、当該構成は、ＡＤ変換処理と外部への信号の読出動作とを並行して行なうパイプライン動作を実現できる。
【００１７】
例えば、カラムＡＤ回路２５としてシングルスロープ積分型のＡＤ変換方式を採用する場合、カラムＡＤ回路２５は、１水平期間中の所定のタイミングで画素信号を画素アレイ部１０から読み出し、その後、読み出した画素信号にシングルスロープ積分方式のＡＤ変換処理を行ない、所定のタイミングでＡＤ変換結果を出力する。すなわち、先ず、ＡＤ変換部２５１が備える電圧比較部は、比較処理用（事実上のＡＤ変換処理用）の参照信号と、垂直信号線１９を介して入力される画素信号とを比較し、双方の電圧が同じになると、電圧比較部のコンパレート出力信号を反転する。例えば、電圧比較部は、電源電位などのＨレベルの信号をインアクティブ状態として出力し、画素信号と参照信号とが一致したときにＬレベルの信号（アクティブ状態）を出力する。
【００１８】
電圧比較部の後段に設けられるカウンタ部は、参照信号の変化に同期してダウンカウントモードもしくはアップカウントモードでカウント動作を開始し、コンパレート出力信号が反転すると、カウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持及び記憶）することでＡＤ変換を完了する。その後、ＡＤ変換部２５１は、所定のタイミングで画素データをデータ保持部２５６に転送し、当該データ保持部２５６に記憶及び保持しておく。
【００１９】
この後、カラムＡＤ回路２５は、所定のタイミングで入力されるクロック信号に同期したシフト動作により、データ保持部２５６に記憶及び保持した画素データを、順次、カラム処理部２６外へ出力する。これにより、映像データ（画素データ）が、画素アレイ部１０を有するチップ外へ出力される。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００８−１７２６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら上記の従来の技術においては、カラムＡＤ回路が自列のＡＤ変換部のデータをデータ保持部へ転送する機能及び、他列のデータ保持部が保持しているデータを自列のデータ保持部へ転送する機能しか持たない。これにより、従来の技術は、ＡＤ変換部のデータを増幅する場合にはカラム処理部外にデータを操作する回路が必要であるという第１の課題を有している。
【００２２】
また、データ保持部を配置できる領域は画素アレイ部の幅に依存しており、近年の多画素化の要求より、データ保持部を配置できる領域は小面積化傾向にある。そのため、データ保持部を検査するための論理回路の挿入は非常に困難である。よって、データ保持部に不良が存在した場合、不良箇所の特定が非常に困難であり、また、時間もかかるという第２の課題を有している。
【００２３】
本発明は、このような課題に鑑み創案されたもので、カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できる、又は、データ保持部の不良箇所を容易かつ短時間で特定できる固体撮像装置及び当該固体撮像装置を用いた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、本発明の一形態に係る固体撮像装置は、固体撮像装置であって、行列状に配置され、入射光を画素信号に変換する複数の単位画素と、列毎に一つ設けられ、対応する列に配置された前記複数の単位画素により変換された画素信号をＮ（Ｎは２以上の整数）ビットのデジタルデータに変換する複数のＡＤ変換部と、列毎に一つ設けられた複数のデータ保持部とを備え、前記複数のデータ保持部の各々は、対応する列の前記Ｎビットのデジタルデータの各ビットに対応するＮ個のフリップフロップを含み、前記固体撮像装置は、さらに、前記ＡＤ変換部により変換された前記Ｎビットのデジタルデータを、対応する列の前記データ保持部に保持させる第１状態と、前記複数のデータ保持部の各々に含まれる前記Ｎ個のフリップフロップを直列に接続する第２状態とを切り替えるデータ切替部を備える。
【００２５】
この構成によれば、本発明の一形態に係る固体撮像装置は、第１状態において、ＡＤ変換部が出力するデジタルデータを自列のデータ保持部へ転送できる。さらに、本発明の一形態に係る固体撮像装置は、第２状態において、自列のデータ保持部が保持するデータをビットシフト操作することにより、デジタルデータを増幅できる。これにより、本発明の一形態に係る固体撮像装置は、カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できる。また、本発明の一形態に係る固体撮像装置は、第２状態を用いることにより、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００２６】
また、前記データ切替部は、前記第１状態と、前記第２状態と、列毎に設けられた前記複数のデータ保持部を直列に接続する第３状態とを切り替えてもよい。
【００２７】
この構成によれば、本発明の一形態に係る固体撮像装置は、第３状態において、複数のデータ保持部に保持されるデータを水平方向にシフトできる。
【００２８】
また、前記固体撮像装置は、予め定められた単位列毎に、当該単位列に対応する複数の前記ＡＤ変換部、及び複数の前記データ保持部を含む複数のカラムブロックを備え、前記データ切替部は、前記第３状態において、前記カラムブロック毎に、当該カラムブロックに含まれる前記複数のデータ保持部を直列に接続してもよい。
【００２９】
この構成によれば、本発明の一形態に係る固体撮像装置は、第３状態において、カラムブロック毎に、当該カラムブロックに含まれる複数のデータ保持部に保持されるデータを水平方向にシフトできる。
【００３０】
また、前記データ切替部は、前記第２状態において、前記カラムブロック毎に、当該カラムブロックに含まれる前記複数のフリップフロップの全てを直列に接続してもよい。
【００３１】
この構成によれば、本発明の一形態に係る固体撮像装置は、第２状態において、カラムブロック毎に、当該カラムブロックに含まれる複数のフリップフロップに保持されるデータを垂直方向にシフトできる。
【００３２】
また、前記固体撮像装置は、さらに、前記複数のデータ保持部及び前記データ切替部を制御する制御部を備え、前記制御部は、前記データ切替部を前記第１状態にしたうえで、前記ＡＤ変換部により変換された前記Ｎビットのデジタルデータを、対応する列の前記データ保持部へ保持させ、前記データ切替部を前記第２状態にしたうえで、前記データ保持部に保持されているデジタルデータの各ビットを上位ビット方向にシフトさせることにより、当該デジタルデータを増幅してもよい。
【００３３】
この構成によれば、本発明の一形態に係る固体撮像装置は、第２状態において、自列のデータ保持部が保持するデータをビットシフト操作することにより、デジタルデータを増幅できる。これにより、本発明の一形態に係る固体撮像装置は、カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できる。
【００３４】
また、前記データ切替部は、前記第２状態において、各列の前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップを、前記第３状態と同じ順序で直列に接続してもよい。
【００３５】
この構成によれば、本発明の一形態に係る固体撮像装置は、回路規模の増加を抑制しつつ、初段のフリップフロップに任意の値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００３６】
また、前記データ切替部は、前記第２状態において、前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップに、第１論理値の信号を出力する論理レベル切替部を備えてもよい。
【００３７】
この構成によれば、本発明の一形態に係る固体撮像装置は、第２状態において、初段のフリップフロップに第１論理値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。また、本発明の一形態に係る固体撮像装置は、データを増幅する場合に、増幅後のデータの最下位ビットの値を第１論理値に設定できる。
【００３８】
また、前記論理レベル切替部は、前記第２状態において、前記初段のフリップフロップに、前記第１論理値の信号、又は第２論理値の信号を選択的に出力してもよい。
【００３９】
この構成によれば、本発明の一形態に係る固体撮像装置は、第２状態において、初段のフリップフロップに任意の値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。また、本発明の一形態に係る固体撮像装置は、データを増幅する場合に、増幅後のデータの最下位ビットの値を任意の値に設定できる。
【００４０】
また、前記データ切替部は、前記第３状態において、前記直列に接続された前記複数のデータ保持部のうち前記初段のデータ保持部に第１論理値の信号を出力する論理レベル切替部を備えてもよい。
【００４１】
この構成によれば、本発明の一形態に係る固体撮像装置は、第３状態において、初段のデータ保持部に第１論理値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００４２】
また、前記論理レベル切替部は、前記第３状態において、前記初段のデータ保持部に、前記第１論理値の信号、又は第２論理値の信号を選択的に出力してもよい。
【００４３】
この構成によれば、本発明の一形態に係る固体撮像装置は、第３状態において、初段のデータ保持部に任意の値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００４４】
また、前記論理レベル切替部は、さらに、前記第２状態において、前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップに、前記第１論理値の信号、又は前記第２論理値の信号を選択的に出力してもよい。
【００４５】
この構成によれば、本発明の一形態に係る固体撮像装置は、回路規模の増加を抑制しつつ、第２状態及び第３状態において、フリップフロップに任意の値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００４６】
また、前記固体撮像装置は、さらに、前記データ切替部を前記第１状態にしたうえで、第１周波数のクロック信号を前記複数のフリップフロップに供給し、前記データ切替部を前記第２状態にしたうえで、前記第１周波数より低い第２周波数のクロックを前記複数のフリップフロップに供給する制御部を備えてもよい。
【００４７】
この構成によれば、本発明の一形態に係る固体撮像装置は、垂直方向のシフト動作を実施するための配線制約が厳しい場合に、配線のレイアウト制約を低減できる。
【００４８】
また、前記制御部は、さらに、前記データ切替部を前記第３状態にしたうえで、前記第１周波数のクロック信号を前記複数のフリップフロップに供給してもよい。
【００４９】
この構成によれば、本発明の一形態に係る固体撮像装置は、データ保持部の縮退故障だけでなく遅延故障も検出できる。
【００５０】
また、前記固体撮像装置は、さらに、前記複数のデータ保持部のうちいずれの列のデータ保持部に不良があるかを示す不良情報を格納する不良情報格納部と、冗長データ保持部と、前記不良情報で示される列のデータ保持部を前記情報データ保持部に置き換える冗長切替部とを備えてもよい。
【００５１】
この構成によれば、本発明の一形態に係る固体撮像装置は、データ保持部に不良が存在した場合に、このデータ保持部の不良を救済できる。これにより、本発明の一形態に係る固体撮像装置は、歩留を改善できる。
【００５２】
また、前記複数のフリップフロップのうちいずれの列及びビットに不良があるかを示す不良情報を格納する不良情報格納部と、列毎に一つ設けられた複数の冗長フリップフロップと、前記不良情報で示される列及びビットのフリップフロップを、当該列に設けられた前記冗長フリップフロップに置き換える冗長切替部とを備えてもよい。
【００５３】
この構成によれば、本発明の一形態に係る固体撮像装置は、データ保持部に不良が存在した場合に、このデータ保持部の不良を救済できる。これにより、本発明の一形態に係る固体撮像装置は、歩留を改善できる。
【００５４】
なお、本発明は、このような固体撮像装置として実現できるだけでなく、固体撮像装置に含まれる特徴的な手段をステップとする固体撮像装置の駆動方法又は制御方法として実現したり、そのような特徴的なステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、ＣＤ−ＲＯＭ等の記録媒体及びインターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
【００５５】
さらに、本発明は、このような固体撮像装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現したり、このような固体撮像装置を備える撮像装置として実現したりできる。
【発明の効果】
【００５６】
以上より、本発明は、カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できる、又は、データ保持部の不良箇所を容易かつ短時間で特定できる固体撮像装置を提供できる。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施形態に係る撮像装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係るカラムブロックの構成を示すブロック図である。
【図３】本発明の第１の実施形態に係るカラムブロックの構成を示す回路図である。
【図４】本発明の第１の実施形態に係る固体撮像装置によるデータ増幅動作のフローチャートである。
【図５】本発明の第１の実施形態に係る固体撮像装置によるデータ増幅動作のタイミングチャートである。
【図６】本発明の第１の実施形態に係るカラムブロックの不良例を示す図である。
【図７】本発明の第１の実施形態に係る固体撮像装置による第１不良判定動作のフローチャートである。
【図８】本発明の第１の実施形態に係る固体撮像装置による第１不良判定動作のタイミングチャートである。
【図９】本発明の第１の実施形態に係る固体撮像装置による第２不良判定動作のフローチャートである。
【図１０】本発明の第１の実施形態に係る固体撮像装置による第２不良判定動作のタイミングチャートである。
【図１１】本発明の第２の実施形態に係るカラムブロックの構成を示す回路図である。
【図１２】本発明の第２の実施形態に係るカラムブロックの構成を示すブロック図である。
【図１３Ａ】本発明の第３の実施形態に係るカラムブロックの構成を示す回路図である。
【図１３Ｂ】本発明の第３の実施形態に係るカラムブロックの構成を示す回路図である。
【図１４Ａ】本発明の第３の実施形態に係るカラムブロックの通常時の接続関係を示す図である。
【図１４Ｂ】本発明の第３の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１４Ｃ】本発明の第３の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１４Ｄ】本発明の第３の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１５Ａ】本発明の第４の実施形態に係るカラムブロックの構成を示す回路図である。
【図１５Ｂ】本発明の第４の実施形態に係るカラムブロックの構成を示す回路図である。
【図１６Ａ】本発明の第４の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１６Ｂ】本発明の第４の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１６Ｃ】本発明の第４の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１７】従来の固体撮像装置の構成を示すブロック図である。
【発明を実施するための形態】
【００５８】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、図面において同じ参照符号を付した構成要素は同様の動作を行うので、再度の説明を省略する場合がある。
【００５９】
（第１の実施形態）
本発明の第１の実施形態に係る固体撮像装置は、ＡＤ変換部により変換されたＮビットのデジタルデータを、対応する列のデータ保持部に保持させるデータ取り込み動作と、複数のデータ保持部を直列に接続する水平シフト動作と、複数のデータ保持部の各々に含まれるＮ個のフリップフロップを直列に接続する垂直シフト動作とを行う。
【００６０】
これにより、第１の実施形態に係る固体撮像装置は、カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できるとともに、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００６１】
図１は、本発明の第１の実施形態に係る撮像装置５０の概略構成図である。
【００６２】
図１に示す撮像装置５０は、固体撮像装置１００と、外部システムであるＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１０１とを備える。固体撮像装置１００は、画素アレイ部（撮像部）１１０と、画素アレイ部１１０の外側に設けられた駆動制御部１２０とを備える。
【００６３】
画素アレイ部１１０は、入射光を画素信号に変換する。この画素アレイ部１１０は、行列状に配列された複数の単位画素１１１と、行毎に一つ設けられた複数の行制御線１１２と、列毎に一つ設けられた複数の垂直信号線１１３とを備える。各単位画素１１１は、対応する行に設けられた行制御線１１２の信号に応じて、入射光を画素信号に変換し、変換した画素信号を対応する列に設けられた垂直信号線１１３へ出力する。
【００６４】
なお、簡単のため図１では、画素アレイ部１１０に３行×６列の単位画素１１１が配置される例を示しているが、画素アレイ部１１０に配置される単位画素１１１の数（行数及び列数）は、これ以外であってもよい。
【００６５】
駆動制御部１２０は、画素アレイ部１１０を駆動する。この駆動制御部１２０は、水平走査部１２１と、垂直走査部１２２と、カラム処理部１２３と、複数の出力ドライバ１２４と、出力回路１２５と、通信タイミング制御部１２６と、水平信号線１２７とを備えている。
【００６６】
水平走査部１２１は、列アドレス及び列走査回路を制御する。
【００６７】
垂直走査部１２２は、行アドレス及び行走査回路を制御する。
【００６８】
通信タイミング制御部１２６は、ＤＳＰ１０１からマスタークロックＣＬＫ０を受け取り、種々の内部クロックを生成する。また、通信タイミング制御部１２６は、水平走査部１２１、垂直走査部１２２、及びカラム処理部１２３を制御する。また、通信タイミング制御部１２６は、ＤＳＰ１０１からデータ信号ＤＡＴＡを受け取る。
【００６９】
カラム処理部１２３は、画素アレイ部１１０から出力される画素信号１５１をＮビットのデジタルデータ１５２に変換する。
【００７０】
また、カラム処理部１２３は、予め定められた単位列毎に設けられた複数のカラムブロック１３０を含む。なお、図１では、簡単のため、単位列が３列であり、カラム処理部１２３が２個のカラムブロック１３０を備える例を示しているが、単位列、及びカラムブロック１３０の数は、これ以外であってもよい。
【００７１】
カラムブロック１３０は、対応する単位列の画素信号１５１をＮビットのデジタルデータ１５２に変換する。また、カラムブロック１３０は、単位列分のデジタルデータ１５２をシリアルに出力する。
【００７２】
出力ドライバ１２４は、カラムブロック１３０毎に設けられている。この出力ドライバ１２４は、対応するカラムブロック１３０から出力されるデジタルデータ１５２を水平信号線１２７へ出力する。また、通信タイミング制御部１２６により生成されるブロック選択信号１５０に応じて、複数の出力ドライバ１２４のうち、一つの出力ドライバ１２４のみがデジタルデータ１５２を水平信号線１２７へ出力する。例えば、ｈ番目のカラムブロック１３０のデータを水平信号線１２７に出力する場合には、通信タイミング制御部１２６は、ブロック選択信号１５０の値を「ｈ」に設定する。
【００７３】
出力回路１２５は、出力ドライバ１２４により水平信号線１２７に出力されたデジタルデータ１５２を映像データ１５３として外部へ出力する。
【００７４】
図２は、カラムブロック１３０の構成を示す図である。
【００７５】
図２に示すように、カラムブロック１３０は、列毎に設けられたカラムＡＤ（カラムアナログ／デジタルコンバーター）回路１３１ａ及び１３１ｂを有する。カラムＡＤ回路１３１ａは、カラムブロック１３０に含まれるカラムＡＤ回路のうち、末端の列（１列目）のカラムＡＤ回路であり、カラムＡＤ回路１３１ｂは２列目以降のカラムＡＤ回路である。
【００７６】
カラムＡＤ回路１３１ａは、ＡＤ変換部１４０と、データ保持部１４１と、データ切替部１４２ａとを備える。カラムＡＤ回路１３１ｂは、ＡＤ変換部１４０と、データ保持部１４１と、データ切替部１４２ｂとを備える。
【００７７】
ＡＤ変換部１４０は、対応する列に配置された複数の単位画素１１１により変換された画素信号１５１をＮビットのデジタルデータ１５４に変換する。
【００７８】
データ保持部１４１は、ＡＤ変換部１４０によって変換されたＮビットのデジタルデータ１５４を保持する。
【００７９】
データ切替部１４２ａ及び１４２ｂは、データ保持部１４１へ供給するデータを切り替える。
【００８０】
図３は、カラムブロック１３０及びその周辺回路の詳細な構成を示す図である。
【００８１】
図３に示すように、データ保持部１４１は、対応する列のＮビットのデジタルデータ１５４の各ビットに対応するＮビットのＦＦ（フリップフロップ）１４５を備える。
【００８２】
データ切替部１４２ａは、ＮビットのＦＦ１４５の各々に対応するＮ個のセレクタ１４６と、論理レベル切替部１４３とを備える。
【００８３】
データ切替部１４２ｂは、ＮビットのＦＦ１４５の各々に対応するＮ個のセレクタ１４６と、シフトデータ切替部１４４とを備える。
【００８４】
各セレクタ１４６は、対応するＦＦ１４５への入力データを切替える。
【００８５】
論理レベル切替部１４３は、自列のＮ個のセレクタ１４６へ入力するデータを切替える。
【００８６】
シフトデータ切替部１４４は、自列のＮ個のセレクタ１４６のうち最下位ビットのセレクタ１４６への入力データを切替える。
【００８７】
なお、以下では、デジタルデータ１５４がＮビットであり、ｈ個のカラムブロック１３０がカラム処理部１２３に含まれ、各カラムブロック１３０に３列分のカラムＡＤ回路１３１ａ及び１３１ｂが含まれる場合を例に説明する。
【００８８】
また、各カラムブロック１３０及び当該カラムブロック１３０に含まれる構成要素及び信号を区別するため、各参照子の後に、まず“＿１”〜“＿ｈ”で対応するブロックを区別する番号を付す。さらに、列毎に設けられている構成要素及び信号には、さらにその後に“＿１”〜“＿３”で対応する列を区別する番号を付す。さらに、ビット毎に設けられている構成要素及び信号には、さらにその後に“＿１”〜“＿Ｎ”で対応するビットを区別する番号を付す。つまり、全体としてはｈ×３×Ｎ個のＦＦ１４５及びセレクタ１４６が存在する。
【００８９】
また、出力ドライバ１２４は、Ｎビットのそれぞれに対応するＮ個のドライバで構成される。
【００９０】
このような構成の固体撮像装置１００において、単位画素１１１から出力されたアナログの画素信号１５１は、垂直列毎に、垂直信号線１１３を介して、ＡＤ変換部１４０に供給される。そして、１行分の画素信号１５１が同時にそれぞれＮビットのデジタルデータ１５４に変換される。
【００９１】
デジタルデータ１５４は、データ切替部１４２ａ及び１４２ｂに入力され、通信タイミング制御部２０から所定のタイミングで供給される制御信号ＳＥＬに基づいて、セレクタ１４６を介して、ＦＦ１４５へ供給される。
【００９２】
ここで、本実施形態の固体撮像装置１００は、詳細は後述するが、データ取り込み動作と、水平シフト動作と、垂直シフト動作とを選択的に行う。
【００９３】
データ取り込み動作は、各列のＡＤ変換部１４０により変換されたデジタルデータ１５４を対応する列のデータ保持部１４１へ転送する動作である。このデータ取り込み動作時には、データ切替部１４２ａ及び１４２ｂは、ＡＤ変換部１４０により変換されたＮビットのデジタルデータ１５４を、対応する列のデータ保持部１４１に保持させる状態（第１状態）となる。
【００９４】
水平シフト動作は、各列のデータ保持部１４１が保持しているデータを水平方向（列の並び方向）へ順次転送（シフト）する動作である。この水平シフト動作時には、データ切替部１４２ａ及び１４２ｂは、カラムブロック１３０毎に、当該カラムブロック１３０に含まれる全てのデータ保持部１４１を直列に接続する状態（第３状態）となる。つまり、データ切替部１４２ａ及び１４２ｂは、カラムブロック１３０に含まれる複数のＦＦ１４５のうち、同一のビットに対応する複数のＦＦ１４５を、それぞれ直列に接続する。
【００９５】
垂直シフト動作は、各列のＮビットのＦＦ１４５が保持しているデータを垂直方向（ビットの並び方向）へ順次転送（シフト）する動作である。この垂直シフト動作時には、データ切替部１４２ａ及び１４２ｂは、各列のＮ個のＦＦ１４５を直列に接続する状態（第２状態）となる。なお、データ切替部１４２ａ及び１４２ｂは、各列のＮ個のＦＦ１４５を、列単位で直列に接続してもよいし、カラムブロック１３０毎に、当該カラムブロック１３０に含まれる全ての複数のＦＦ１４５を直列に接続してもよい。
【００９６】
また、論理レベル切替部１４３及びシフトデータ切替部１４４は、垂直シフト動作時において、最下位ビットのセレクタ１４６を介して、最下位ビットのＦＦ１４５に、論理値「０」又は「１」の信号を選択的に出力する。
【００９７】
また、論理レベル切替部１４３は、水平シフト動作時において、１列目のデータ切替部１４２ａを介して、１列目のデータ保持部１４１に、論理値「０」又は「１」の信号を選択的に出力する。
【００９８】
カラムブロック１３０に含まれる複数のデータ保持部１４１のうち、最終列のデータ保持部１４１の出力端子は、出力ドライバ１２４を介して水平信号線１２７に接続される。水平信号線１２７は、カラムＡＤ回路１３１ａ及び１３１ｂのビット幅であるＮビット幅分の信号線を有し、出力回路１２５に接続される。
【００９９】
この構成により、本発明の第１の実施形態に係る固体撮像装置１００は、電荷生成部である受光素子（単位画素１１１）が行列状に配された画素アレイ部１１０から、行毎に各垂直列の画素信号１５１を順次出力する。そして、１枚の画像すなわちフレーム画像が、画素アレイ部１１０全体の画素信号の集合で示される。
【０１００】
論理レベル切替部１４３は、カラムブロック１３０の１列目、かつ最下位ビットのＦＦ１４５に論理レベルを供給する。さらに、論理レベル切替部１４３は、カラムブロック１３０の１列目から、２からＮビット目のＦＦ１４５に論理レベルを供給する。このように、単一の論理レベル切替部１４３により、Ｎ個のＦＦ１４５に論理レベルを供給することにより、回路規模の縮小を実現できる。
【０１０１】
また、セレクタ１４６は、３入力１出力のデータセレクタである。また、セレクタ１４６は、制御信号ＳＥＬの値が「０」の場合、デジタルデータ１５４をデータ保持部１４１へ出力する。これにより、データ保持部１４１はデジタルデータ１５４の取り込み保持を行うデータ取り込み動作を行う。
【０１０２】
また、制御信号ＳＥＬの値が「１」の場合に、２列目以降のセレクタ１４６は、１列前のＦＦ１４５が保持するデジタルデータを自列のデータ保持部１４１へ出力する。また、１列目のセレクタ１４６は、論理レベル切替部１４３が出力するデータを自列のデータ保持部１４１へ出力する。これにより、各カラムブロック１３０に含まれる複数のデータ保持部１４１は、保持するデータを水平方向にシフトする水平シフト動作を行う。
【０１０３】
また、制御信号ＳＥＬの値が「２」の場合に、２〜Ｎビット目のセレクタ１４６は、自列の１ビット下位のＦＦ１４５が保持しているデータを自ビットのＦＦ１４５へ出力する。また、１列目の最下位ビットのセレクタ１４６は、論理レベル切替部１４３が出力するデータを自ビットのＦＦ１４５へ出力する。２列目以降の最下位ビットのセレクタ１４６は、論理レベル切替部１４３が出力するデータを自ビットのＦＦ１４５へ出力する。これにより、各データ保持部１４１は、保持するデータを垂直方向にシフトする垂直シフト動作を行う。
【０１０４】
図４は、固体撮像装置１００によるデジタルデータ１５４を増幅する動作のフローチャートである。また、図５は、当該動作のタイミングチャートである。以下、図４及び図５を用いてカラム処理部１２３の画像出力時の動作について説明する。
【０１０５】
まず、通信タイミング制御部１２６は、データ切替部１４２ａ及び１４２ｂを第１状態にしたうえで、各列のデジタルデータ１５４を、対応する列のデータ保持部１４１へ保持させるデータ取り込み動作を行う（Ｓ１０１）。
【０１０６】
具体的には、まず、１回目の読み出しのため、通信タイミング制御部１２６は、データ切替部１４２ａ及び１４２ｂにデジタルデータ１５４を選択させるために制御信号ＳＥＬを「０」に設定する（ｔ０）。
【０１０７】
次に、通信タイミング制御部１２６は、セレクタ１４６が出力するデジタルデータ１５４をＦＦ１４５に保持させるため、全てのカラムブロック１３０のＦＦ１４５へ供給するクロック信号ＦＦ＿ＣＫにパルスを入力する。これにより、ＦＦ１４５は、クロック信号ＦＦ＿ＣＫの立ち上がりエッジに同期して、セレクタ１４６の出力するデジタルデータ１５４を取り込み保持する。よって、カラムＡＤ回路１３１ａ〜１３１ｃはＮ個のＦＦ１４５の保持しているＮビット幅のデータを出力する（ｔ１）。
【０１０８】
次に、通信タイミング制御部１２６は、データ切替部１４２ａ及び１４２ｂを第２状態にしたうえで、ＦＦ１４５にクロックを供給する。これにより、データ保持部１４１に保持されているデジタルデータの各ビットは、上位ビット方向にシフトする。つまり、各データ保持部１４１に保持されるデータが増幅される（Ｓ１０２）。
【０１０９】
具体的には、時刻ｔ１に、通信タイミング制御部１２６は、セレクタ１４６に自列の１ビット下位のＦＦ１４５が保持しているデータを選択させるために、制御信号ＳＥＬを「２」に設定する（ｔ１）。
【０１１０】
さらに、通信タイミング制御部１２６は、データ切替部１４２ａ及び１４２ｂが出力するデータをＦＦ１４５に保持させるために、全てのブロックのＦＦ１４５へ供給するクロック信号ＦＦ＿ＣＫにパルスを入力する。このとき、セレクタ１４６は自列の１ビット下位のＦＦ１４５が保持するデータを出力している。よって、デジタルデータが、上位ビット方向にビットシフト動作する。これにより、時刻ｔ０でＡＤ変換部１４０が出力していたＮビットのデジタルデータ１５４が増幅される（ｔ２）。
【０１１１】
本実施形態では、１ビット下位のＦＦ１４５をセレクタ１４６に接続しているため、ＡＤ変換部１４０により生成されたデジタルデータ１５４が２倍される。なお、２ビット下位のＦＦ１４５をセレクタ１４６に接続した場合には、ＡＤ変換部１４０により生成されたデジタルデータ１５４が４倍される。このようにデータ切替部１４２ａ及び１４２ｂに接続する自列の下位ビットのＦＦ１４５を変更することによって、増幅の度合いを調整できる。
【０１１２】
また、セレクタ１４６が自列の下位ビットのＦＦ１４５が保持しているデータを選択した状態において入力する、クロック信号ＦＦ＿ＣＫのパルスの数を調整することで増幅の度合いを調整することも可能である。例えば、パルスを２回入力することにより、デジタルデータ１５４を２ビット分シフト（４倍）できる。
【０１１３】
また、本実施形態では、セレクタ１４６を３入力１出力としているが、入力端子の数を増やしたうえで、当該入力端子を複数の自列の下位ビットのＦＦ１４５（例えば、１ビット下位のＦＦ１４５及び２ビット下位のＦＦ１４５）と接続してもよい。これにより、制御信号ＳＥＬを切替えることによって、増幅の度合いを切替えることも可能である。
【０１１４】
また、各列最下位ビットのセレクタ１４６には、自列の他ビットのＦＦ１４５ではなく、シフトデータ切替部１４４が接続されている。よって、シフトデータ切替部１４４が、論理レベル「０」、論理レベル「１」及び他列の最上位ビットのＦＦ１４５が保持するデータのうちいずれかを選択的に、自列の最下位ビットのセレクタ１４６に入力できる。これにより、カラムＡＤ回路１３１ａ及び１３１ｂが出力するデータの最下位ビットの値を調整できる。
【０１１５】
また、各カラムブロック１３０の１列目の最下位ビットのセレクタ１４６には自列の他ビットのＦＦ１４５、及び他列の最上位ビットのＦＦ１４５ではなく、論理レベル切替部１４３が接続されている。よって、論理レベル切替部１４３が、論理レベル「０」又は「１」をカラムブロック１３０の１列目の最下位ビットのセレクタ１４６に入力できる。これにより、カラムＡＤ回路１３１ａ及び１３１ｂが出力するデータの最下位ビットの値を調整できる。
【０１１６】
次に、通信タイミング制御部１２６は、複数のカラムブロック１３０のうち一つのカラムブロック１３０を選択し、選択したカラムブロック１３０に水平シフト動作を行わせる。これにより、選択されたカラムブロック１３０に保持されているデータが映像データ１５３として順次出力される（Ｓ１０４）。
【０１１７】
具体的には、時刻ｔ２のタイミングで、通信タイミング制御部１２６は、データ切替部１４２ａ及び１４２ｂに他列のＦＦ１４５が保持しているデータを選択させるために、制御信号ＳＥＬを「１」に設定する。さらに、通信タイミング制御部１２６は、カラムブロック１３０＿ｈのデータ保持部１４１に保持されているデータを水平信号線１２７へ出力するため、ブロック選択信号１５０を「ｈ」に設定する。
【０１１８】
次に、通信タイミング制御部１２６は、カラムブロック１３０＿ｈのＦＦ１４５へ供給するクロック信号ＦＦ＿ＣＫ＿ｈのみにパルスを入力し、その他のカラムブロック１３０へ供給するクロック信号ＦＦ＿ＣＫは停止させる（ｔ３）。
【０１１９】
また、カラムブロック１３０＿ｈに含まれるデータ保持部１４１のデータを全て出力するため、通信タイミング制御部１２６は、必要な数のパルスをクロック信号ＦＦ＿ＣＫ＿ｈへ入力する（ｔ４）。
【０１２０】
カラムブロック１３０＿ｈに含まれるデータ保持部１４１のデータが全て出力された後、まだ、全てのカラムブロック１３０のデータが出力されていないので（Ｓ１０５でＮｏ）、次に、通信タイミング制御部１２６は、次に、カラムブロック１３０＿ｈ−１を選択し（Ｓ１０３）、選択したカラムブロック１３０＿ｈ−１に水平シフト動作を行わせる（Ｓ１０４）。
【０１２１】
具体的には、通信タイミング制御部１２６は、次のカラムブロック１３０＿ｈ−１のデータ保持部１４１に保持されているデータを水平信号線１２７へ出力するため、ブロック選択信号１５０を「ｈ−１」に設定するとともに、カラムブロック１３０＿ｈ−１のＦＦ１４５へ供給するクロック信号ＦＦ＿ＣＫ＿ｈ−１のみにパルスを入力し、その他のカラムブロック１３０へ供給するクロック信号ＦＦ＿ＣＫは停止させる。
【０１２２】
さらに、通信タイミング制御部１２６は、全てのカラムブロック１３０のデータ保持部１４１に保持されているデータが水平信号線１２７へ出力されるまで（Ｓ１０５でＹｅｓ）、同様の動作を繰り返す（ｔ５〜ｔ９）。
【０１２３】
このように、本発明の第１の実施形態に係る固体撮像装置１００は、カラム処理部１２３の外部に回路を追加することなく、ＡＤ変換部１４０のデータを増幅できる。
【０１２４】
以下、本発明の第１の実施形態に係る固体撮像装置１００による不良判定動作について説明する。
【０１２５】
図６は、カラムブロック１３０＿ｈのＦＦ１４５＿ｈ＿２＿２の出力端子がＧＮＤにショートしている場合の概略図である。なお、図６では、カラムブロック１３０にｉ個のカラムＡＤ回路１３１ａ及び１３１ｂが含まれる場合を示している。
【０１２６】
まず、第１不良判定動作を説明する。固体撮像装置１００は、第１不良判定動作により、不良回路が含まれているビットを特定するためのデータを出力する。
【０１２７】
図７は、固体撮像装置１００による第１不良判定動作のフローチャートである。また、図８は、図６に示した不良箇所を特定する第１不良判定動作のタイミングチャートである。
【０１２８】
まず、通信タイミング制御部１２６は、１列目のデータ保持部１４１に所定のデータ（ここでは値「１」）を設定する（Ｓ１２１）。
【０１２９】
具体的には、図８に示すように、通信タイミング制御部１２６は、カラムブロック１３０＿ｈを検査するため、ブロック選択信号１５０を「ｈ」に設定することにより、水平信号線１２７にカラムブロック１３０＿ｈのデータが出力されるようにする。また、通信タイミング制御部１２６は、論理レベル切替部１４３の出力信号を「１」に設定する。また、通信タイミング制御部１２６は、制御信号ＳＥＬを「１」に設定することによりデータ切替部１４２ａ及び１４２ｂに論理レベル切替部１４３の出力信号を選択させる（ｔ０）。
【０１３０】
次に、通信タイミング制御部１２６は、１列目のデータ保持部１４１＿ｈ＿１が論理レベル切替部１４３の出力信号を取り込み保持するように、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力する（ｔ１）。
【０１３１】
次に、通信タイミング制御部１２６は、複数のデータ保持部１４１に水平シフト動作を行わせる（Ｓ１２２）。
【０１３２】
具体的には、通信タイミング制御部１２６は、２列目のデータ保持部１４１＿ｈ＿２が１列目のデータ保持部１４１＿ｈ＿１の出力信号を取り込み保持するように、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力する（ｔ２）。
【０１３３】
次に、通信タイミング制御部１２６は、３列目のデータ保持部１４１＿ｈ＿３が２列目のデータ保持部１４１＿ｈ＿２の出力信号を取り込み保持するように、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力する。このとき、ＦＦ１４５＿ｈ＿３＿２は、ＦＦ１４５＿ｈ＿２＿２の保持する値「１」を取り込もうとするが、ＦＦ１４５＿ｈ＿２＿２の出力端子がＧＮＤとショートしているため、ＦＦ１４５＿ｈ＿３＿２の出力信号は「０」となる（ｔ３）。
【０１３４】
その後、ｉ列目のデータ保持部１４１＿ｈ＿ｉまでデータが伝搬するまで水平シフト動作が繰り返される（ｔ４〜ｔ６）。
【０１３５】
このように、最終段のｉ列目までデータ伝搬を行った結果、ＦＦ１４５＿ｈ＿２＿２の出力不良が伝搬し、最終出力のＦＦ１４５＿ｈ＿ｉ＿２の出力信号が「０」となる。これにより、外部の装置又は操作者は、カラムブロック１３０＿ｈに含まれるいずれかの列の２ビット目のＦＦ１４５が不良であると判定できる。
【０１３６】
次に、図９及び図１０を用いて、いずれの列に不良回路が存在するかを判別する第２不良判定動作を説明する。
【０１３７】
図９は、固体撮像装置１００による第２不良判定動作のフローチャートである。また、図１０は、図６に示した不良箇所を特定する第２不良判定動作のタイミングチャートである。
【０１３８】
まず、通信タイミング制御部１２６は、１列目を選択する（Ｓ１４１）。
【０１３９】
次に、通信タイミング制御部１２６は、選択した１列目の最下位ビットのＦＦ１４５に所定のデータ（ここでは値「１」）を設定する（Ｓ１４２）。
【０１４０】
具体的には、図１０に示すように、通信タイミング制御部１２６は、カラムブロック１３０＿ｈを検査するため、ブロック選択信号１５０を「ｈ」に設定し、水平信号線１２７にカラムブロック１３０＿ｈのデータが出力されるようにする。また、通信タイミング制御部１２６は、１列目のＦＦ１４５＿ｈ＿１＿１に「１」を設定するため、論理レベル切替部１４３の出力信号を「１」に設定する。加えて、通信タイミング制御部１２６は、データ保持部１４１に垂直シフト動作を行わせるために制御信号ＳＥＬを「２」に設定する（ｔ０）。
【０１４１】
次に、通信タイミング制御部１２６は、１列目のＦＦ１４５＿ｈ＿１＿１が論理レベル切替部１４３の出力信号を取り込み保持するように、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力する（ｔ１）。
【０１４２】
次に、固体撮像装置１００は垂直シフト動作を行う（Ｓ１４３）。
【０１４３】
具体的には、通信タイミング制御部１２６は、ＦＦ１４５＿ｈ＿２＿１が保持する値がＦＦ１４５＿ｈ＿１＿２〜ＦＦ１４５＿ｈ＿１＿Ｎに伝搬するまで、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力する。これにより、ＦＦ１４５＿ｈ＿１＿１〜ＦＦ１４５＿ｈ＿１＿Ｎは、垂直シフト動作を行う（ｔ２〜ｔ３）。
【０１４４】
次に、固体撮像装置１００は水平シフト動作を行う（Ｓ１４４）。
【０１４５】
具体的には、時刻ｔ３のタイミングで、通信タイミング制御部１２６は、１列目のＦＦ１４５＿ｈ＿１＿１〜ＦＦ１４５＿１＿２＿Ｎが保持しているデータを水平方向に転送するため、制御信号ＳＥＬを「１」に設定する。
【０１４６】
その後、通信タイミング制御部１２６は、２列目のＦＦ１４５＿ｈ＿２＿１〜ＦＦ１４５＿ｈ＿２＿Ｎからｉ列目のＦＦ１４５＿ｈ＿ｉ＿１〜ＦＦ１４５＿ｈ＿ｉ＿Ｎにデータが伝搬するまで水平シフト動作を繰り返す（ｔ４〜ｔ６）。
【０１４７】
このとき、最終段ｉ列目のＦＦ１４５＿ｈ＿ｉ＿１〜ＦＦ１４５＿ｈ＿ｉ＿Ｎの出力信号のうち、ＦＦ１４５＿ｈ＿ｉ＿２の出力信号のみが、ＦＦ１４５＿ｈ＿２＿２の出力不良が伝搬したために「０」となっている。ここで、ステップＳ１４１で選択された１列目のＦＦ１４５＿１＿２に出力不良が存在した場合、ステップＳ１４３の垂直シフト動作によって出力不良が伝搬し、ＦＦ１４５＿ｈ＿１＿３〜ＦＦ１４５＿ｈ＿１＿Ｎが「０」を取り込み保持する。さらに、ステップＳ１４４の水平方向のシフト動作によって、このデータが転送され、ＦＦ１４５＿ｈ＿ｉ＿２〜ＦＦ１４５＿ｈ＿ｉ＿Ｎが「０」となるはずである。
【０１４８】
このように、時刻ｔ０〜時刻ｔ６の動作により、カラムＡＤ回路１３１＿１に含まれるデータ保持部１４１にはＧＮＤとショートしている不良が存在しないことが判明する。
【０１４９】
また、全列に対する上記処理が終わっていないので（Ｓ１４５でＮｏ）、次に、通信タイミング制御部１２６は、２列目を選択する（Ｓ１４１）。
【０１５０】
次に、通信タイミング制御部１２６は、選択した２列目の最下位ビットのＦＦ１４５＿ｈ＿２＿１に所定のデータ（ここでは値「１」）を設定する（Ｓ１４２）。
【０１５１】
また、固体撮像装置１００は垂直シフト動作を行う（Ｓ１４３）。
【０１５２】
具体的には、通信タイミング制御部１２６は、ＦＦ１４５＿ｈ＿１＿１が保持する値が２列目のＦＦ１４５＿ｈ＿２＿２〜ＦＦ１４５＿ｈ＿２＿Ｎに伝搬するまで、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力し、垂直シフト動作を行う（ｔ６〜ｔ１１）。
【０１５３】
次に、固体撮像装置１００は垂直シフト動作を行う（Ｓ１４４）。
【０１５４】
具体的には、通信タイミング制御部１２６は、２列目のデータが、ｉ列目のＦＦ１４５＿ｈ＿ｉ＿１〜ＦＦ１４５＿ｈ＿ｉ＿Ｎに伝搬するまで水平シフト動作を繰り返す（ｔ１２〜ｔ１４）。
【０１５５】
このとき、ステップＳ１４３の垂直シフト動作によって、２列目のＦＦ１４５＿２＿２の出力不良がＦＦ１４５＿ｈ＿２＿３〜ＦＦ１４５＿ｈ＿２＿Ｎに伝搬することにより、ＦＦ１４５＿２＿３〜ＦＦ１４５＿２＿Ｎは「０」を取り込み保持する。さらに、ステップＳ１４４の水平シフト動作によって、このデータが伝搬し、ＦＦ１４５＿ｉ＿２〜ＦＦ１４５＿ｉ＿Ｎの出力信号が「０」となっている。
【０１５６】
このように、全ての列を順次選択し、選択した列毎に、不良データの垂直方向への伝搬を確認することにより、不良回路が存在する列を判定できる。
【０１５７】
このように、全てのカラムブロック１３０に対して、図７に示した第１不良判定動作と、図９に示した第２不良判定動作とを行うことによって、データ保持部１４１の不良箇所を容易かつ短時間で特定できる。
【０１５８】
また、電源とのショート不良に関しては論理レベル切替部１４３の出力信号を「０」に設定して同様の検査を行うことで判定可能である。
【０１５９】
また、通信タイミング制御部１２６は、データ取り込み動作時には、第１周波数のクロック信号ＦＦ＿ＣＫを複数のＦＦ１４５に供給し、垂直シフト動作時には、第１周波数より低い第２周波数のクロック信号ＦＦ＿ＣＫを複数のＦＦ１４５に供給してもよい。これにより、通常動作（データ取り込み動作）時のクロック周波数が高速であり、垂直シフト動作を実施するための配線制約が厳しい場合に、配線のレイアウト制約を低減できる。
【０１６０】
通信タイミング制御部１２６は、さらに、水平シフト動作時に、第１周波数のクロック信号ＦＦ＿ＣＫを複数のＦＦ１４５に供給してもよい。これにより、データ保持部１４１の縮退故障だけでなく遅延故障も検出できる。
【０１６１】
また、通常動作時のクロック周波数が低速であり、垂直方向のシフト動作を通常動作時のクロック周波数で実施できる場合、水平方向のシフト動作と垂直方向のシフト動作との両方を通常動作時のクロック周波数で実施してもよい。これにより、検査時間を短縮できるうえ、データ保持手段の縮退故障だけでなく遅延故障も検出できる。
【０１６２】
なお、本実施形態では、２列目のＦＦ１４５＿ｈ＿２＿２の不良を例に用いて説明したが、同様の動作により、全てのＦＦ１４５の不良箇所を容易かつ短時間で特定できる。
【０１６３】
（第２の実施形態）
図１１は、本発明の第２の実施形態に係るカラムブロック２３０及びその周辺回路の詳細な構成を示す図である。なお、図１１の構成のうち、そのほとんどは図３と同じ機能を備えているため、ここでは主に相違点についてのみ説明する。
【０１６４】
図１１に示すカラムブロック１３０では、データ保持部１４１の不良箇所を容易かつ短時間で特定する動作に特化し、最下位ビットのＦＦ１４５に接続されるセレクタ１４６ａを２入力のセレクタに変更している。つまり、セレクタ１４６ａに入力されるデータを通常動作時に使用するデータのみに削減している。また、２列目以降のカラムＡＤ回路１３１ｂは、シフトデータ切替部１４４を備えない。
【０１６５】
これにより、垂直シフト動作時には、１列目の最下位ビットのセレクタ１４６は、論理レベル切替部１４３の出力信号を選択し、２列目以降の最下位ビットのセレクタ１４６は、１列前の自ビットのＦＦ１４５が保持するデータを選択する。このように、データ切替部１４２ａ及び１４２ｂは、垂直シフト動作時において、最下位ビットのＦＦ１４５を、水平シフト動作時と同じ順序で直列に接続する。
【０１６６】
これにより、データ切替部１４２ａ及び１４２ｂの回路規模を縮小でき、かつ配線数を削減できる。
【０１６７】
また、動作については第１の実施形態と同様であり、第２の実施形態に係る固体撮像装置１００は、図７に示した第１不良判定動作と、図９に示した第２不良判定動作とを行うことによって、データ保持部１４１の不良箇所を容易かつ短時間で特定できる。
【０１６８】
以上説明したように、第２の実施形態に係る固体撮像装置１００では、最下位ビットに位置するＦＦ１４５は検査時にも通常動作時と同じシフト動作を行う。このようにすることで、回路規模を縮小する効果が得られる。
【０１６９】
（第３の実施形態）
図１２は、本発明の第３の実施形態に係るカラムブロック３３０の概略構成を示す図である。なお、図１２の構成のうち、そのほとんどは図２と同じ機能を備えているため、ここでは主に相違点についてのみ説明する。
【０１７０】
本発明の第３の実施形態にカラムブロック３３０は、不良が発生したデータ保持部１４１を、正常なデータ保持部１４１に置き換えることができる。
【０１７１】
図１２に示すカラムブロック３３０は、図２に示すカラムブロック１３０の構成に加え、さらに、冗長カラムＡＤ回路３３１ｄと、出力切替部３０３とを備える。また、２列目のカラムＡＤ回路３３１ｂ及び３列目以降のカラムＡＤ回路３３１ｃの構成が、カラムＡＤ回路１３１ｂと異なる。
【０１７２】
また、第３の実施形態に係る固体撮像装置１００は、ｅＦｕｓｅモジュール３０４を備える。
【０１７３】
なお、以下では、簡単のため、一つのカラムブロック１３０が３列に対応する例を説明するが、これ以外であってもよい。
【０１７４】
各カラムブロック３３０は、対応する画素アレイ部１１０の画素列（この場合は３列）の数と同数のカラムＡＤ回路１３１ａ、３３１ｂ及び３３１ｃを備える。さらに、各カラムブロック３３０は、不良回路を置き換えるための冗長カラムＡＤ回路３３１ｄを備える。
【０１７５】
１列目のカラムＡＤ回路１３１ａの構成は、第１の実施形態と同様である。
【０１７６】
２列目のカラムＡＤ回路３３１ｂは、カラムＡＤ回路１３１ｂの構成に加え、さらに、列出力切替部３０１を備える。
【０１７７】
この列出力切替部３０１は、自列のＡＤ変換部１４０が生成したデジタルデータ１５４と、１列前のＡＤ変換部１４０が生成したデジタルデータ１５４とのうち一方を選択し、選択したデジタルデータ１５４を自列のデータ切替部１４２ｂへ出力する。
【０１７８】
３列目以降のカラムＡＤ回路３３１ｂは、カラムＡＤ回路３３１ｂの構成に加え、さらに、水平転送切替部３０２を備える。
【０１７９】
水平転送切替部３０２は、１列前のデータ保持部１４１が保持するデータと、２列前のデータ保持部１４１が保持するデータとのうち一方を選択し、選択したデータを自列のデータ切替部１４２ｂへ出力する。
【０１８０】
冗長カラムＡＤ回路３３１ｄは、データ切替部１４２ｂと、データ保持部１４１と、水平転送切替部３０２とを備える。
【０１８１】
出力切替部３０３は、最終列のカラムＡＤ回路３３１ｃのデータ保持部１４１が保持するデータと、冗長カラムＡＤ回路３３１ｄのデータ保持部１４１が保持するデータとのうち一方を選択し、選択したデータを出力ドライバ１２４へ出力する。
【０１８２】
図１３Ａ及び図１３Ｂは、カラムブロック３３０及びその周辺回路の詳細な構成を示す図である。また、図１３Ａは、カラムＡＤ回路１３１ａ、３３１ｂ及び３３１ｃの詳細な構成を示す図である。図１３Ｂは、カラムＡＤ回路３３１ｂ、３３１ｃ及び３３１ｄの詳細な構成を示す図である。
【０１８３】
列出力切替部３０１は、Ｎビットのデジタルデータ１５４の各ビットに対応するＮ個のセレクタ３１１を含む。
【０１８４】
各セレクタ３１１は、自列のＡＤ変換部１４０が生成したデジタルデータ１５４の対応するビットのデータと、１列前のＡＤ変換部１４０が生成したデジタルデータ１５４の対応するビットのデータとのうち一方を選択し、選択したデータを自列の対応するビットのセレクタ１４６へ出力する。
【０１８５】
水平転送切替部３０２は、Ｎビットの各ビットに対応するＮ個のセレクタ３１２を含む。
【０１８６】
各セレクタ３１２は、１列前の対応するビットのＦＦ１４５が保持するデータと、２列前の対応するビットのＦＦ１４５が保持するデータとのうち一方を選択し、選択したデータを自列の対応するビットのセレクタ１４６へ出力する。
【０１８７】
つまり、２列目及び３列目以降のセレクタ１４６は、データ取り込み動作時には、対応するビットのセレクタ３１１が選択したデータを選択する。
【０１８８】
また、３列目以降のセレクタ１４６は、水平シフト動作時には、対応するビットのセレクタ３１２が選択したデータを選択する。
【０１８９】
出力切替部３０３は、Ｎビットの各ビットに対応するＮ個のセレクタ３１３を含む。
【０１９０】
各セレクタ３１３は、最終列のカラムＡＤ回路３３１ｃの対応するビットのＦＦ１４５が保持するデータと、冗長カラムＡＤ回路３３１ｄの対応するビットのＦＦ１４５が保持するデータとのうち一方を選択し、選択したデータを出力ドライバ１２４へ出力する。
【０１９１】
ｅＦｕｓｅモジュール３０４は、不良回路が存在するか否か、及び複数のデータ保持部１４１のうちいずれの列のデータ保持部１４１に不良があるかを示す不良情報３５４を保持する。
【０１９２】
また、列出力切替部３０１、水平転送切替部３０２及び出力切替部３０３は、本発明の冗長切替部に相当し、不良情報３５４で示される列のデータ保持部１４１を冗長カラムＡＤ回路３３１ｄのデータ保持部１４１に置き換える。
【０１９３】
以下、第３の実施形態に係る固体撮像装置１００の動作を説明する。
【０１９４】
図１４Ａは、不良回路がない場合の有効となる信号径路を示す図である。なお、図１４Ａにおいて、有効となる信号径路を太線で示している。また、以降の図においても有効となる信号径路を太線で示す。図１４Ａに示すように、不良回路がない場合には、カラムブロック３３０の接続関係は、図２に示す第１の実施形態のカラムブロック１３０の接続関係と同様になる。
【０１９５】
まず、固体撮像装置１００は、不良箇所を特定する。例えば、初期状態において、不良情報３５４は不良回路が存在しないことを示している。そして、列出力切替部３０１、水平転送切替部３０２及び出力切替部３０３が、この不良回路が存在しないことを示す不良情報３５４に応じて信号を選択することで、図１４Ａに示す接続関係となる。
【０１９６】
具体的には、全ての列出力切替部３０１は自列のＡＤ変換部１４０の出力信号を選択する。また、全ての水平転送切替部３０２は１列前のデータ保持部１４１の出力信号を選択する。また、出力切替部３０３は最終列のデータ保持部１４１の出力信号を選択する。
【０１９７】
次に、第１の実施形態と同様、第１不良判定動作及び第２不良判定動作が行われることによって、操作者は、不良回路が存在するか否かを検査するとともに、不良回路が存在する場合には、当該不良回路が存在する列及びビットを特定できる。
【０１９８】
次に、操作者は、検査結果を不良情報３５４としてｅＦｕｓｅモジュール３０４に保持する。そして、不良回路が検出された場合には、列出力切替部３０１、水平転送切替部３０２及び出力切替部３０３は、ｅＦｕｓｅモジュール３０４が保持する不良情報３５４に基づき、選択する信号を変更する。
【０１９９】
なお、上記処理を操作者が行うのではなく、固体撮像装置１００の内部又は外部の処理部が当該処理を行なってもよい。
【０２００】
以下、具体例を説明する。
【０２０１】
図１４Ｂは、１列目のデータ保持部１４１に不良がある場合の有効となる信号径路を示す図である。
【０２０２】
図１４Ｂに示すように、１列目のデータ保持部１４１に不良がある場合は、２列目以降のデータ切替部１４２ｂ及びデータ保持部１４１が、それぞれ１列前のＡＤ変換部１４０に対応し、冗長列（冗長カラムＡＤ回路３３１ｄ）のデータ切替部１４２ｂ及びデータ保持部１４１が、最終列のＡＤ変換部１４０に対応する構成となる。
【０２０３】
具体的には２列目以降の列出力切替部３０１は、１列前のＡＤ変換部１４０が出力するデジタルデータ１５４を選択する。また、３列目以降及び冗長列の水平転送切替部３０２は、一列前のデータ保持部１４１の出力信号を選択する。
【０２０４】
また、出力切替部３０３は、冗長列のデータ保持部１４１の出力信号を選択する。
【０２０５】
図１４Ｃは、２列目のデータ保持部１４１に不良がある場合の有効となる信号径路を示す図である。
【０２０６】
図１４Ｃに示すように、２列目のデータ保持部１４１に不良がある場合は、１列目のカラムＡＤ回路１３１ａは、不良が存在しない場合の接続関係となる。また、３列目以降のデータ切替部１４２ｂ及びデータ保持部１４１が、それぞれ１列前のＡＤ変換部１４０に対応し、冗長列（冗長カラムＡＤ回路３３１ｄ）のデータ切替部１４２ｂ及びデータ保持部１４１が、最終列のＡＤ変換部１４０に対応する構成となる。
【０２０７】
具体的には、３列目以降の列出力切替部３０１は、１列前のＡＤ変換部１４０が出力するデジタルデータ１５４を選択する。また、３列目の水平転送切替部３０２は、２列前（１列目）のデータ保持部１４１の出力信号を選択する。また、冗長列の水平転送切替部３０２は、一列前のデータ保持部１４１の出力信号を選択する。
【０２０８】
また、出力切替部３０３は、冗長列のデータ保持部１４１の出力信号を選択する。
【０２０９】
図１４Ｄは、３列目のデータ保持部１４１に不良がある場合の有効となる信号径路を示す図である。
【０２１０】
図１４Ｄに示すように、３列目のデータ保持部１４１に不良がある場合は、１列目及び２列目のカラムＡＤ回路１３１ａ及び３３１ｂは、不良が存在しない場合の接続関係となる。また、冗長列のデータ切替部１４２ｂ及びデータ保持部１４１が、１列前（最終列）のＡＤ変換部１４０に対応する構成となる。
【０２１１】
具体的には、２列目の列出力切替部３０１は自列のＡＤ変換部１４０が出力するデジタルデータ１５４を選択する。また、冗長列の水平転送切替部３０２は、２列前（２列目）のデータ保持部１４１の出力信号を選択する。
【０２１２】
また、出力切替部３０３は、冗長列のデータ保持部１４１の出力信号を選択する。
【０２１３】
このように、ｇ列に不良が発生した場合には、ｇ列より前の列のデータ切替部１４２ａ及び１４２ｂには、自列のＡＤ変換部１４０の出力信号が入力され、ｇ列より後の列及び冗長列のデータ切替部１４２ｂには、１列前のＡＤ変換部１４０の出力信号が入力される。また、ｇ＋１列目のデータ切替部１４２ｂには、２列前のデータ保持部１４１の出力信号が入力され、それ以外の列のデータ切替部１４２ｂには、１列前のデータ保持部１４１の出力信号が入力される。
【０２１４】
このように、本発明の第３の実施形態に係る固体撮像装置１００は、不良が生じたデータ保持部１４１を正常なデータ保持部１４１に置き換えることが可能である。
【０２１５】
（第４の実施形態）
上述した第３の実施形態では、列単位の冗長回路を設ける例を説明した。第４の実施形態では、ビット単位の冗長回路を設ける例を説明する。
【０２１６】
図１５Ａ及び図１５Ｂは、本発明の第４の実施形態に係るカラムブロック４３０及びその周辺回路の構成を示す図である。また、図１５Ａは、１列目のカラムＡＤ回路４３１ａ及び２列目のカラムＡＤ回路４３１ｂを示す図である。図１５Ｂは、最終列のカラムＡＤ回路４３１ｂの構成を示す図である。なお、図１５Ａ及び図１５Ｂの構成のうち、そのほとんどは図３と同じ機能を備えているため、ここでは主に相違点についてのみ説明する。
【０２１７】
図１５Ａ及び図１５Ｂに示すカラムブロック４３０は、図３に示すカラムブロック１３０の構成に加え、さらに、出力切替部４０４を備える。また、１列目のカラムＡＤ回路４３１ａの構成が、カラムＡＤ回路１３１ａと異なり、２列目以降のカラムＡＤ回路４３１ｂの構成が、カラムＡＤ回路１３１ｂと異なる。
【０２１８】
また、第４の実施形態に係る固体撮像装置１００は、ｅＦｕｓｅモジュール４０５を備える。
【０２１９】
なお、以下では、簡単のため、一つのカラムブロック１３０に３列に対応する例を説明するが、これ以外であってもよい。
【０２２０】
１列目のカラムＡＤ回路４３１ａは、カラムＡＤ回路１３１ａの構成に加え、さらに、Ｎ＋１ビット目のセレクタ４４６及びＦＦ４４５と、ビット出力切替部４０２と、垂直転送切替部４０３とを備える。
【０２２１】
２列目以降のカラムＡＤ回路４３１ｂは、カラムＡＤ回路４３１ａの構成に加え、さらに、水平転送切替部４０１を備える。
【０２２２】
ビット出力切替部４０２は、自列のＮ＋１ビットのセレクタ１４６及び４４６のうちＮ個のセレクタ１４６及び４４６を選択し、選択したＮ個のセレクタ１４６及び４４６へ、自列のＡＤ変換部１４０から出力されたＮビットのデジタルデータ１５４を出力する。このビット出力切替部４０２は、Ｎ−１個のセレクタ４１２を備える。Ｎ−１個のセレクタ４１２の各々は、２〜Ｎビットの各々に対応する。
【０２２３】
各セレクタ４１２は、デジタルデータ１５４のＮビットのうち、自ビットと、一つ下位のビットとのうち一方を選択し、選択したビットのデータを対応するビットのセレクタ１４６へ出力する。
【０２２４】
垂直転送切替部４０３は、自列のＮ＋１ビットのＦＦ１４５及びＦＦ４４５のうちＮ個のＦＦを選択し、垂直シフト動作時において、選択したＮ個のＦＦが直列に接続されるように制御する。この垂直転送切替部４０３は、Ｎ個のセレクタ４１３を備える。Ｎ個のセレクタ４１３の各々は、２〜Ｎ＋１ビットの各々に対応する。
【０２２５】
２ビット目のセレクタ４１３は、１ビット下位のＦＦ１４５の出力信号と、論理レベル切替部１４３の出力信号との一方を選択し、選択した信号を２ビット目のセレクタ１４６へ出力する。
【０２２６】
３〜Ｎ＋１ビット目のセレクタ４１３は、１ビット下位のＦＦ１４５の出力信号と、２ビット下位のＦＦ１４５の出力信号との一方を選択し、選択した信号を対応するビットのセレクタ１４６又は４４６へ出力する。
【０２２７】
水平転送切替部４０１は、１列前のＮ＋１ビットのＦＦ１４５及び４４５に保持されているＮ＋１ビットのデータのうちＮビットのデータを選択するとともに、自列のＮ＋１ビットのセレクタ１４６及び４４６のうちＮビットのセレクタ１４６及び４４６を選択する。そして、水平転送切替部４０１は、選択したＮビットのデータを、選択したＮビットのセレクタ１４６及び４４６へ出力する。
【０２２８】
この水平転送切替部４０１は、Ｎ＋１個のセレクタ４１１を備える。Ｎ＋１個のセレクタ４１１の各々は、１〜Ｎ＋１ビットの各々に対応する。
【０２２９】
１ビット目のセレクタ４１１は、１列前の自ビットのＦＦ１４５と、１列前の１ビット上位のＦＦ１４５とに保持されている２つのデータのうち一方を選択し、選択したデータを自ビットのセレクタ１４６へ出力する。
【０２３０】
２〜Ｎビット目のセレクタ４１１は、１列前の自ビット、１列前の１ビット下位、及び１列前の１ビット上位のＦＦ１４５又は４４５に保持されている３つのデータのうちいずれかのデータを選択し、選択したデータを自ビットのセレクタ１４６へ出力する。
【０２３１】
Ｎ＋１ビット目のセレクタ４１１は、１列前の自ビット及び１列前の１ビット下位のＦＦ１４５又は４４５に保持されている２つのデータのうち一方を選択し、選択したデータを自ビットのセレクタ４４６へ出力する。
【０２３２】
つまり、全列の２〜Ｎビット目のセレクタ１４６は、データ取り込み動作時には、対応するビットのセレクタ４１２が選択したデータを選択する。
【０２３３】
また、全列の２ビット目以降のセレクタ１４６及び４４６は、垂直シフト動作時には、対応するビットのセレクタ４１３が選択したデータを選択する。
【０２３４】
また、２列目以降のセレクタ１４６及び４４６は、水平シフト動作時には、対応するビットのセレクタ４１１が選択したデータを選択する。
【０２３５】
出力切替部４０４は、最終列のＦＦ１４５及び４４５に保持されるＮ＋１ビットのデータのうちＮビットのデータを選択し、選択したＮビットデータを出力ドライバ１２４へ出力する。この出力切替部４０４は、Ｎ個のセレクタ４１４を備える。Ｎ個のセレクタ４１４の各々は、１〜Ｎビットの各々に対応する。
【０２３６】
各セレクタ４１４は、最終列の自ビット及び１ビット上位のＦＦ１４５又は４４５に保持されている２つのデータのうち一方を選択し、選択したデータを出力ドライバ１２４へ出力する。
【０２３７】
ｅＦｕｓｅモジュール４０５は、不良回路が存在するか否か、及び複数のＦＦ１４５のうちいずれの列及びビットに不良があるかを示す不良情報４５４を保持する。また、水平転送切替部４０１、ビット出力切替部４０２、垂直転送切替部４０３及び出力切替部４０４は、本発明の冗長切替部に相当し、不良情報４５４で示される列及びビットのＦＦ１４５を、当該列に設けられたＦＦ４４５に置き換える。
【０２３８】
以下、第４の実施形態に係る固体撮像装置１００の動作を説明する。
【０２３９】
まず、不良箇所を特定するために、固体撮像装置１００は、カラムブロック４３０の接続関係が、図３に示すカラムブロック１３０の接続関係になるように制御する。例えば、初期状態において、不良情報４５４は不良回路が存在しないことを示している。そして、水平転送切替部４０１、ビット出力切替部４０２、垂直転送切替部４０３及び出力切替部４０４が、この不良回路が存在しないことを示す不良情報４５４に応じて信号を選択することで、カラムブロック４３０の接続関係が、図３に示すカラムブロック１３０の接続関係と同様となる。
【０２４０】
具体的には、垂直転送切替部４０３は自列の１ビット下位のＦＦ１４５の出力信号を選択する。また、水平転送切替部４０１は１列前の同ビットのＦＦ１４５の出力信号を選択する。また、ビット出力切替部４０２はＡＤ変換部１４０の同ビットの出力信号を選択する。
【０２４１】
また、出力切替部４０４は最終列のＮ＋１ビットのＦＦ１４５及び４４５の保持するＮ＋１ビットのデータのうち、１〜Ｎビット目のデータを選択する。
【０２４２】
次に、第１の実施形態と同様、第１不良判定動作及び第２不良判定動作が行われることによって、操作者は、不良回路が存在するか否かを検査するとともに、不良回路が存在する場合には、当該不良回路が存在する列及びビットを特定できる。
【０２４３】
次に、操作者は、検査結果を不良情報４５４としてｅＦｕｓｅモジュール４０５に保持する。そして、不良回路が存在する場合には、水平転送切替部４０１、ビット出力切替部４０２、垂直転送切替部４０３及び出力切替部４０４は、ｅＦｕｓｅモジュール３０４が保持する不良情報４５４に基づき、選択する信号を変更する。
【０２４４】
以下、具体例を説明する。
【０２４５】
図１６Ａ及び図１６Ｂは、２列目の２ビット目のＦＦ１４５に不良がある場合の有効となる信号径路を示す図である。
【０２４６】
図１６Ａに示すように、不良がある列より前の列（１列目）のカラムＡＤ回路４３１ａの接続関係は、不良回路が存在しない場合の接続構成と同じである。
【０２４７】
また、不良がある２列目の水平転送切替部４０１は、１列前のデータ保持部１４１に保持される１〜Ｎビット目のデータを選択し、選択したＮビットのデータを、不良ビット（２ビット目）を除く、１、３〜Ｎ＋１ビット目のセレクタ１４６及び４４６へ出力する。これにより、水平シフト動作時には、１、３〜Ｎ＋１ビット目のＮビットのＦＦ１４５及び４４５に有効なデータが保持される。
【０２４８】
また、不良がある２列目のビット出力切替部４０２は、ＡＤ変換部１４０のＮビットの出力信号を、不良がない１、３〜Ｎ＋１ビット目のセレクタ１４６及び４４６へ出力する。これにより、データ取り込み動作時には、１、３〜Ｎ＋１ビット目のＮビットのＦＦ１４５及び４４５に有効なデータが保持される。
【０２４９】
また、不良がある２列目の垂直転送切替部４０３は、垂直シフト動作時において、１、３〜Ｎ＋１ビット目のＦＦ１４５及びＦＦ４４５が直列に接続されるように制御する。
【０２５０】
また、不良がある列の直後の列（３列目）の水平転送切替部４０１は、不良がある２列目のデータ保持部１４１に保持されるＮ＋１ビットのデータのうち、不良ビット（２ビット目）を除く、１、３〜Ｎ＋１ビット目のデータを選択し、選択したＮビットのデータを、自列の１〜Ｎビット目のセレクタ１４６へ出力する。これにより、水平シフト動作時には、１〜Ｎビット目のＦＦ１４５に有効なデータが保持される。
【０２５１】
また、不良がある列の直後の列（３列目）のビット出力切替部４０２及び垂直転送切替部４０３の接続関係は、不良回路が存在しない場合の接続関係と同じである。
【０２５２】
また、不良がある列から２列目以降の列のカラムＡＤ回路４３１ｂの接続関係は、不良回路が存在しない場合の接続構成と同じである。
【０２５３】
また、出力切替部４０４は、最終列に不良がない場合、最終列のＦＦ１４５及び４４５が保持するＮ＋１ビットのデータのうち、１〜Ｎビット目のデータを選択し、選択したデータを出力ドライバ１２４へ出力する。
【０２５４】
また、図１６Ｃは、最終列に不良がある場合の有効となる信号径路を示す図である。
【０２５５】
図１６Ｃに示すように最終列の２ビット目のＦＦ１４５が不良の場合、出力切替部４０４は、最終列のＦＦ１４５及び４４５が保持するＮ＋１ビットのデータのうち、不良ビットを除く、１、３〜Ｎ＋１ビット目のデータを選択し、選択したデータを出力ドライバ１２４へ出力する。
【０２５６】
以上により、本発明の第４の実施形態に係る固体撮像装置１００は、不良が生じたデータ保持部１４１を正常なデータ保持部１４１に置き換えることが可能である。
【０２５７】
（その他の実施形態）
以上、本発明の実施形態について説明したが、本発明の技術的範囲は、上記実施形態に記載の範囲に限定されるものではなく、発明の要旨を逸脱しない範囲で上記実施形態に似たような変更又は改良を加えることができ、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれる。
【０２５８】
例えば、上記第１から第４の実施形態では、データ保持部１４１の不良を検出する際に論理レベル切替部１４３が値「１」の論理レベルを出力しているが、ビット毎に論理レベルを変更してもよい。これにより、各ビットの不良だけでなくビット間の干渉を含めた故障を検出できる。
【０２５９】
また、上記第１から第４の実施形態では、データ保持部１４１の不良を検出する際に論理レベル切替部１４３からデータ保持部１４１へ論理レベルを出力しているが、外部からデータ信号ＤＡＴＡを入力し、当該データ信号ＤＡＴＡに応じた任意の値をデータ保持部１４１へ出力してもよい。
【０２６０】
また、上記第１から第４の実施形態では、データ保持部１４１の不良を検出する際にカラムブロック毎に出力ドライバ１２４を制御して、各カラムブロックの出力信号を水平信号線１２７から直列に出力しているが、カラムブロック毎に別々の水平信号線１２７を設け、各カラムブロックの出力信号を並列に出力してもよい。
【０２６１】
また、上記第３の実施形態では、カラムブロック３３０毎に、一つの冗長カラムＡＤ回路３３１ｄを設けているが、２個以上の冗長カラムＡＤ回路３３１ｄを設けてもよい。
【０２６２】
また、上記第４の実施形態では、１列毎に１ビットのＦＦ４４５を設けているが、２ビット以上のＦＦ４４５を設けてもよい。
【０２６３】
また、上記第３及び第４の実施形態では、不良情報を保持する手段としてｅＦｕｓｅを用いているが、検査結果を不揮発性メモリに記憶しておき、撮像装置起動時に当該不揮発性メモリからシリアル入力を用いて制御用レジスタに検査結果を書き込み、当該制御用レジスタが保持する検査結果（不良情報）に応じて、各切替部を制御する方法を用いてもよい。
【０２６４】
また、上記第１から第４の実施形態では、カラムブロックに複数の列が含まれているが、１列毎に論理レベル切替部１４３を設けることにより、他列のデータ保持部１４１の出力信号をデータ切替部１４２ａ及び１４２ｂに入力しなくてもよい。これにより、他列のデータ保持部１４１から自列のデータ保持部１４１への配線を削減できるので、回路規模を縮小できる。
【０２６５】
また、上記各実施形態における固体撮像装置は、デジタルカメラ等に搭載される。このデジタルカメラは、被写体からの入射光を固体撮像素子の撮像面に結像するためのレンズなどを含む光学系と、固体撮像素子の駆動を制御する制御部と、固体撮像素子の出力信号に対して様々な信号処理を施す画像処理部とを備えている。
【０２６６】
また、上記実施形態１〜４に係る固体撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【０２６７】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【０２６８】
また、本発明の第１の実施形態〜４に係る固体撮像装置の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
【０２６９】
さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
【０２７０】
また、上記第１の実施形態〜４に係る固体撮像装置、及びその変形例の構成又は機能のうち少なくとも一部を組み合わせてもよい。
【０２７１】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ロー（「１」、「０」）により表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。さらに、上で示した論理回路の構成は本発明を具体的に説明するために例示するものであり、異なる構成の論理回路により同等の入出力関係を実現することも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【０２７２】
また、上記のステップが実行される順序は、本発明を具体的に説明するために例示するためのものであり、上記以外の順序であってもよい。また、上記ステップの一部が、他のステップと同時（並列）に実行されてもよい。
【産業上の利用可能性】
【０２７３】
本発明は固体撮像装置に適用できる。また、本発明は、デジタルカメラ、ビデオカメラ、及びカメラ付き携帯電話機等の撮像装置に有用である。
【符号の説明】
【０２７４】
１、１００ 固体撮像装置
３、１１１ 単位画素
７、１２０ 駆動制御部
１０、１１０ 画素アレイ部
１２、１２１ 水平走査部
１４、１２２ 垂直走査部
１５、１１２ 行制御線
１８、１２７ 水平信号線
１９、１１３ 垂直信号線
２０、１２６ 通信タイミング制御部
２５、１３１ａ、１３１ｂ、３３１ｂ、３３１ｃ、４３１ａ、４３１ｂ カラムＡＤ回路
２６、１２３ カラム処理部
２８、１２５ 出力回路
５０ 撮像装置
１２４ 出力ドライバ
１３０、２３０、３３０、４３０ カラムブロック
１４０、２５１ ＡＤ変換部
１４１、２５６ データ保持部
１４２ａ、１４２ｂ、２５８ データ切替部
１４３ 論理レベル切替部
１４４ シフトデータ切替部
１４５、４４５ ＦＦ（フリップフロップ）
１４６、１４６ａ、３１１、３１２、３１３、４１１、４１２、４１３、４１４、４４６ セレクタ
１５１ 画素信号
１５２、１５４ デジタルデータ
１５３ 映像データ
３０１ 列出力切替部
３０２、４０１ 水平転送切替部
３０３、４０４ 出力切替部
３０４、４０５ ｅＦｕｓｅモジュール
３３１ｄ 冗長カラムＡＤ回路
３５４、４５４ 不良情報
４０２ ビット出力切替部
４０３ 垂直転送切替部
ＣＬＫ０ マスタークロック
ＤＡＴＡ データ信号
ＦＦ＿ＣＫ クロック信号
ＳＥＬ 制御信号
【技術分野】
【０００１】
本発明は、固体撮像装置及び撮像装置に関するものである。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサの信号読み出し方式について、様々なものが提案されている。一般的には、画素アレイの中のある一行の画素を選択し、それら画素で生じた信号を同時に列方向へと読み出す列並列出力型のＣＭＯＳイメージセンサがよく用いられている。
【０００３】
その中で、特許文献１に示された従来のＣＭＯＳイメージセンサについて図１７を用いて説明する。図１７は、ＡＤ変換回路と画素部とを同一の半導体基板に搭載した従来例のＣＭＯＳ固体撮像装置（ＣＭＯＳイメージセンサ）の概略構成図である。
【０００４】
図１７に示すように、この固体撮像装置１は、複数の単位画素３が行列状に配列された画素アレイ部（撮像部）１０と、画素アレイ部１０の外側に設けられた駆動制御部７と、カラム処理部２６と、出力回路２８とを備えている。カラム処理部２６は、垂直列毎に配されたカラムＡＤ回路２５を有する。
【０００５】
また、カラムＡＤ回路２５は、画素信号をデジタルデータに変換するＡＤ変換部２５１（ＡＤＣ）とデジタルデータを保持するデータ保持部２５６（メモリ）とを備えている。
【０００６】
また、駆動制御部７は、列アドレス及び列走査回路を制御する水平走査部１２と、行アドレス及び行走査回路を制御する垂直走査部１４と、外部からマスタークロックＣＬＫ０を受け取り、当該マスタークロックＣＬＫ０を用いて種々の内部クロックを生成することにより、水平走査部１２及び垂直走査部１４などを制御する通信タイミング制御部２０とを備えている。
【０００７】
また、各単位画素３は、垂直走査部１４により制御される行制御線１５と、画素信号をカラム処理部２６に伝達する垂直信号線１９とに接続される。
【０００８】
このような構成の固体撮像装置１において、単位画素３から出力された画素信号は、垂直列毎に、垂直信号線１９を介して、カラム処理部２６のカラムＡＤ回路２５に供給される。
【０００９】
個々のカラムＡＤ回路２５は、ＡＤ変換部２５１の後段に、このＡＤ変換部２５１の保持したカウント結果を保持するＮビットのメモリ装置として機能するデータ保持部２５６を備える。
【００１０】
また、個々のカラムＡＤ回路２５は、データ保持部２５６への入力データを切替えるデータ切替部２５８（ＳＥＬ）を備えている。
【００１１】
データ切替部２５８には、他のデータ切替部２５８と共通に、通信タイミング制御部２０から、所定のタイミングで、制御パルスであるメモリ転送指示パルスが供給される。
【００１２】
データ切替部２５８は、メモリ転送指示パルスが供給されると、対応する自列のＡＤ変換部２５１から出力されたデータをデータ保持部２５６に転送する。データ保持部２５６は、転送されたデータを保持及び記憶する。
【００１３】
ここで、データ切替部２５８は、単に自列のＡＤ変換部２５１から出力されたデータをデータ保持部２５６へ転送する機能だけでなく、他列のデータ保持部２５６が保持しているデータを自列のデータ保持部２５６へ転送する機能も持つ。
【００１４】
水平走査部１２は、ＡＤ変換部２５１が担当する処理を行なうのと並行して、各データ保持部２５６が保持しているデータを読み出す読出走査部の機能を持つ。
【００１５】
データ保持部２５６の出力端子は、水平信号線１８に接続される。水平信号線１８は、カラムＡＤ回路２５のビット幅であるＮビット幅分の信号線であり、出力回路２８に接続される。また、出力回路２８は、図示しないそれぞれの出力線に対応したｎ個のセンス回路を具備する。
【００１６】
特に、このようなデータ保持部２５６を備えた構成は、ＡＤ変換部２５１が保持したＡＤ変換データをデータ保持部２５６に転送できる。これにより、当該構成は、ＡＤ変換部２５１のＡＤ変換処理と、ＡＤ変換結果の水平信号線１８への読出動作とを独立して制御できる。よって、当該構成は、ＡＤ変換処理と外部への信号の読出動作とを並行して行なうパイプライン動作を実現できる。
【００１７】
例えば、カラムＡＤ回路２５としてシングルスロープ積分型のＡＤ変換方式を採用する場合、カラムＡＤ回路２５は、１水平期間中の所定のタイミングで画素信号を画素アレイ部１０から読み出し、その後、読み出した画素信号にシングルスロープ積分方式のＡＤ変換処理を行ない、所定のタイミングでＡＤ変換結果を出力する。すなわち、先ず、ＡＤ変換部２５１が備える電圧比較部は、比較処理用（事実上のＡＤ変換処理用）の参照信号と、垂直信号線１９を介して入力される画素信号とを比較し、双方の電圧が同じになると、電圧比較部のコンパレート出力信号を反転する。例えば、電圧比較部は、電源電位などのＨレベルの信号をインアクティブ状態として出力し、画素信号と参照信号とが一致したときにＬレベルの信号（アクティブ状態）を出力する。
【００１８】
電圧比較部の後段に設けられるカウンタ部は、参照信号の変化に同期してダウンカウントモードもしくはアップカウントモードでカウント動作を開始し、コンパレート出力信号が反転すると、カウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持及び記憶）することでＡＤ変換を完了する。その後、ＡＤ変換部２５１は、所定のタイミングで画素データをデータ保持部２５６に転送し、当該データ保持部２５６に記憶及び保持しておく。
【００１９】
この後、カラムＡＤ回路２５は、所定のタイミングで入力されるクロック信号に同期したシフト動作により、データ保持部２５６に記憶及び保持した画素データを、順次、カラム処理部２６外へ出力する。これにより、映像データ（画素データ）が、画素アレイ部１０を有するチップ外へ出力される。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００８−１７２６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら上記の従来の技術においては、カラムＡＤ回路が自列のＡＤ変換部のデータをデータ保持部へ転送する機能及び、他列のデータ保持部が保持しているデータを自列のデータ保持部へ転送する機能しか持たない。これにより、従来の技術は、ＡＤ変換部のデータを増幅する場合にはカラム処理部外にデータを操作する回路が必要であるという第１の課題を有している。
【００２２】
また、データ保持部を配置できる領域は画素アレイ部の幅に依存しており、近年の多画素化の要求より、データ保持部を配置できる領域は小面積化傾向にある。そのため、データ保持部を検査するための論理回路の挿入は非常に困難である。よって、データ保持部に不良が存在した場合、不良箇所の特定が非常に困難であり、また、時間もかかるという第２の課題を有している。
【００２３】
本発明は、このような課題に鑑み創案されたもので、カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できる、又は、データ保持部の不良箇所を容易かつ短時間で特定できる固体撮像装置及び当該固体撮像装置を用いた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、本発明の一形態に係る固体撮像装置は、固体撮像装置であって、行列状に配置され、入射光を画素信号に変換する複数の単位画素と、列毎に一つ設けられ、対応する列に配置された前記複数の単位画素により変換された画素信号をＮ（Ｎは２以上の整数）ビットのデジタルデータに変換する複数のＡＤ変換部と、列毎に一つ設けられた複数のデータ保持部とを備え、前記複数のデータ保持部の各々は、対応する列の前記Ｎビットのデジタルデータの各ビットに対応するＮ個のフリップフロップを含み、前記固体撮像装置は、さらに、前記ＡＤ変換部により変換された前記Ｎビットのデジタルデータを、対応する列の前記データ保持部に保持させる第１状態と、前記複数のデータ保持部の各々に含まれる前記Ｎ個のフリップフロップを直列に接続する第２状態とを切り替えるデータ切替部を備える。
【００２５】
この構成によれば、本発明の一形態に係る固体撮像装置は、第１状態において、ＡＤ変換部が出力するデジタルデータを自列のデータ保持部へ転送できる。さらに、本発明の一形態に係る固体撮像装置は、第２状態において、自列のデータ保持部が保持するデータをビットシフト操作することにより、デジタルデータを増幅できる。これにより、本発明の一形態に係る固体撮像装置は、カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できる。また、本発明の一形態に係る固体撮像装置は、第２状態を用いることにより、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００２６】
また、前記データ切替部は、前記第１状態と、前記第２状態と、列毎に設けられた前記複数のデータ保持部を直列に接続する第３状態とを切り替えてもよい。
【００２７】
この構成によれば、本発明の一形態に係る固体撮像装置は、第３状態において、複数のデータ保持部に保持されるデータを水平方向にシフトできる。
【００２８】
また、前記固体撮像装置は、予め定められた単位列毎に、当該単位列に対応する複数の前記ＡＤ変換部、及び複数の前記データ保持部を含む複数のカラムブロックを備え、前記データ切替部は、前記第３状態において、前記カラムブロック毎に、当該カラムブロックに含まれる前記複数のデータ保持部を直列に接続してもよい。
【００２９】
この構成によれば、本発明の一形態に係る固体撮像装置は、第３状態において、カラムブロック毎に、当該カラムブロックに含まれる複数のデータ保持部に保持されるデータを水平方向にシフトできる。
【００３０】
また、前記データ切替部は、前記第２状態において、前記カラムブロック毎に、当該カラムブロックに含まれる前記複数のフリップフロップの全てを直列に接続してもよい。
【００３１】
この構成によれば、本発明の一形態に係る固体撮像装置は、第２状態において、カラムブロック毎に、当該カラムブロックに含まれる複数のフリップフロップに保持されるデータを垂直方向にシフトできる。
【００３２】
また、前記固体撮像装置は、さらに、前記複数のデータ保持部及び前記データ切替部を制御する制御部を備え、前記制御部は、前記データ切替部を前記第１状態にしたうえで、前記ＡＤ変換部により変換された前記Ｎビットのデジタルデータを、対応する列の前記データ保持部へ保持させ、前記データ切替部を前記第２状態にしたうえで、前記データ保持部に保持されているデジタルデータの各ビットを上位ビット方向にシフトさせることにより、当該デジタルデータを増幅してもよい。
【００３３】
この構成によれば、本発明の一形態に係る固体撮像装置は、第２状態において、自列のデータ保持部が保持するデータをビットシフト操作することにより、デジタルデータを増幅できる。これにより、本発明の一形態に係る固体撮像装置は、カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できる。
【００３４】
また、前記データ切替部は、前記第２状態において、各列の前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップを、前記第３状態と同じ順序で直列に接続してもよい。
【００３５】
この構成によれば、本発明の一形態に係る固体撮像装置は、回路規模の増加を抑制しつつ、初段のフリップフロップに任意の値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００３６】
また、前記データ切替部は、前記第２状態において、前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップに、第１論理値の信号を出力する論理レベル切替部を備えてもよい。
【００３７】
この構成によれば、本発明の一形態に係る固体撮像装置は、第２状態において、初段のフリップフロップに第１論理値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。また、本発明の一形態に係る固体撮像装置は、データを増幅する場合に、増幅後のデータの最下位ビットの値を第１論理値に設定できる。
【００３８】
また、前記論理レベル切替部は、前記第２状態において、前記初段のフリップフロップに、前記第１論理値の信号、又は第２論理値の信号を選択的に出力してもよい。
【００３９】
この構成によれば、本発明の一形態に係る固体撮像装置は、第２状態において、初段のフリップフロップに任意の値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。また、本発明の一形態に係る固体撮像装置は、データを増幅する場合に、増幅後のデータの最下位ビットの値を任意の値に設定できる。
【００４０】
また、前記データ切替部は、前記第３状態において、前記直列に接続された前記複数のデータ保持部のうち前記初段のデータ保持部に第１論理値の信号を出力する論理レベル切替部を備えてもよい。
【００４１】
この構成によれば、本発明の一形態に係る固体撮像装置は、第３状態において、初段のデータ保持部に第１論理値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００４２】
また、前記論理レベル切替部は、前記第３状態において、前記初段のデータ保持部に、前記第１論理値の信号、又は第２論理値の信号を選択的に出力してもよい。
【００４３】
この構成によれば、本発明の一形態に係る固体撮像装置は、第３状態において、初段のデータ保持部に任意の値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００４４】
また、前記論理レベル切替部は、さらに、前記第２状態において、前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップに、前記第１論理値の信号、又は前記第２論理値の信号を選択的に出力してもよい。
【００４５】
この構成によれば、本発明の一形態に係る固体撮像装置は、回路規模の増加を抑制しつつ、第２状態及び第３状態において、フリップフロップに任意の値を設定できる。よって、本発明の一形態に係る固体撮像装置は、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００４６】
また、前記固体撮像装置は、さらに、前記データ切替部を前記第１状態にしたうえで、第１周波数のクロック信号を前記複数のフリップフロップに供給し、前記データ切替部を前記第２状態にしたうえで、前記第１周波数より低い第２周波数のクロックを前記複数のフリップフロップに供給する制御部を備えてもよい。
【００４７】
この構成によれば、本発明の一形態に係る固体撮像装置は、垂直方向のシフト動作を実施するための配線制約が厳しい場合に、配線のレイアウト制約を低減できる。
【００４８】
また、前記制御部は、さらに、前記データ切替部を前記第３状態にしたうえで、前記第１周波数のクロック信号を前記複数のフリップフロップに供給してもよい。
【００４９】
この構成によれば、本発明の一形態に係る固体撮像装置は、データ保持部の縮退故障だけでなく遅延故障も検出できる。
【００５０】
また、前記固体撮像装置は、さらに、前記複数のデータ保持部のうちいずれの列のデータ保持部に不良があるかを示す不良情報を格納する不良情報格納部と、冗長データ保持部と、前記不良情報で示される列のデータ保持部を前記情報データ保持部に置き換える冗長切替部とを備えてもよい。
【００５１】
この構成によれば、本発明の一形態に係る固体撮像装置は、データ保持部に不良が存在した場合に、このデータ保持部の不良を救済できる。これにより、本発明の一形態に係る固体撮像装置は、歩留を改善できる。
【００５２】
また、前記複数のフリップフロップのうちいずれの列及びビットに不良があるかを示す不良情報を格納する不良情報格納部と、列毎に一つ設けられた複数の冗長フリップフロップと、前記不良情報で示される列及びビットのフリップフロップを、当該列に設けられた前記冗長フリップフロップに置き換える冗長切替部とを備えてもよい。
【００５３】
この構成によれば、本発明の一形態に係る固体撮像装置は、データ保持部に不良が存在した場合に、このデータ保持部の不良を救済できる。これにより、本発明の一形態に係る固体撮像装置は、歩留を改善できる。
【００５４】
なお、本発明は、このような固体撮像装置として実現できるだけでなく、固体撮像装置に含まれる特徴的な手段をステップとする固体撮像装置の駆動方法又は制御方法として実現したり、そのような特徴的なステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、ＣＤ−ＲＯＭ等の記録媒体及びインターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
【００５５】
さらに、本発明は、このような固体撮像装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現したり、このような固体撮像装置を備える撮像装置として実現したりできる。
【発明の効果】
【００５６】
以上より、本発明は、カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できる、又は、データ保持部の不良箇所を容易かつ短時間で特定できる固体撮像装置を提供できる。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施形態に係る撮像装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係るカラムブロックの構成を示すブロック図である。
【図３】本発明の第１の実施形態に係るカラムブロックの構成を示す回路図である。
【図４】本発明の第１の実施形態に係る固体撮像装置によるデータ増幅動作のフローチャートである。
【図５】本発明の第１の実施形態に係る固体撮像装置によるデータ増幅動作のタイミングチャートである。
【図６】本発明の第１の実施形態に係るカラムブロックの不良例を示す図である。
【図７】本発明の第１の実施形態に係る固体撮像装置による第１不良判定動作のフローチャートである。
【図８】本発明の第１の実施形態に係る固体撮像装置による第１不良判定動作のタイミングチャートである。
【図９】本発明の第１の実施形態に係る固体撮像装置による第２不良判定動作のフローチャートである。
【図１０】本発明の第１の実施形態に係る固体撮像装置による第２不良判定動作のタイミングチャートである。
【図１１】本発明の第２の実施形態に係るカラムブロックの構成を示す回路図である。
【図１２】本発明の第２の実施形態に係るカラムブロックの構成を示すブロック図である。
【図１３Ａ】本発明の第３の実施形態に係るカラムブロックの構成を示す回路図である。
【図１３Ｂ】本発明の第３の実施形態に係るカラムブロックの構成を示す回路図である。
【図１４Ａ】本発明の第３の実施形態に係るカラムブロックの通常時の接続関係を示す図である。
【図１４Ｂ】本発明の第３の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１４Ｃ】本発明の第３の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１４Ｄ】本発明の第３の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１５Ａ】本発明の第４の実施形態に係るカラムブロックの構成を示す回路図である。
【図１５Ｂ】本発明の第４の実施形態に係るカラムブロックの構成を示す回路図である。
【図１６Ａ】本発明の第４の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１６Ｂ】本発明の第４の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１６Ｃ】本発明の第４の実施形態に係るカラムブロックの不良がある場合の接続関係を示す図である。
【図１７】従来の固体撮像装置の構成を示すブロック図である。
【発明を実施するための形態】
【００５８】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、図面において同じ参照符号を付した構成要素は同様の動作を行うので、再度の説明を省略する場合がある。
【００５９】
（第１の実施形態）
本発明の第１の実施形態に係る固体撮像装置は、ＡＤ変換部により変換されたＮビットのデジタルデータを、対応する列のデータ保持部に保持させるデータ取り込み動作と、複数のデータ保持部を直列に接続する水平シフト動作と、複数のデータ保持部の各々に含まれるＮ個のフリップフロップを直列に接続する垂直シフト動作とを行う。
【００６０】
これにより、第１の実施形態に係る固体撮像装置は、カラム処理部外に回路を追加することなく、ＡＤ変換部により変換されたデジタルデータを増幅できるとともに、データ保持部の不良箇所を容易かつ短時間で特定できる。
【００６１】
図１は、本発明の第１の実施形態に係る撮像装置５０の概略構成図である。
【００６２】
図１に示す撮像装置５０は、固体撮像装置１００と、外部システムであるＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１０１とを備える。固体撮像装置１００は、画素アレイ部（撮像部）１１０と、画素アレイ部１１０の外側に設けられた駆動制御部１２０とを備える。
【００６３】
画素アレイ部１１０は、入射光を画素信号に変換する。この画素アレイ部１１０は、行列状に配列された複数の単位画素１１１と、行毎に一つ設けられた複数の行制御線１１２と、列毎に一つ設けられた複数の垂直信号線１１３とを備える。各単位画素１１１は、対応する行に設けられた行制御線１１２の信号に応じて、入射光を画素信号に変換し、変換した画素信号を対応する列に設けられた垂直信号線１１３へ出力する。
【００６４】
なお、簡単のため図１では、画素アレイ部１１０に３行×６列の単位画素１１１が配置される例を示しているが、画素アレイ部１１０に配置される単位画素１１１の数（行数及び列数）は、これ以外であってもよい。
【００６５】
駆動制御部１２０は、画素アレイ部１１０を駆動する。この駆動制御部１２０は、水平走査部１２１と、垂直走査部１２２と、カラム処理部１２３と、複数の出力ドライバ１２４と、出力回路１２５と、通信タイミング制御部１２６と、水平信号線１２７とを備えている。
【００６６】
水平走査部１２１は、列アドレス及び列走査回路を制御する。
【００６７】
垂直走査部１２２は、行アドレス及び行走査回路を制御する。
【００６８】
通信タイミング制御部１２６は、ＤＳＰ１０１からマスタークロックＣＬＫ０を受け取り、種々の内部クロックを生成する。また、通信タイミング制御部１２６は、水平走査部１２１、垂直走査部１２２、及びカラム処理部１２３を制御する。また、通信タイミング制御部１２６は、ＤＳＰ１０１からデータ信号ＤＡＴＡを受け取る。
【００６９】
カラム処理部１２３は、画素アレイ部１１０から出力される画素信号１５１をＮビットのデジタルデータ１５２に変換する。
【００７０】
また、カラム処理部１２３は、予め定められた単位列毎に設けられた複数のカラムブロック１３０を含む。なお、図１では、簡単のため、単位列が３列であり、カラム処理部１２３が２個のカラムブロック１３０を備える例を示しているが、単位列、及びカラムブロック１３０の数は、これ以外であってもよい。
【００７１】
カラムブロック１３０は、対応する単位列の画素信号１５１をＮビットのデジタルデータ１５２に変換する。また、カラムブロック１３０は、単位列分のデジタルデータ１５２をシリアルに出力する。
【００７２】
出力ドライバ１２４は、カラムブロック１３０毎に設けられている。この出力ドライバ１２４は、対応するカラムブロック１３０から出力されるデジタルデータ１５２を水平信号線１２７へ出力する。また、通信タイミング制御部１２６により生成されるブロック選択信号１５０に応じて、複数の出力ドライバ１２４のうち、一つの出力ドライバ１２４のみがデジタルデータ１５２を水平信号線１２７へ出力する。例えば、ｈ番目のカラムブロック１３０のデータを水平信号線１２７に出力する場合には、通信タイミング制御部１２６は、ブロック選択信号１５０の値を「ｈ」に設定する。
【００７３】
出力回路１２５は、出力ドライバ１２４により水平信号線１２７に出力されたデジタルデータ１５２を映像データ１５３として外部へ出力する。
【００７４】
図２は、カラムブロック１３０の構成を示す図である。
【００７５】
図２に示すように、カラムブロック１３０は、列毎に設けられたカラムＡＤ（カラムアナログ／デジタルコンバーター）回路１３１ａ及び１３１ｂを有する。カラムＡＤ回路１３１ａは、カラムブロック１３０に含まれるカラムＡＤ回路のうち、末端の列（１列目）のカラムＡＤ回路であり、カラムＡＤ回路１３１ｂは２列目以降のカラムＡＤ回路である。
【００７６】
カラムＡＤ回路１３１ａは、ＡＤ変換部１４０と、データ保持部１４１と、データ切替部１４２ａとを備える。カラムＡＤ回路１３１ｂは、ＡＤ変換部１４０と、データ保持部１４１と、データ切替部１４２ｂとを備える。
【００７７】
ＡＤ変換部１４０は、対応する列に配置された複数の単位画素１１１により変換された画素信号１５１をＮビットのデジタルデータ１５４に変換する。
【００７８】
データ保持部１４１は、ＡＤ変換部１４０によって変換されたＮビットのデジタルデータ１５４を保持する。
【００７９】
データ切替部１４２ａ及び１４２ｂは、データ保持部１４１へ供給するデータを切り替える。
【００８０】
図３は、カラムブロック１３０及びその周辺回路の詳細な構成を示す図である。
【００８１】
図３に示すように、データ保持部１４１は、対応する列のＮビットのデジタルデータ１５４の各ビットに対応するＮビットのＦＦ（フリップフロップ）１４５を備える。
【００８２】
データ切替部１４２ａは、ＮビットのＦＦ１４５の各々に対応するＮ個のセレクタ１４６と、論理レベル切替部１４３とを備える。
【００８３】
データ切替部１４２ｂは、ＮビットのＦＦ１４５の各々に対応するＮ個のセレクタ１４６と、シフトデータ切替部１４４とを備える。
【００８４】
各セレクタ１４６は、対応するＦＦ１４５への入力データを切替える。
【００８５】
論理レベル切替部１４３は、自列のＮ個のセレクタ１４６へ入力するデータを切替える。
【００８６】
シフトデータ切替部１４４は、自列のＮ個のセレクタ１４６のうち最下位ビットのセレクタ１４６への入力データを切替える。
【００８７】
なお、以下では、デジタルデータ１５４がＮビットであり、ｈ個のカラムブロック１３０がカラム処理部１２３に含まれ、各カラムブロック１３０に３列分のカラムＡＤ回路１３１ａ及び１３１ｂが含まれる場合を例に説明する。
【００８８】
また、各カラムブロック１３０及び当該カラムブロック１３０に含まれる構成要素及び信号を区別するため、各参照子の後に、まず“＿１”〜“＿ｈ”で対応するブロックを区別する番号を付す。さらに、列毎に設けられている構成要素及び信号には、さらにその後に“＿１”〜“＿３”で対応する列を区別する番号を付す。さらに、ビット毎に設けられている構成要素及び信号には、さらにその後に“＿１”〜“＿Ｎ”で対応するビットを区別する番号を付す。つまり、全体としてはｈ×３×Ｎ個のＦＦ１４５及びセレクタ１４６が存在する。
【００８９】
また、出力ドライバ１２４は、Ｎビットのそれぞれに対応するＮ個のドライバで構成される。
【００９０】
このような構成の固体撮像装置１００において、単位画素１１１から出力されたアナログの画素信号１５１は、垂直列毎に、垂直信号線１１３を介して、ＡＤ変換部１４０に供給される。そして、１行分の画素信号１５１が同時にそれぞれＮビットのデジタルデータ１５４に変換される。
【００９１】
デジタルデータ１５４は、データ切替部１４２ａ及び１４２ｂに入力され、通信タイミング制御部２０から所定のタイミングで供給される制御信号ＳＥＬに基づいて、セレクタ１４６を介して、ＦＦ１４５へ供給される。
【００９２】
ここで、本実施形態の固体撮像装置１００は、詳細は後述するが、データ取り込み動作と、水平シフト動作と、垂直シフト動作とを選択的に行う。
【００９３】
データ取り込み動作は、各列のＡＤ変換部１４０により変換されたデジタルデータ１５４を対応する列のデータ保持部１４１へ転送する動作である。このデータ取り込み動作時には、データ切替部１４２ａ及び１４２ｂは、ＡＤ変換部１４０により変換されたＮビットのデジタルデータ１５４を、対応する列のデータ保持部１４１に保持させる状態（第１状態）となる。
【００９４】
水平シフト動作は、各列のデータ保持部１４１が保持しているデータを水平方向（列の並び方向）へ順次転送（シフト）する動作である。この水平シフト動作時には、データ切替部１４２ａ及び１４２ｂは、カラムブロック１３０毎に、当該カラムブロック１３０に含まれる全てのデータ保持部１４１を直列に接続する状態（第３状態）となる。つまり、データ切替部１４２ａ及び１４２ｂは、カラムブロック１３０に含まれる複数のＦＦ１４５のうち、同一のビットに対応する複数のＦＦ１４５を、それぞれ直列に接続する。
【００９５】
垂直シフト動作は、各列のＮビットのＦＦ１４５が保持しているデータを垂直方向（ビットの並び方向）へ順次転送（シフト）する動作である。この垂直シフト動作時には、データ切替部１４２ａ及び１４２ｂは、各列のＮ個のＦＦ１４５を直列に接続する状態（第２状態）となる。なお、データ切替部１４２ａ及び１４２ｂは、各列のＮ個のＦＦ１４５を、列単位で直列に接続してもよいし、カラムブロック１３０毎に、当該カラムブロック１３０に含まれる全ての複数のＦＦ１４５を直列に接続してもよい。
【００９６】
また、論理レベル切替部１４３及びシフトデータ切替部１４４は、垂直シフト動作時において、最下位ビットのセレクタ１４６を介して、最下位ビットのＦＦ１４５に、論理値「０」又は「１」の信号を選択的に出力する。
【００９７】
また、論理レベル切替部１４３は、水平シフト動作時において、１列目のデータ切替部１４２ａを介して、１列目のデータ保持部１４１に、論理値「０」又は「１」の信号を選択的に出力する。
【００９８】
カラムブロック１３０に含まれる複数のデータ保持部１４１のうち、最終列のデータ保持部１４１の出力端子は、出力ドライバ１２４を介して水平信号線１２７に接続される。水平信号線１２７は、カラムＡＤ回路１３１ａ及び１３１ｂのビット幅であるＮビット幅分の信号線を有し、出力回路１２５に接続される。
【００９９】
この構成により、本発明の第１の実施形態に係る固体撮像装置１００は、電荷生成部である受光素子（単位画素１１１）が行列状に配された画素アレイ部１１０から、行毎に各垂直列の画素信号１５１を順次出力する。そして、１枚の画像すなわちフレーム画像が、画素アレイ部１１０全体の画素信号の集合で示される。
【０１００】
論理レベル切替部１４３は、カラムブロック１３０の１列目、かつ最下位ビットのＦＦ１４５に論理レベルを供給する。さらに、論理レベル切替部１４３は、カラムブロック１３０の１列目から、２からＮビット目のＦＦ１４５に論理レベルを供給する。このように、単一の論理レベル切替部１４３により、Ｎ個のＦＦ１４５に論理レベルを供給することにより、回路規模の縮小を実現できる。
【０１０１】
また、セレクタ１４６は、３入力１出力のデータセレクタである。また、セレクタ１４６は、制御信号ＳＥＬの値が「０」の場合、デジタルデータ１５４をデータ保持部１４１へ出力する。これにより、データ保持部１４１はデジタルデータ１５４の取り込み保持を行うデータ取り込み動作を行う。
【０１０２】
また、制御信号ＳＥＬの値が「１」の場合に、２列目以降のセレクタ１４６は、１列前のＦＦ１４５が保持するデジタルデータを自列のデータ保持部１４１へ出力する。また、１列目のセレクタ１４６は、論理レベル切替部１４３が出力するデータを自列のデータ保持部１４１へ出力する。これにより、各カラムブロック１３０に含まれる複数のデータ保持部１４１は、保持するデータを水平方向にシフトする水平シフト動作を行う。
【０１０３】
また、制御信号ＳＥＬの値が「２」の場合に、２〜Ｎビット目のセレクタ１４６は、自列の１ビット下位のＦＦ１４５が保持しているデータを自ビットのＦＦ１４５へ出力する。また、１列目の最下位ビットのセレクタ１４６は、論理レベル切替部１４３が出力するデータを自ビットのＦＦ１４５へ出力する。２列目以降の最下位ビットのセレクタ１４６は、論理レベル切替部１４３が出力するデータを自ビットのＦＦ１４５へ出力する。これにより、各データ保持部１４１は、保持するデータを垂直方向にシフトする垂直シフト動作を行う。
【０１０４】
図４は、固体撮像装置１００によるデジタルデータ１５４を増幅する動作のフローチャートである。また、図５は、当該動作のタイミングチャートである。以下、図４及び図５を用いてカラム処理部１２３の画像出力時の動作について説明する。
【０１０５】
まず、通信タイミング制御部１２６は、データ切替部１４２ａ及び１４２ｂを第１状態にしたうえで、各列のデジタルデータ１５４を、対応する列のデータ保持部１４１へ保持させるデータ取り込み動作を行う（Ｓ１０１）。
【０１０６】
具体的には、まず、１回目の読み出しのため、通信タイミング制御部１２６は、データ切替部１４２ａ及び１４２ｂにデジタルデータ１５４を選択させるために制御信号ＳＥＬを「０」に設定する（ｔ０）。
【０１０７】
次に、通信タイミング制御部１２６は、セレクタ１４６が出力するデジタルデータ１５４をＦＦ１４５に保持させるため、全てのカラムブロック１３０のＦＦ１４５へ供給するクロック信号ＦＦ＿ＣＫにパルスを入力する。これにより、ＦＦ１４５は、クロック信号ＦＦ＿ＣＫの立ち上がりエッジに同期して、セレクタ１４６の出力するデジタルデータ１５４を取り込み保持する。よって、カラムＡＤ回路１３１ａ〜１３１ｃはＮ個のＦＦ１４５の保持しているＮビット幅のデータを出力する（ｔ１）。
【０１０８】
次に、通信タイミング制御部１２６は、データ切替部１４２ａ及び１４２ｂを第２状態にしたうえで、ＦＦ１４５にクロックを供給する。これにより、データ保持部１４１に保持されているデジタルデータの各ビットは、上位ビット方向にシフトする。つまり、各データ保持部１４１に保持されるデータが増幅される（Ｓ１０２）。
【０１０９】
具体的には、時刻ｔ１に、通信タイミング制御部１２６は、セレクタ１４６に自列の１ビット下位のＦＦ１４５が保持しているデータを選択させるために、制御信号ＳＥＬを「２」に設定する（ｔ１）。
【０１１０】
さらに、通信タイミング制御部１２６は、データ切替部１４２ａ及び１４２ｂが出力するデータをＦＦ１４５に保持させるために、全てのブロックのＦＦ１４５へ供給するクロック信号ＦＦ＿ＣＫにパルスを入力する。このとき、セレクタ１４６は自列の１ビット下位のＦＦ１４５が保持するデータを出力している。よって、デジタルデータが、上位ビット方向にビットシフト動作する。これにより、時刻ｔ０でＡＤ変換部１４０が出力していたＮビットのデジタルデータ１５４が増幅される（ｔ２）。
【０１１１】
本実施形態では、１ビット下位のＦＦ１４５をセレクタ１４６に接続しているため、ＡＤ変換部１４０により生成されたデジタルデータ１５４が２倍される。なお、２ビット下位のＦＦ１４５をセレクタ１４６に接続した場合には、ＡＤ変換部１４０により生成されたデジタルデータ１５４が４倍される。このようにデータ切替部１４２ａ及び１４２ｂに接続する自列の下位ビットのＦＦ１４５を変更することによって、増幅の度合いを調整できる。
【０１１２】
また、セレクタ１４６が自列の下位ビットのＦＦ１４５が保持しているデータを選択した状態において入力する、クロック信号ＦＦ＿ＣＫのパルスの数を調整することで増幅の度合いを調整することも可能である。例えば、パルスを２回入力することにより、デジタルデータ１５４を２ビット分シフト（４倍）できる。
【０１１３】
また、本実施形態では、セレクタ１４６を３入力１出力としているが、入力端子の数を増やしたうえで、当該入力端子を複数の自列の下位ビットのＦＦ１４５（例えば、１ビット下位のＦＦ１４５及び２ビット下位のＦＦ１４５）と接続してもよい。これにより、制御信号ＳＥＬを切替えることによって、増幅の度合いを切替えることも可能である。
【０１１４】
また、各列最下位ビットのセレクタ１４６には、自列の他ビットのＦＦ１４５ではなく、シフトデータ切替部１４４が接続されている。よって、シフトデータ切替部１４４が、論理レベル「０」、論理レベル「１」及び他列の最上位ビットのＦＦ１４５が保持するデータのうちいずれかを選択的に、自列の最下位ビットのセレクタ１４６に入力できる。これにより、カラムＡＤ回路１３１ａ及び１３１ｂが出力するデータの最下位ビットの値を調整できる。
【０１１５】
また、各カラムブロック１３０の１列目の最下位ビットのセレクタ１４６には自列の他ビットのＦＦ１４５、及び他列の最上位ビットのＦＦ１４５ではなく、論理レベル切替部１４３が接続されている。よって、論理レベル切替部１４３が、論理レベル「０」又は「１」をカラムブロック１３０の１列目の最下位ビットのセレクタ１４６に入力できる。これにより、カラムＡＤ回路１３１ａ及び１３１ｂが出力するデータの最下位ビットの値を調整できる。
【０１１６】
次に、通信タイミング制御部１２６は、複数のカラムブロック１３０のうち一つのカラムブロック１３０を選択し、選択したカラムブロック１３０に水平シフト動作を行わせる。これにより、選択されたカラムブロック１３０に保持されているデータが映像データ１５３として順次出力される（Ｓ１０４）。
【０１１７】
具体的には、時刻ｔ２のタイミングで、通信タイミング制御部１２６は、データ切替部１４２ａ及び１４２ｂに他列のＦＦ１４５が保持しているデータを選択させるために、制御信号ＳＥＬを「１」に設定する。さらに、通信タイミング制御部１２６は、カラムブロック１３０＿ｈのデータ保持部１４１に保持されているデータを水平信号線１２７へ出力するため、ブロック選択信号１５０を「ｈ」に設定する。
【０１１８】
次に、通信タイミング制御部１２６は、カラムブロック１３０＿ｈのＦＦ１４５へ供給するクロック信号ＦＦ＿ＣＫ＿ｈのみにパルスを入力し、その他のカラムブロック１３０へ供給するクロック信号ＦＦ＿ＣＫは停止させる（ｔ３）。
【０１１９】
また、カラムブロック１３０＿ｈに含まれるデータ保持部１４１のデータを全て出力するため、通信タイミング制御部１２６は、必要な数のパルスをクロック信号ＦＦ＿ＣＫ＿ｈへ入力する（ｔ４）。
【０１２０】
カラムブロック１３０＿ｈに含まれるデータ保持部１４１のデータが全て出力された後、まだ、全てのカラムブロック１３０のデータが出力されていないので（Ｓ１０５でＮｏ）、次に、通信タイミング制御部１２６は、次に、カラムブロック１３０＿ｈ−１を選択し（Ｓ１０３）、選択したカラムブロック１３０＿ｈ−１に水平シフト動作を行わせる（Ｓ１０４）。
【０１２１】
具体的には、通信タイミング制御部１２６は、次のカラムブロック１３０＿ｈ−１のデータ保持部１４１に保持されているデータを水平信号線１２７へ出力するため、ブロック選択信号１５０を「ｈ−１」に設定するとともに、カラムブロック１３０＿ｈ−１のＦＦ１４５へ供給するクロック信号ＦＦ＿ＣＫ＿ｈ−１のみにパルスを入力し、その他のカラムブロック１３０へ供給するクロック信号ＦＦ＿ＣＫは停止させる。
【０１２２】
さらに、通信タイミング制御部１２６は、全てのカラムブロック１３０のデータ保持部１４１に保持されているデータが水平信号線１２７へ出力されるまで（Ｓ１０５でＹｅｓ）、同様の動作を繰り返す（ｔ５〜ｔ９）。
【０１２３】
このように、本発明の第１の実施形態に係る固体撮像装置１００は、カラム処理部１２３の外部に回路を追加することなく、ＡＤ変換部１４０のデータを増幅できる。
【０１２４】
以下、本発明の第１の実施形態に係る固体撮像装置１００による不良判定動作について説明する。
【０１２５】
図６は、カラムブロック１３０＿ｈのＦＦ１４５＿ｈ＿２＿２の出力端子がＧＮＤにショートしている場合の概略図である。なお、図６では、カラムブロック１３０にｉ個のカラムＡＤ回路１３１ａ及び１３１ｂが含まれる場合を示している。
【０１２６】
まず、第１不良判定動作を説明する。固体撮像装置１００は、第１不良判定動作により、不良回路が含まれているビットを特定するためのデータを出力する。
【０１２７】
図７は、固体撮像装置１００による第１不良判定動作のフローチャートである。また、図８は、図６に示した不良箇所を特定する第１不良判定動作のタイミングチャートである。
【０１２８】
まず、通信タイミング制御部１２６は、１列目のデータ保持部１４１に所定のデータ（ここでは値「１」）を設定する（Ｓ１２１）。
【０１２９】
具体的には、図８に示すように、通信タイミング制御部１２６は、カラムブロック１３０＿ｈを検査するため、ブロック選択信号１５０を「ｈ」に設定することにより、水平信号線１２７にカラムブロック１３０＿ｈのデータが出力されるようにする。また、通信タイミング制御部１２６は、論理レベル切替部１４３の出力信号を「１」に設定する。また、通信タイミング制御部１２６は、制御信号ＳＥＬを「１」に設定することによりデータ切替部１４２ａ及び１４２ｂに論理レベル切替部１４３の出力信号を選択させる（ｔ０）。
【０１３０】
次に、通信タイミング制御部１２６は、１列目のデータ保持部１４１＿ｈ＿１が論理レベル切替部１４３の出力信号を取り込み保持するように、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力する（ｔ１）。
【０１３１】
次に、通信タイミング制御部１２６は、複数のデータ保持部１４１に水平シフト動作を行わせる（Ｓ１２２）。
【０１３２】
具体的には、通信タイミング制御部１２６は、２列目のデータ保持部１４１＿ｈ＿２が１列目のデータ保持部１４１＿ｈ＿１の出力信号を取り込み保持するように、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力する（ｔ２）。
【０１３３】
次に、通信タイミング制御部１２６は、３列目のデータ保持部１４１＿ｈ＿３が２列目のデータ保持部１４１＿ｈ＿２の出力信号を取り込み保持するように、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力する。このとき、ＦＦ１４５＿ｈ＿３＿２は、ＦＦ１４５＿ｈ＿２＿２の保持する値「１」を取り込もうとするが、ＦＦ１４５＿ｈ＿２＿２の出力端子がＧＮＤとショートしているため、ＦＦ１４５＿ｈ＿３＿２の出力信号は「０」となる（ｔ３）。
【０１３４】
その後、ｉ列目のデータ保持部１４１＿ｈ＿ｉまでデータが伝搬するまで水平シフト動作が繰り返される（ｔ４〜ｔ６）。
【０１３５】
このように、最終段のｉ列目までデータ伝搬を行った結果、ＦＦ１４５＿ｈ＿２＿２の出力不良が伝搬し、最終出力のＦＦ１４５＿ｈ＿ｉ＿２の出力信号が「０」となる。これにより、外部の装置又は操作者は、カラムブロック１３０＿ｈに含まれるいずれかの列の２ビット目のＦＦ１４５が不良であると判定できる。
【０１３６】
次に、図９及び図１０を用いて、いずれの列に不良回路が存在するかを判別する第２不良判定動作を説明する。
【０１３７】
図９は、固体撮像装置１００による第２不良判定動作のフローチャートである。また、図１０は、図６に示した不良箇所を特定する第２不良判定動作のタイミングチャートである。
【０１３８】
まず、通信タイミング制御部１２６は、１列目を選択する（Ｓ１４１）。
【０１３９】
次に、通信タイミング制御部１２６は、選択した１列目の最下位ビットのＦＦ１４５に所定のデータ（ここでは値「１」）を設定する（Ｓ１４２）。
【０１４０】
具体的には、図１０に示すように、通信タイミング制御部１２６は、カラムブロック１３０＿ｈを検査するため、ブロック選択信号１５０を「ｈ」に設定し、水平信号線１２７にカラムブロック１３０＿ｈのデータが出力されるようにする。また、通信タイミング制御部１２６は、１列目のＦＦ１４５＿ｈ＿１＿１に「１」を設定するため、論理レベル切替部１４３の出力信号を「１」に設定する。加えて、通信タイミング制御部１２６は、データ保持部１４１に垂直シフト動作を行わせるために制御信号ＳＥＬを「２」に設定する（ｔ０）。
【０１４１】
次に、通信タイミング制御部１２６は、１列目のＦＦ１４５＿ｈ＿１＿１が論理レベル切替部１４３の出力信号を取り込み保持するように、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力する（ｔ１）。
【０１４２】
次に、固体撮像装置１００は垂直シフト動作を行う（Ｓ１４３）。
【０１４３】
具体的には、通信タイミング制御部１２６は、ＦＦ１４５＿ｈ＿２＿１が保持する値がＦＦ１４５＿ｈ＿１＿２〜ＦＦ１４５＿ｈ＿１＿Ｎに伝搬するまで、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力する。これにより、ＦＦ１４５＿ｈ＿１＿１〜ＦＦ１４５＿ｈ＿１＿Ｎは、垂直シフト動作を行う（ｔ２〜ｔ３）。
【０１４４】
次に、固体撮像装置１００は水平シフト動作を行う（Ｓ１４４）。
【０１４５】
具体的には、時刻ｔ３のタイミングで、通信タイミング制御部１２６は、１列目のＦＦ１４５＿ｈ＿１＿１〜ＦＦ１４５＿１＿２＿Ｎが保持しているデータを水平方向に転送するため、制御信号ＳＥＬを「１」に設定する。
【０１４６】
その後、通信タイミング制御部１２６は、２列目のＦＦ１４５＿ｈ＿２＿１〜ＦＦ１４５＿ｈ＿２＿Ｎからｉ列目のＦＦ１４５＿ｈ＿ｉ＿１〜ＦＦ１４５＿ｈ＿ｉ＿Ｎにデータが伝搬するまで水平シフト動作を繰り返す（ｔ４〜ｔ６）。
【０１４７】
このとき、最終段ｉ列目のＦＦ１４５＿ｈ＿ｉ＿１〜ＦＦ１４５＿ｈ＿ｉ＿Ｎの出力信号のうち、ＦＦ１４５＿ｈ＿ｉ＿２の出力信号のみが、ＦＦ１４５＿ｈ＿２＿２の出力不良が伝搬したために「０」となっている。ここで、ステップＳ１４１で選択された１列目のＦＦ１４５＿１＿２に出力不良が存在した場合、ステップＳ１４３の垂直シフト動作によって出力不良が伝搬し、ＦＦ１４５＿ｈ＿１＿３〜ＦＦ１４５＿ｈ＿１＿Ｎが「０」を取り込み保持する。さらに、ステップＳ１４４の水平方向のシフト動作によって、このデータが転送され、ＦＦ１４５＿ｈ＿ｉ＿２〜ＦＦ１４５＿ｈ＿ｉ＿Ｎが「０」となるはずである。
【０１４８】
このように、時刻ｔ０〜時刻ｔ６の動作により、カラムＡＤ回路１３１＿１に含まれるデータ保持部１４１にはＧＮＤとショートしている不良が存在しないことが判明する。
【０１４９】
また、全列に対する上記処理が終わっていないので（Ｓ１４５でＮｏ）、次に、通信タイミング制御部１２６は、２列目を選択する（Ｓ１４１）。
【０１５０】
次に、通信タイミング制御部１２６は、選択した２列目の最下位ビットのＦＦ１４５＿ｈ＿２＿１に所定のデータ（ここでは値「１」）を設定する（Ｓ１４２）。
【０１５１】
また、固体撮像装置１００は垂直シフト動作を行う（Ｓ１４３）。
【０１５２】
具体的には、通信タイミング制御部１２６は、ＦＦ１４５＿ｈ＿１＿１が保持する値が２列目のＦＦ１４５＿ｈ＿２＿２〜ＦＦ１４５＿ｈ＿２＿Ｎに伝搬するまで、クロック信号ＦＦ＿ＣＫ＿ｈにパルスを入力し、垂直シフト動作を行う（ｔ６〜ｔ１１）。
【０１５３】
次に、固体撮像装置１００は垂直シフト動作を行う（Ｓ１４４）。
【０１５４】
具体的には、通信タイミング制御部１２６は、２列目のデータが、ｉ列目のＦＦ１４５＿ｈ＿ｉ＿１〜ＦＦ１４５＿ｈ＿ｉ＿Ｎに伝搬するまで水平シフト動作を繰り返す（ｔ１２〜ｔ１４）。
【０１５５】
このとき、ステップＳ１４３の垂直シフト動作によって、２列目のＦＦ１４５＿２＿２の出力不良がＦＦ１４５＿ｈ＿２＿３〜ＦＦ１４５＿ｈ＿２＿Ｎに伝搬することにより、ＦＦ１４５＿２＿３〜ＦＦ１４５＿２＿Ｎは「０」を取り込み保持する。さらに、ステップＳ１４４の水平シフト動作によって、このデータが伝搬し、ＦＦ１４５＿ｉ＿２〜ＦＦ１４５＿ｉ＿Ｎの出力信号が「０」となっている。
【０１５６】
このように、全ての列を順次選択し、選択した列毎に、不良データの垂直方向への伝搬を確認することにより、不良回路が存在する列を判定できる。
【０１５７】
このように、全てのカラムブロック１３０に対して、図７に示した第１不良判定動作と、図９に示した第２不良判定動作とを行うことによって、データ保持部１４１の不良箇所を容易かつ短時間で特定できる。
【０１５８】
また、電源とのショート不良に関しては論理レベル切替部１４３の出力信号を「０」に設定して同様の検査を行うことで判定可能である。
【０１５９】
また、通信タイミング制御部１２６は、データ取り込み動作時には、第１周波数のクロック信号ＦＦ＿ＣＫを複数のＦＦ１４５に供給し、垂直シフト動作時には、第１周波数より低い第２周波数のクロック信号ＦＦ＿ＣＫを複数のＦＦ１４５に供給してもよい。これにより、通常動作（データ取り込み動作）時のクロック周波数が高速であり、垂直シフト動作を実施するための配線制約が厳しい場合に、配線のレイアウト制約を低減できる。
【０１６０】
通信タイミング制御部１２６は、さらに、水平シフト動作時に、第１周波数のクロック信号ＦＦ＿ＣＫを複数のＦＦ１４５に供給してもよい。これにより、データ保持部１４１の縮退故障だけでなく遅延故障も検出できる。
【０１６１】
また、通常動作時のクロック周波数が低速であり、垂直方向のシフト動作を通常動作時のクロック周波数で実施できる場合、水平方向のシフト動作と垂直方向のシフト動作との両方を通常動作時のクロック周波数で実施してもよい。これにより、検査時間を短縮できるうえ、データ保持手段の縮退故障だけでなく遅延故障も検出できる。
【０１６２】
なお、本実施形態では、２列目のＦＦ１４５＿ｈ＿２＿２の不良を例に用いて説明したが、同様の動作により、全てのＦＦ１４５の不良箇所を容易かつ短時間で特定できる。
【０１６３】
（第２の実施形態）
図１１は、本発明の第２の実施形態に係るカラムブロック２３０及びその周辺回路の詳細な構成を示す図である。なお、図１１の構成のうち、そのほとんどは図３と同じ機能を備えているため、ここでは主に相違点についてのみ説明する。
【０１６４】
図１１に示すカラムブロック１３０では、データ保持部１４１の不良箇所を容易かつ短時間で特定する動作に特化し、最下位ビットのＦＦ１４５に接続されるセレクタ１４６ａを２入力のセレクタに変更している。つまり、セレクタ１４６ａに入力されるデータを通常動作時に使用するデータのみに削減している。また、２列目以降のカラムＡＤ回路１３１ｂは、シフトデータ切替部１４４を備えない。
【０１６５】
これにより、垂直シフト動作時には、１列目の最下位ビットのセレクタ１４６は、論理レベル切替部１４３の出力信号を選択し、２列目以降の最下位ビットのセレクタ１４６は、１列前の自ビットのＦＦ１４５が保持するデータを選択する。このように、データ切替部１４２ａ及び１４２ｂは、垂直シフト動作時において、最下位ビットのＦＦ１４５を、水平シフト動作時と同じ順序で直列に接続する。
【０１６６】
これにより、データ切替部１４２ａ及び１４２ｂの回路規模を縮小でき、かつ配線数を削減できる。
【０１６７】
また、動作については第１の実施形態と同様であり、第２の実施形態に係る固体撮像装置１００は、図７に示した第１不良判定動作と、図９に示した第２不良判定動作とを行うことによって、データ保持部１４１の不良箇所を容易かつ短時間で特定できる。
【０１６８】
以上説明したように、第２の実施形態に係る固体撮像装置１００では、最下位ビットに位置するＦＦ１４５は検査時にも通常動作時と同じシフト動作を行う。このようにすることで、回路規模を縮小する効果が得られる。
【０１６９】
（第３の実施形態）
図１２は、本発明の第３の実施形態に係るカラムブロック３３０の概略構成を示す図である。なお、図１２の構成のうち、そのほとんどは図２と同じ機能を備えているため、ここでは主に相違点についてのみ説明する。
【０１７０】
本発明の第３の実施形態にカラムブロック３３０は、不良が発生したデータ保持部１４１を、正常なデータ保持部１４１に置き換えることができる。
【０１７１】
図１２に示すカラムブロック３３０は、図２に示すカラムブロック１３０の構成に加え、さらに、冗長カラムＡＤ回路３３１ｄと、出力切替部３０３とを備える。また、２列目のカラムＡＤ回路３３１ｂ及び３列目以降のカラムＡＤ回路３３１ｃの構成が、カラムＡＤ回路１３１ｂと異なる。
【０１７２】
また、第３の実施形態に係る固体撮像装置１００は、ｅＦｕｓｅモジュール３０４を備える。
【０１７３】
なお、以下では、簡単のため、一つのカラムブロック１３０が３列に対応する例を説明するが、これ以外であってもよい。
【０１７４】
各カラムブロック３３０は、対応する画素アレイ部１１０の画素列（この場合は３列）の数と同数のカラムＡＤ回路１３１ａ、３３１ｂ及び３３１ｃを備える。さらに、各カラムブロック３３０は、不良回路を置き換えるための冗長カラムＡＤ回路３３１ｄを備える。
【０１７５】
１列目のカラムＡＤ回路１３１ａの構成は、第１の実施形態と同様である。
【０１７６】
２列目のカラムＡＤ回路３３１ｂは、カラムＡＤ回路１３１ｂの構成に加え、さらに、列出力切替部３０１を備える。
【０１７７】
この列出力切替部３０１は、自列のＡＤ変換部１４０が生成したデジタルデータ１５４と、１列前のＡＤ変換部１４０が生成したデジタルデータ１５４とのうち一方を選択し、選択したデジタルデータ１５４を自列のデータ切替部１４２ｂへ出力する。
【０１７８】
３列目以降のカラムＡＤ回路３３１ｂは、カラムＡＤ回路３３１ｂの構成に加え、さらに、水平転送切替部３０２を備える。
【０１７９】
水平転送切替部３０２は、１列前のデータ保持部１４１が保持するデータと、２列前のデータ保持部１４１が保持するデータとのうち一方を選択し、選択したデータを自列のデータ切替部１４２ｂへ出力する。
【０１８０】
冗長カラムＡＤ回路３３１ｄは、データ切替部１４２ｂと、データ保持部１４１と、水平転送切替部３０２とを備える。
【０１８１】
出力切替部３０３は、最終列のカラムＡＤ回路３３１ｃのデータ保持部１４１が保持するデータと、冗長カラムＡＤ回路３３１ｄのデータ保持部１４１が保持するデータとのうち一方を選択し、選択したデータを出力ドライバ１２４へ出力する。
【０１８２】
図１３Ａ及び図１３Ｂは、カラムブロック３３０及びその周辺回路の詳細な構成を示す図である。また、図１３Ａは、カラムＡＤ回路１３１ａ、３３１ｂ及び３３１ｃの詳細な構成を示す図である。図１３Ｂは、カラムＡＤ回路３３１ｂ、３３１ｃ及び３３１ｄの詳細な構成を示す図である。
【０１８３】
列出力切替部３０１は、Ｎビットのデジタルデータ１５４の各ビットに対応するＮ個のセレクタ３１１を含む。
【０１８４】
各セレクタ３１１は、自列のＡＤ変換部１４０が生成したデジタルデータ１５４の対応するビットのデータと、１列前のＡＤ変換部１４０が生成したデジタルデータ１５４の対応するビットのデータとのうち一方を選択し、選択したデータを自列の対応するビットのセレクタ１４６へ出力する。
【０１８５】
水平転送切替部３０２は、Ｎビットの各ビットに対応するＮ個のセレクタ３１２を含む。
【０１８６】
各セレクタ３１２は、１列前の対応するビットのＦＦ１４５が保持するデータと、２列前の対応するビットのＦＦ１４５が保持するデータとのうち一方を選択し、選択したデータを自列の対応するビットのセレクタ１４６へ出力する。
【０１８７】
つまり、２列目及び３列目以降のセレクタ１４６は、データ取り込み動作時には、対応するビットのセレクタ３１１が選択したデータを選択する。
【０１８８】
また、３列目以降のセレクタ１４６は、水平シフト動作時には、対応するビットのセレクタ３１２が選択したデータを選択する。
【０１８９】
出力切替部３０３は、Ｎビットの各ビットに対応するＮ個のセレクタ３１３を含む。
【０１９０】
各セレクタ３１３は、最終列のカラムＡＤ回路３３１ｃの対応するビットのＦＦ１４５が保持するデータと、冗長カラムＡＤ回路３３１ｄの対応するビットのＦＦ１４５が保持するデータとのうち一方を選択し、選択したデータを出力ドライバ１２４へ出力する。
【０１９１】
ｅＦｕｓｅモジュール３０４は、不良回路が存在するか否か、及び複数のデータ保持部１４１のうちいずれの列のデータ保持部１４１に不良があるかを示す不良情報３５４を保持する。
【０１９２】
また、列出力切替部３０１、水平転送切替部３０２及び出力切替部３０３は、本発明の冗長切替部に相当し、不良情報３５４で示される列のデータ保持部１４１を冗長カラムＡＤ回路３３１ｄのデータ保持部１４１に置き換える。
【０１９３】
以下、第３の実施形態に係る固体撮像装置１００の動作を説明する。
【０１９４】
図１４Ａは、不良回路がない場合の有効となる信号径路を示す図である。なお、図１４Ａにおいて、有効となる信号径路を太線で示している。また、以降の図においても有効となる信号径路を太線で示す。図１４Ａに示すように、不良回路がない場合には、カラムブロック３３０の接続関係は、図２に示す第１の実施形態のカラムブロック１３０の接続関係と同様になる。
【０１９５】
まず、固体撮像装置１００は、不良箇所を特定する。例えば、初期状態において、不良情報３５４は不良回路が存在しないことを示している。そして、列出力切替部３０１、水平転送切替部３０２及び出力切替部３０３が、この不良回路が存在しないことを示す不良情報３５４に応じて信号を選択することで、図１４Ａに示す接続関係となる。
【０１９６】
具体的には、全ての列出力切替部３０１は自列のＡＤ変換部１４０の出力信号を選択する。また、全ての水平転送切替部３０２は１列前のデータ保持部１４１の出力信号を選択する。また、出力切替部３０３は最終列のデータ保持部１４１の出力信号を選択する。
【０１９７】
次に、第１の実施形態と同様、第１不良判定動作及び第２不良判定動作が行われることによって、操作者は、不良回路が存在するか否かを検査するとともに、不良回路が存在する場合には、当該不良回路が存在する列及びビットを特定できる。
【０１９８】
次に、操作者は、検査結果を不良情報３５４としてｅＦｕｓｅモジュール３０４に保持する。そして、不良回路が検出された場合には、列出力切替部３０１、水平転送切替部３０２及び出力切替部３０３は、ｅＦｕｓｅモジュール３０４が保持する不良情報３５４に基づき、選択する信号を変更する。
【０１９９】
なお、上記処理を操作者が行うのではなく、固体撮像装置１００の内部又は外部の処理部が当該処理を行なってもよい。
【０２００】
以下、具体例を説明する。
【０２０１】
図１４Ｂは、１列目のデータ保持部１４１に不良がある場合の有効となる信号径路を示す図である。
【０２０２】
図１４Ｂに示すように、１列目のデータ保持部１４１に不良がある場合は、２列目以降のデータ切替部１４２ｂ及びデータ保持部１４１が、それぞれ１列前のＡＤ変換部１４０に対応し、冗長列（冗長カラムＡＤ回路３３１ｄ）のデータ切替部１４２ｂ及びデータ保持部１４１が、最終列のＡＤ変換部１４０に対応する構成となる。
【０２０３】
具体的には２列目以降の列出力切替部３０１は、１列前のＡＤ変換部１４０が出力するデジタルデータ１５４を選択する。また、３列目以降及び冗長列の水平転送切替部３０２は、一列前のデータ保持部１４１の出力信号を選択する。
【０２０４】
また、出力切替部３０３は、冗長列のデータ保持部１４１の出力信号を選択する。
【０２０５】
図１４Ｃは、２列目のデータ保持部１４１に不良がある場合の有効となる信号径路を示す図である。
【０２０６】
図１４Ｃに示すように、２列目のデータ保持部１４１に不良がある場合は、１列目のカラムＡＤ回路１３１ａは、不良が存在しない場合の接続関係となる。また、３列目以降のデータ切替部１４２ｂ及びデータ保持部１４１が、それぞれ１列前のＡＤ変換部１４０に対応し、冗長列（冗長カラムＡＤ回路３３１ｄ）のデータ切替部１４２ｂ及びデータ保持部１４１が、最終列のＡＤ変換部１４０に対応する構成となる。
【０２０７】
具体的には、３列目以降の列出力切替部３０１は、１列前のＡＤ変換部１４０が出力するデジタルデータ１５４を選択する。また、３列目の水平転送切替部３０２は、２列前（１列目）のデータ保持部１４１の出力信号を選択する。また、冗長列の水平転送切替部３０２は、一列前のデータ保持部１４１の出力信号を選択する。
【０２０８】
また、出力切替部３０３は、冗長列のデータ保持部１４１の出力信号を選択する。
【０２０９】
図１４Ｄは、３列目のデータ保持部１４１に不良がある場合の有効となる信号径路を示す図である。
【０２１０】
図１４Ｄに示すように、３列目のデータ保持部１４１に不良がある場合は、１列目及び２列目のカラムＡＤ回路１３１ａ及び３３１ｂは、不良が存在しない場合の接続関係となる。また、冗長列のデータ切替部１４２ｂ及びデータ保持部１４１が、１列前（最終列）のＡＤ変換部１４０に対応する構成となる。
【０２１１】
具体的には、２列目の列出力切替部３０１は自列のＡＤ変換部１４０が出力するデジタルデータ１５４を選択する。また、冗長列の水平転送切替部３０２は、２列前（２列目）のデータ保持部１４１の出力信号を選択する。
【０２１２】
また、出力切替部３０３は、冗長列のデータ保持部１４１の出力信号を選択する。
【０２１３】
このように、ｇ列に不良が発生した場合には、ｇ列より前の列のデータ切替部１４２ａ及び１４２ｂには、自列のＡＤ変換部１４０の出力信号が入力され、ｇ列より後の列及び冗長列のデータ切替部１４２ｂには、１列前のＡＤ変換部１４０の出力信号が入力される。また、ｇ＋１列目のデータ切替部１４２ｂには、２列前のデータ保持部１４１の出力信号が入力され、それ以外の列のデータ切替部１４２ｂには、１列前のデータ保持部１４１の出力信号が入力される。
【０２１４】
このように、本発明の第３の実施形態に係る固体撮像装置１００は、不良が生じたデータ保持部１４１を正常なデータ保持部１４１に置き換えることが可能である。
【０２１５】
（第４の実施形態）
上述した第３の実施形態では、列単位の冗長回路を設ける例を説明した。第４の実施形態では、ビット単位の冗長回路を設ける例を説明する。
【０２１６】
図１５Ａ及び図１５Ｂは、本発明の第４の実施形態に係るカラムブロック４３０及びその周辺回路の構成を示す図である。また、図１５Ａは、１列目のカラムＡＤ回路４３１ａ及び２列目のカラムＡＤ回路４３１ｂを示す図である。図１５Ｂは、最終列のカラムＡＤ回路４３１ｂの構成を示す図である。なお、図１５Ａ及び図１５Ｂの構成のうち、そのほとんどは図３と同じ機能を備えているため、ここでは主に相違点についてのみ説明する。
【０２１７】
図１５Ａ及び図１５Ｂに示すカラムブロック４３０は、図３に示すカラムブロック１３０の構成に加え、さらに、出力切替部４０４を備える。また、１列目のカラムＡＤ回路４３１ａの構成が、カラムＡＤ回路１３１ａと異なり、２列目以降のカラムＡＤ回路４３１ｂの構成が、カラムＡＤ回路１３１ｂと異なる。
【０２１８】
また、第４の実施形態に係る固体撮像装置１００は、ｅＦｕｓｅモジュール４０５を備える。
【０２１９】
なお、以下では、簡単のため、一つのカラムブロック１３０に３列に対応する例を説明するが、これ以外であってもよい。
【０２２０】
１列目のカラムＡＤ回路４３１ａは、カラムＡＤ回路１３１ａの構成に加え、さらに、Ｎ＋１ビット目のセレクタ４４６及びＦＦ４４５と、ビット出力切替部４０２と、垂直転送切替部４０３とを備える。
【０２２１】
２列目以降のカラムＡＤ回路４３１ｂは、カラムＡＤ回路４３１ａの構成に加え、さらに、水平転送切替部４０１を備える。
【０２２２】
ビット出力切替部４０２は、自列のＮ＋１ビットのセレクタ１４６及び４４６のうちＮ個のセレクタ１４６及び４４６を選択し、選択したＮ個のセレクタ１４６及び４４６へ、自列のＡＤ変換部１４０から出力されたＮビットのデジタルデータ１５４を出力する。このビット出力切替部４０２は、Ｎ−１個のセレクタ４１２を備える。Ｎ−１個のセレクタ４１２の各々は、２〜Ｎビットの各々に対応する。
【０２２３】
各セレクタ４１２は、デジタルデータ１５４のＮビットのうち、自ビットと、一つ下位のビットとのうち一方を選択し、選択したビットのデータを対応するビットのセレクタ１４６へ出力する。
【０２２４】
垂直転送切替部４０３は、自列のＮ＋１ビットのＦＦ１４５及びＦＦ４４５のうちＮ個のＦＦを選択し、垂直シフト動作時において、選択したＮ個のＦＦが直列に接続されるように制御する。この垂直転送切替部４０３は、Ｎ個のセレクタ４１３を備える。Ｎ個のセレクタ４１３の各々は、２〜Ｎ＋１ビットの各々に対応する。
【０２２５】
２ビット目のセレクタ４１３は、１ビット下位のＦＦ１４５の出力信号と、論理レベル切替部１４３の出力信号との一方を選択し、選択した信号を２ビット目のセレクタ１４６へ出力する。
【０２２６】
３〜Ｎ＋１ビット目のセレクタ４１３は、１ビット下位のＦＦ１４５の出力信号と、２ビット下位のＦＦ１４５の出力信号との一方を選択し、選択した信号を対応するビットのセレクタ１４６又は４４６へ出力する。
【０２２７】
水平転送切替部４０１は、１列前のＮ＋１ビットのＦＦ１４５及び４４５に保持されているＮ＋１ビットのデータのうちＮビットのデータを選択するとともに、自列のＮ＋１ビットのセレクタ１４６及び４４６のうちＮビットのセレクタ１４６及び４４６を選択する。そして、水平転送切替部４０１は、選択したＮビットのデータを、選択したＮビットのセレクタ１４６及び４４６へ出力する。
【０２２８】
この水平転送切替部４０１は、Ｎ＋１個のセレクタ４１１を備える。Ｎ＋１個のセレクタ４１１の各々は、１〜Ｎ＋１ビットの各々に対応する。
【０２２９】
１ビット目のセレクタ４１１は、１列前の自ビットのＦＦ１４５と、１列前の１ビット上位のＦＦ１４５とに保持されている２つのデータのうち一方を選択し、選択したデータを自ビットのセレクタ１４６へ出力する。
【０２３０】
２〜Ｎビット目のセレクタ４１１は、１列前の自ビット、１列前の１ビット下位、及び１列前の１ビット上位のＦＦ１４５又は４４５に保持されている３つのデータのうちいずれかのデータを選択し、選択したデータを自ビットのセレクタ１４６へ出力する。
【０２３１】
Ｎ＋１ビット目のセレクタ４１１は、１列前の自ビット及び１列前の１ビット下位のＦＦ１４５又は４４５に保持されている２つのデータのうち一方を選択し、選択したデータを自ビットのセレクタ４４６へ出力する。
【０２３２】
つまり、全列の２〜Ｎビット目のセレクタ１４６は、データ取り込み動作時には、対応するビットのセレクタ４１２が選択したデータを選択する。
【０２３３】
また、全列の２ビット目以降のセレクタ１４６及び４４６は、垂直シフト動作時には、対応するビットのセレクタ４１３が選択したデータを選択する。
【０２３４】
また、２列目以降のセレクタ１４６及び４４６は、水平シフト動作時には、対応するビットのセレクタ４１１が選択したデータを選択する。
【０２３５】
出力切替部４０４は、最終列のＦＦ１４５及び４４５に保持されるＮ＋１ビットのデータのうちＮビットのデータを選択し、選択したＮビットデータを出力ドライバ１２４へ出力する。この出力切替部４０４は、Ｎ個のセレクタ４１４を備える。Ｎ個のセレクタ４１４の各々は、１〜Ｎビットの各々に対応する。
【０２３６】
各セレクタ４１４は、最終列の自ビット及び１ビット上位のＦＦ１４５又は４４５に保持されている２つのデータのうち一方を選択し、選択したデータを出力ドライバ１２４へ出力する。
【０２３７】
ｅＦｕｓｅモジュール４０５は、不良回路が存在するか否か、及び複数のＦＦ１４５のうちいずれの列及びビットに不良があるかを示す不良情報４５４を保持する。また、水平転送切替部４０１、ビット出力切替部４０２、垂直転送切替部４０３及び出力切替部４０４は、本発明の冗長切替部に相当し、不良情報４５４で示される列及びビットのＦＦ１４５を、当該列に設けられたＦＦ４４５に置き換える。
【０２３８】
以下、第４の実施形態に係る固体撮像装置１００の動作を説明する。
【０２３９】
まず、不良箇所を特定するために、固体撮像装置１００は、カラムブロック４３０の接続関係が、図３に示すカラムブロック１３０の接続関係になるように制御する。例えば、初期状態において、不良情報４５４は不良回路が存在しないことを示している。そして、水平転送切替部４０１、ビット出力切替部４０２、垂直転送切替部４０３及び出力切替部４０４が、この不良回路が存在しないことを示す不良情報４５４に応じて信号を選択することで、カラムブロック４３０の接続関係が、図３に示すカラムブロック１３０の接続関係と同様となる。
【０２４０】
具体的には、垂直転送切替部４０３は自列の１ビット下位のＦＦ１４５の出力信号を選択する。また、水平転送切替部４０１は１列前の同ビットのＦＦ１４５の出力信号を選択する。また、ビット出力切替部４０２はＡＤ変換部１４０の同ビットの出力信号を選択する。
【０２４１】
また、出力切替部４０４は最終列のＮ＋１ビットのＦＦ１４５及び４４５の保持するＮ＋１ビットのデータのうち、１〜Ｎビット目のデータを選択する。
【０２４２】
次に、第１の実施形態と同様、第１不良判定動作及び第２不良判定動作が行われることによって、操作者は、不良回路が存在するか否かを検査するとともに、不良回路が存在する場合には、当該不良回路が存在する列及びビットを特定できる。
【０２４３】
次に、操作者は、検査結果を不良情報４５４としてｅＦｕｓｅモジュール４０５に保持する。そして、不良回路が存在する場合には、水平転送切替部４０１、ビット出力切替部４０２、垂直転送切替部４０３及び出力切替部４０４は、ｅＦｕｓｅモジュール３０４が保持する不良情報４５４に基づき、選択する信号を変更する。
【０２４４】
以下、具体例を説明する。
【０２４５】
図１６Ａ及び図１６Ｂは、２列目の２ビット目のＦＦ１４５に不良がある場合の有効となる信号径路を示す図である。
【０２４６】
図１６Ａに示すように、不良がある列より前の列（１列目）のカラムＡＤ回路４３１ａの接続関係は、不良回路が存在しない場合の接続構成と同じである。
【０２４７】
また、不良がある２列目の水平転送切替部４０１は、１列前のデータ保持部１４１に保持される１〜Ｎビット目のデータを選択し、選択したＮビットのデータを、不良ビット（２ビット目）を除く、１、３〜Ｎ＋１ビット目のセレクタ１４６及び４４６へ出力する。これにより、水平シフト動作時には、１、３〜Ｎ＋１ビット目のＮビットのＦＦ１４５及び４４５に有効なデータが保持される。
【０２４８】
また、不良がある２列目のビット出力切替部４０２は、ＡＤ変換部１４０のＮビットの出力信号を、不良がない１、３〜Ｎ＋１ビット目のセレクタ１４６及び４４６へ出力する。これにより、データ取り込み動作時には、１、３〜Ｎ＋１ビット目のＮビットのＦＦ１４５及び４４５に有効なデータが保持される。
【０２４９】
また、不良がある２列目の垂直転送切替部４０３は、垂直シフト動作時において、１、３〜Ｎ＋１ビット目のＦＦ１４５及びＦＦ４４５が直列に接続されるように制御する。
【０２５０】
また、不良がある列の直後の列（３列目）の水平転送切替部４０１は、不良がある２列目のデータ保持部１４１に保持されるＮ＋１ビットのデータのうち、不良ビット（２ビット目）を除く、１、３〜Ｎ＋１ビット目のデータを選択し、選択したＮビットのデータを、自列の１〜Ｎビット目のセレクタ１４６へ出力する。これにより、水平シフト動作時には、１〜Ｎビット目のＦＦ１４５に有効なデータが保持される。
【０２５１】
また、不良がある列の直後の列（３列目）のビット出力切替部４０２及び垂直転送切替部４０３の接続関係は、不良回路が存在しない場合の接続関係と同じである。
【０２５２】
また、不良がある列から２列目以降の列のカラムＡＤ回路４３１ｂの接続関係は、不良回路が存在しない場合の接続構成と同じである。
【０２５３】
また、出力切替部４０４は、最終列に不良がない場合、最終列のＦＦ１４５及び４４５が保持するＮ＋１ビットのデータのうち、１〜Ｎビット目のデータを選択し、選択したデータを出力ドライバ１２４へ出力する。
【０２５４】
また、図１６Ｃは、最終列に不良がある場合の有効となる信号径路を示す図である。
【０２５５】
図１６Ｃに示すように最終列の２ビット目のＦＦ１４５が不良の場合、出力切替部４０４は、最終列のＦＦ１４５及び４４５が保持するＮ＋１ビットのデータのうち、不良ビットを除く、１、３〜Ｎ＋１ビット目のデータを選択し、選択したデータを出力ドライバ１２４へ出力する。
【０２５６】
以上により、本発明の第４の実施形態に係る固体撮像装置１００は、不良が生じたデータ保持部１４１を正常なデータ保持部１４１に置き換えることが可能である。
【０２５７】
（その他の実施形態）
以上、本発明の実施形態について説明したが、本発明の技術的範囲は、上記実施形態に記載の範囲に限定されるものではなく、発明の要旨を逸脱しない範囲で上記実施形態に似たような変更又は改良を加えることができ、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれる。
【０２５８】
例えば、上記第１から第４の実施形態では、データ保持部１４１の不良を検出する際に論理レベル切替部１４３が値「１」の論理レベルを出力しているが、ビット毎に論理レベルを変更してもよい。これにより、各ビットの不良だけでなくビット間の干渉を含めた故障を検出できる。
【０２５９】
また、上記第１から第４の実施形態では、データ保持部１４１の不良を検出する際に論理レベル切替部１４３からデータ保持部１４１へ論理レベルを出力しているが、外部からデータ信号ＤＡＴＡを入力し、当該データ信号ＤＡＴＡに応じた任意の値をデータ保持部１４１へ出力してもよい。
【０２６０】
また、上記第１から第４の実施形態では、データ保持部１４１の不良を検出する際にカラムブロック毎に出力ドライバ１２４を制御して、各カラムブロックの出力信号を水平信号線１２７から直列に出力しているが、カラムブロック毎に別々の水平信号線１２７を設け、各カラムブロックの出力信号を並列に出力してもよい。
【０２６１】
また、上記第３の実施形態では、カラムブロック３３０毎に、一つの冗長カラムＡＤ回路３３１ｄを設けているが、２個以上の冗長カラムＡＤ回路３３１ｄを設けてもよい。
【０２６２】
また、上記第４の実施形態では、１列毎に１ビットのＦＦ４４５を設けているが、２ビット以上のＦＦ４４５を設けてもよい。
【０２６３】
また、上記第３及び第４の実施形態では、不良情報を保持する手段としてｅＦｕｓｅを用いているが、検査結果を不揮発性メモリに記憶しておき、撮像装置起動時に当該不揮発性メモリからシリアル入力を用いて制御用レジスタに検査結果を書き込み、当該制御用レジスタが保持する検査結果（不良情報）に応じて、各切替部を制御する方法を用いてもよい。
【０２６４】
また、上記第１から第４の実施形態では、カラムブロックに複数の列が含まれているが、１列毎に論理レベル切替部１４３を設けることにより、他列のデータ保持部１４１の出力信号をデータ切替部１４２ａ及び１４２ｂに入力しなくてもよい。これにより、他列のデータ保持部１４１から自列のデータ保持部１４１への配線を削減できるので、回路規模を縮小できる。
【０２６５】
また、上記各実施形態における固体撮像装置は、デジタルカメラ等に搭載される。このデジタルカメラは、被写体からの入射光を固体撮像素子の撮像面に結像するためのレンズなどを含む光学系と、固体撮像素子の駆動を制御する制御部と、固体撮像素子の出力信号に対して様々な信号処理を施す画像処理部とを備えている。
【０２６６】
また、上記実施形態１〜４に係る固体撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【０２６７】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【０２６８】
また、本発明の第１の実施形態〜４に係る固体撮像装置の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
【０２６９】
さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
【０２７０】
また、上記第１の実施形態〜４に係る固体撮像装置、及びその変形例の構成又は機能のうち少なくとも一部を組み合わせてもよい。
【０２７１】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ロー（「１」、「０」）により表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。さらに、上で示した論理回路の構成は本発明を具体的に説明するために例示するものであり、異なる構成の論理回路により同等の入出力関係を実現することも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【０２７２】
また、上記のステップが実行される順序は、本発明を具体的に説明するために例示するためのものであり、上記以外の順序であってもよい。また、上記ステップの一部が、他のステップと同時（並列）に実行されてもよい。
【産業上の利用可能性】
【０２７３】
本発明は固体撮像装置に適用できる。また、本発明は、デジタルカメラ、ビデオカメラ、及びカメラ付き携帯電話機等の撮像装置に有用である。
【符号の説明】
【０２７４】
１、１００ 固体撮像装置
３、１１１ 単位画素
７、１２０ 駆動制御部
１０、１１０ 画素アレイ部
１２、１２１ 水平走査部
１４、１２２ 垂直走査部
１５、１１２ 行制御線
１８、１２７ 水平信号線
１９、１１３ 垂直信号線
２０、１２６ 通信タイミング制御部
２５、１３１ａ、１３１ｂ、３３１ｂ、３３１ｃ、４３１ａ、４３１ｂ カラムＡＤ回路
２６、１２３ カラム処理部
２８、１２５ 出力回路
５０ 撮像装置
１２４ 出力ドライバ
１３０、２３０、３３０、４３０ カラムブロック
１４０、２５１ ＡＤ変換部
１４１、２５６ データ保持部
１４２ａ、１４２ｂ、２５８ データ切替部
１４３ 論理レベル切替部
１４４ シフトデータ切替部
１４５、４４５ ＦＦ（フリップフロップ）
１４６、１４６ａ、３１１、３１２、３１３、４１１、４１２、４１３、４１４、４４６ セレクタ
１５１ 画素信号
１５２、１５４ デジタルデータ
１５３ 映像データ
３０１ 列出力切替部
３０２、４０１ 水平転送切替部
３０３、４０４ 出力切替部
３０４、４０５ ｅＦｕｓｅモジュール
３３１ｄ 冗長カラムＡＤ回路
３５４、４５４ 不良情報
４０２ ビット出力切替部
４０３ 垂直転送切替部
ＣＬＫ０ マスタークロック
ＤＡＴＡ データ信号
ＦＦ＿ＣＫ クロック信号
ＳＥＬ 制御信号
【特許請求の範囲】
【請求項１】
固体撮像装置であって、
行列状に配置され、入射光を画素信号に変換する複数の単位画素と、
列毎に一つ設けられ、対応する列に配置された前記複数の単位画素により変換された画素信号をＮ（Ｎは２以上の整数）ビットのデジタルデータに変換する複数のＡＤ変換部と、
列毎に一つ設けられた複数のデータ保持部とを備え、
前記複数のデータ保持部の各々は、
対応する列の前記Ｎビットのデジタルデータの各ビットに対応するＮ個のフリップフロップを含み、
前記固体撮像装置は、さらに、
前記ＡＤ変換部により変換された前記Ｎビットのデジタルデータを、対応する列の前記データ保持部に保持させる第１状態と、
前記複数のデータ保持部の各々に含まれる前記Ｎ個のフリップフロップを直列に接続する第２状態とを切り替えるデータ切替部を備える
固体撮像装置。
【請求項２】
前記データ切替部は、前記第１状態と、前記第２状態と、列毎に設けられた前記複数のデータ保持部を直列に接続する第３状態とを切り替える
請求項１記載の固体撮像装置。
【請求項３】
前記固体撮像装置は、予め定められた単位列毎に、当該単位列に対応する複数の前記ＡＤ変換部、及び複数の前記データ保持部を含む複数のカラムブロックを備え、
前記データ切替部は、前記第３状態において、前記カラムブロック毎に、当該カラムブロックに含まれる前記複数のデータ保持部を直列に接続する
請求項２記載の固体撮像装置。
【請求項４】
前記データ切替部は、前記第２状態において、前記カラムブロック毎に、当該カラムブロックに含まれる前記複数のフリップフロップの全てを直列に接続する
請求項３記載の固体撮像装置。
【請求項５】
前記固体撮像装置は、さらに、
前記複数のデータ保持部及び前記データ切替部を制御する制御部を備え、
前記制御部は、
前記データ切替部を前記第１状態にしたうえで、前記ＡＤ変換部により変換された前記Ｎビットのデジタルデータを、対応する列の前記データ保持部へ保持させ、
前記データ切替部を前記第２状態にしたうえで、前記データ保持部に保持されているデジタルデータの各ビットを上位ビット方向にシフトさせることにより、当該デジタルデータを増幅する
請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記データ切替部は、前記第２状態において、各列の前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップを、前記第３状態と同じ順序で直列に接続する
請求項２記載の固体撮像装置。
【請求項７】
前記データ切替部は、
前記第２状態において、前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップに、第１論理値の信号を出力する論理レベル切替部を備える
請求項１記載の固体撮像装置。
【請求項８】
前記論理レベル切替部は、前記第２状態において、前記初段のフリップフロップに、前記第１論理値の信号、又は第２論理値の信号を選択的に出力する
請求項７記載の固体撮像装置。
【請求項９】
前記データ切替部は、
前記第３状態において、前記直列に接続された前記複数のデータ保持部のうち前記初段のデータ保持部に第１論理値の信号を出力する論理レベル切替部を備える
請求項３記載の固体撮像装置。
【請求項１０】
前記論理レベル切替部は、前記第３状態において、前記初段のデータ保持部に、前記第１論理値の信号、又は第２論理値の信号を選択的に出力する
請求項９記載の固体撮像装置。
【請求項１１】
前記論理レベル切替部は、さらに、前記第２状態において、前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップに、前記第１論理値の信号、又は前記第２論理値の信号を選択的に出力する
請求項１０記載の固体撮像装置。
【請求項１２】
前記固体撮像装置は、さらに、
前記データ切替部を前記第１状態にしたうえで、第１周波数のクロック信号を前記複数のフリップフロップに供給し、前記データ切替部を前記第２状態にしたうえで、前記第１周波数より低い第２周波数のクロックを前記複数のフリップフロップに供給する制御部を備える
請求項２記載の固体撮像装置。
【請求項１３】
前記制御部は、さらに、前記データ切替部を前記第３状態にしたうえで、前記第１周波数のクロック信号を前記複数のフリップフロップに供給する
請求項１２記載の固体撮像装置。
【請求項１４】
前記固体撮像装置は、さらに、
前記複数のデータ保持部のうちいずれの列のデータ保持部に不良があるかを示す不良情報を格納する不良情報格納部と、
冗長データ保持部と、
前記不良情報で示される列のデータ保持部を前記情報データ保持部に置き換える冗長切替部とを備える
請求項１〜１３のいずれか１項に記載の固体撮像装置。
【請求項１５】
前記複数のフリップフロップのうちいずれの列及びビットに不良があるかを示す不良情報を格納する不良情報格納部と、
列毎に一つ設けられた複数の冗長フリップフロップと、
前記不良情報で示される列及びビットのフリップフロップを、当該列に設けられた前記冗長フリップフロップに置き換える冗長切替部とを備える
請求項１〜１３のいずれか１項に記載の固体撮像装置。
【請求項１６】
請求項１〜１５のいずれか１項に記載の固体撮像装置を備える
撮像装置。
【請求項１】
固体撮像装置であって、
行列状に配置され、入射光を画素信号に変換する複数の単位画素と、
列毎に一つ設けられ、対応する列に配置された前記複数の単位画素により変換された画素信号をＮ（Ｎは２以上の整数）ビットのデジタルデータに変換する複数のＡＤ変換部と、
列毎に一つ設けられた複数のデータ保持部とを備え、
前記複数のデータ保持部の各々は、
対応する列の前記Ｎビットのデジタルデータの各ビットに対応するＮ個のフリップフロップを含み、
前記固体撮像装置は、さらに、
前記ＡＤ変換部により変換された前記Ｎビットのデジタルデータを、対応する列の前記データ保持部に保持させる第１状態と、
前記複数のデータ保持部の各々に含まれる前記Ｎ個のフリップフロップを直列に接続する第２状態とを切り替えるデータ切替部を備える
固体撮像装置。
【請求項２】
前記データ切替部は、前記第１状態と、前記第２状態と、列毎に設けられた前記複数のデータ保持部を直列に接続する第３状態とを切り替える
請求項１記載の固体撮像装置。
【請求項３】
前記固体撮像装置は、予め定められた単位列毎に、当該単位列に対応する複数の前記ＡＤ変換部、及び複数の前記データ保持部を含む複数のカラムブロックを備え、
前記データ切替部は、前記第３状態において、前記カラムブロック毎に、当該カラムブロックに含まれる前記複数のデータ保持部を直列に接続する
請求項２記載の固体撮像装置。
【請求項４】
前記データ切替部は、前記第２状態において、前記カラムブロック毎に、当該カラムブロックに含まれる前記複数のフリップフロップの全てを直列に接続する
請求項３記載の固体撮像装置。
【請求項５】
前記固体撮像装置は、さらに、
前記複数のデータ保持部及び前記データ切替部を制御する制御部を備え、
前記制御部は、
前記データ切替部を前記第１状態にしたうえで、前記ＡＤ変換部により変換された前記Ｎビットのデジタルデータを、対応する列の前記データ保持部へ保持させ、
前記データ切替部を前記第２状態にしたうえで、前記データ保持部に保持されているデジタルデータの各ビットを上位ビット方向にシフトさせることにより、当該デジタルデータを増幅する
請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記データ切替部は、前記第２状態において、各列の前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップを、前記第３状態と同じ順序で直列に接続する
請求項２記載の固体撮像装置。
【請求項７】
前記データ切替部は、
前記第２状態において、前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップに、第１論理値の信号を出力する論理レベル切替部を備える
請求項１記載の固体撮像装置。
【請求項８】
前記論理レベル切替部は、前記第２状態において、前記初段のフリップフロップに、前記第１論理値の信号、又は第２論理値の信号を選択的に出力する
請求項７記載の固体撮像装置。
【請求項９】
前記データ切替部は、
前記第３状態において、前記直列に接続された前記複数のデータ保持部のうち前記初段のデータ保持部に第１論理値の信号を出力する論理レベル切替部を備える
請求項３記載の固体撮像装置。
【請求項１０】
前記論理レベル切替部は、前記第３状態において、前記初段のデータ保持部に、前記第１論理値の信号、又は第２論理値の信号を選択的に出力する
請求項９記載の固体撮像装置。
【請求項１１】
前記論理レベル切替部は、さらに、前記第２状態において、前記直列に接続された前記Ｎ個のフリップフロップのうち初段のフリップフロップに、前記第１論理値の信号、又は前記第２論理値の信号を選択的に出力する
請求項１０記載の固体撮像装置。
【請求項１２】
前記固体撮像装置は、さらに、
前記データ切替部を前記第１状態にしたうえで、第１周波数のクロック信号を前記複数のフリップフロップに供給し、前記データ切替部を前記第２状態にしたうえで、前記第１周波数より低い第２周波数のクロックを前記複数のフリップフロップに供給する制御部を備える
請求項２記載の固体撮像装置。
【請求項１３】
前記制御部は、さらに、前記データ切替部を前記第３状態にしたうえで、前記第１周波数のクロック信号を前記複数のフリップフロップに供給する
請求項１２記載の固体撮像装置。
【請求項１４】
前記固体撮像装置は、さらに、
前記複数のデータ保持部のうちいずれの列のデータ保持部に不良があるかを示す不良情報を格納する不良情報格納部と、
冗長データ保持部と、
前記不良情報で示される列のデータ保持部を前記情報データ保持部に置き換える冗長切替部とを備える
請求項１〜１３のいずれか１項に記載の固体撮像装置。
【請求項１５】
前記複数のフリップフロップのうちいずれの列及びビットに不良があるかを示す不良情報を格納する不良情報格納部と、
列毎に一つ設けられた複数の冗長フリップフロップと、
前記不良情報で示される列及びビットのフリップフロップを、当該列に設けられた前記冗長フリップフロップに置き換える冗長切替部とを備える
請求項１〜１３のいずれか１項に記載の固体撮像装置。
【請求項１６】
請求項１〜１５のいずれか１項に記載の固体撮像装置を備える
撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１４Ｄ】
【図１５Ａ】
【図１５Ｂ】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１４Ｄ】
【図１５Ａ】
【図１５Ｂ】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図１７】
【公開番号】特開２０１２−６０３３４（Ｐ２０１２−６０３３４Ａ）
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１０−２００３７２（Ｐ２０１０−２００３７２）
【出願日】平成２２年９月７日（２０１０．９．７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２２年９月７日（２０１０．９．７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]