半導体構造体は、基板（１２）と、基板を覆うシード層（１３）と、シード層上に配置されるシリコン層（２２）と、シリコン層中のトランジスタデバイス（２７）と、シード層上に配置されるＩＩＩ−Ｖ族デバイスと、複数の電気コンタクトと、を備え、それぞれの電気コンタクトは、ＴｉＮまたはＴａＮの層（３２）と、ＴａＮまたはＴｉＮの層上の銅またはアルミニウムの層（３４）と、を備え、電気コンタクトの１つは、トランジスタ（２７）に電気的に接続され、電気コンタクトの別の１つは、ＩＩＩ−Ｖ族デバイスに電気的に接続される。 （もっと読む）

【課題】寄生容量を低減しつつ、トランジスタが形成される半導体層に歪応力を与える。
【解決手段】半導体層３に形成されたコレクタ層３ａの表面および裏面にストレス印加層５を形成し、ストレス印加層５を介して埋め込み絶縁層６上に配置されたベース層９をコレクタ層３ａの側壁に選択的に形成し、ベース層９の側壁を絶縁膜１０から露出させる開口部１２を形成し、開口部１２を介してベース層９の側壁に接続されたエミッタ層１３ａを埋め込み絶縁層６上に形成する。 （もっと読む）

半導体発光素子は、エミッタとコレクタ領域の間のベース領域を有するヘテロ結合バイポーラ発光トランジスタと、エミッタ、ベース、およびコレクタ領域それぞれで、結合電気信号ためのエミッタ、ベース、およびコレクタ電極と、前記ベース領域の中に量子サイズ領域とを備え、前記ベース領域は、前記量子サイズ領域のエミッタ側上に第１のベースサブ領域と、前記量子サイズ領域のコレクタ側上に第２のベースサブ領域を備え、前記第１と第２のベースサブ領域は非対称バンド構造を有する。２端子半導体構造から光放射を生み出すための方法は、第１の伝導型のエミッタ領域と、第１の伝導型の領域と反対に第２の伝導型のベース領域の間に第１の半導体接合、および前記ベース領域とドレイン領域との間に第２の半導体接合を含む半導体構造を提供するステップと、前記ベース領域の間に量子サイズ効果を示す領域を提供するステップと、前記エミッタ領域に結合されたエミッタ電極を提供するステップと、前記ベース領域と前記ドレイン領域に結合されたベース／ドレイン電極を提供するステップとを含み、前記半導体構造から光放射を得るため、前記エミッタおよび前記ベース／ドレイン電極に信号を印加する。 （もっと読む）

【課題】耐熱性の低い部分を有する基板であっても加熱処理が可能となる、基板の熱処理方法を提供する。
【解決手段】熱処理される被熱処理部を備えるベース基板を熱処理して半導体基板を製造する方法であって、電磁波を吸収して熱を発生し、被熱処理部を選択的に加熱する被加熱部をベース基板上に設ける段階と、ベース基板に電磁波を照射する段階と、被加熱部が電磁波を吸収することにより発生する熱によって、被熱処理部の格子欠陥密度を低減する段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】耐熱性の低い部分を有する基板に加熱処理をして半導体基板を製造する。
【解決手段】単結晶層を有し熱処理される被熱処理部と、熱処理で加えられる熱から保護されるべき被保護部とを備えるベース基板を熱処理して半導体基板を製造する方法であって、被保護部の上方に、ベース基板に照射される電磁波から被保護部を保護する保護層を設ける段階と、ベース基板の全体に電磁波を照射することにより被熱処理部をアニールする段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】半導体装置の特性を向上できると共に、製造コストを低減できる。
【解決手段】本発明の例に関わる半導体装置は、半導体基板１上に順次積層されたコレクタ層２Ａ、ベース層３Ａ及びエミッタ層４Ａと、コレクタ層２Ａの側面上に設けられ、コレクタ層に対して歪み応力を与える第１ストレスソース膜１５Ａと、ベース層３Ａの側面上に設けられ、ベース層３Ａに対して歪み応力を与える第２ストレスソース膜１７と、を具備し、第１ストレスソース膜１５Ａ上端及び前記ベース層上端は、半導体基板表面から同じ高さに位置し、第２ストレスソース膜１７は、ベース層３Ａの側面と第１ストレスソース膜１５Ａの側面との間に設けられる。 （もっと読む）

【課題】熱処理を行うことによって、電流利得を調整することができる化合物半導体エピタキシャルウェハの製造方法を提供する。
【解決手段】加熱された基板１上に、原料ガスを供給して、サブコレクタ層２、コレクタ層３、炭素ドープのベース層４、エミッタ層５、エミッタコンタクト層６を含むエピタキシャル層を形成する化合物半導体エピタキシャルウェハの製造方法において、エミッタコンタクト層６の形成直後に、熱処理を行う。 （もっと読む）

【課題】小型の過電圧保護素子を提供する。
【解決手段】サブコレクタ領域１３にオーミックコンタクトを有する電極３と、サブコレクタ領域１３上に形成され、第１導電性に対して反対の導電性である第２導電性を有するアノード領域４と、アノード領域４にオーミックコンタクトを有するアノード電極１８と、アノード領域４と分離されて形成され、前記第２導電性を有するベースメサ領域５と、ベースメサ領域５上に形成され、前記第１導電性を有するエミッタメサ領域７と、エミッタメサ領域７と分離されて形成され、前記第１導電性を有するエミッタメサ領域８と、エミッタメサ領域８にオーミックコンタクトを有するエミッタ電極１０と、エミッタメサ領域７にオーミックコンタクトを有するエミッタ電極９と、電極３とエミッタ電極１０とを接続する配線１６と、アノード電極１８とエミッタ電極とを接続する配線１７とを備え、配線１６と配線１７とを出力端子とする。 （もっと読む）

【解決手段】ＧａＡｓを用いることができる基板（１）の上方にｎ層（３）が配置され、前記ｎ層上にｐ層（４）が配置される。前記ｐ層は、ゲート電極（１０）によって２つの別個の部分に分けられ、ソース及びドレインが形成されている。前記ゲート電極は、ゲート絶縁膜（６）によって半導体材料から絶縁されている。ソース／ドレインコンタクト（１１）が、前記ｐ層の前記２つの別個の部分に電気的に接続されている。 （もっと読む）

【課題】バイポーラトランジスタのベース走行時間の低減とエミッタ・ベース接合容量の低減により、遮断周波数と低電流駆動性能の向上を図ったバイポーラトランジスタを提供する。
【解決手段】半導体基板上に設けられた第１導電型の第１の半導体層５と、前記第１の半導体層の上に設けられた第１導電型の第２半導体層６と、前記第２半導体層上に設けられた第２導電型の第３の半導体層７と、該第３の半導体層上に設けられ、開口部を有する第１の絶縁膜９と、前記開口部内に設けられた第１導電型の第４の半導体層１１と、前記第４の半導体層上に設けられた第１導電型の第５の半導体層１３とで構成され、第４の半導体層が第１の絶縁膜の側壁に接しないように形成し、少なくとも前記第４の半導体層と第１の絶縁膜で囲まれた空洞１２を有して成ることを特徴とする。 （もっと読む）

【課題】結晶薄膜の膜質および膜厚を均一にする。
【解決手段】半導体デバイスを形成するためのデバイス用薄膜と、デバイス用薄膜を囲み、デバイス用薄膜の前駆体が結晶に成長することを阻害する阻害部と、前駆体が結晶に犠牲成長することによって形成された犠牲成長部であって、デバイス用薄膜の周辺に阻害部で隔てられて設けられた犠牲成長部と、犠牲成長部の上部を覆い、かつデバイス用薄膜の上部を露出する保護膜を備えた。保護膜はポリイミドであってもよい。 （もっと読む）

【課題】 半導体下層と半導体上層が積層された半導体積層体において、半導体下層の表面に損傷を与えることなく、半導体下層の一部を露出させる技術を提供する
【解決手段】 半導体下層１８の表面の一部に、半導体上層１５とは格子定数の異なる格子不整合層３０を形成する工程と、格子不整合層３０の表面と格子不整合層３０で被覆されていない半導体下層１８の表面に、半導体上層１５を結晶成長させる工程と、格子不整合層３０上の半導体上層１５に形成された転位４０を介してウェットエッチング液を導入し、格子不整合層３０とその格子不整合層３０上の半導体上層１５を除去して半導体下層１８の一部を露出させる工程を備える。ドライエッチングにより半導体下層１８に損傷を与えることなく、半導体下層１８の一部を露出させることができる。 （もっと読む）

【課題】 シリコン基板上にゲルマニウムを主成分とする半導体素子を形成する際に、バッファ層を薄くすることで段差を減らし、同一基板上にシリコン系半導体素子を混載することを容易にする。
【解決手段】 具体例を述べれば、バッファ層をゲルマニウム層とシリコン層の２層とし、シリコン層のみを溶融することでゲルマニウムの面内原子間隔を安定的に保持するバッファ層を形成し、その上にゲルマニウム層を形成することで転位密度等の結晶欠陥を低減する。 （もっと読む）

【課題】
ベース電極とコレクタ半導体の電荷注入障壁の制御が可能である、高性能な縦型薄膜のトランジスタ素子および製造方法を提供する。
【解決手段】
基板１０上に、第一電極２０と、コレクタ半導体層３０と、ベース電極４０と、エミッタ半導体層３１と、第二電極２１とを順次積層するトランジスタ素子において、コレクタ半導体層とエミッタ半導体層の間にベース電極が存在するようにするとともに、コレクタ半導体層が金属酸化物よりなることを特徴とする。 （もっと読む）

【課題】バイポーラトランジスタの高周波特性を向上させる。
【解決手段】ヘテロバイポーラトランジスタ７０は、ベースとエミッタ、ベースとコレクタがヘテロ接合を有し、双条ベース構造を有する。Ｎ型エピタキシャル層３上の内部ベース層（Ｐ型ＳｉＧｅ層）５と接する外部ベース層１０、及び内部ベース層（Ｐ型ＳｉＧｅ層）５上には、絶縁膜７及びＮ型多結晶シリコン膜８が積層形成される。積層形成された絶縁膜７及びＮ型多結晶シリコン膜８の中央部にはエミッタ開口部１９が設けられる。エミッタ開口部１９にはＮ型エピタキシャル層１１が設けられる。Ｎ型エピタキシャル層１１及びＮ型多結晶シリコン膜８上には、エミッタ開口部１９を覆うようにＴ型形状を有するＮ型多結晶シリコン膜１２が設けられる。左右のＮ型多結晶シリコン膜８及びエミッタ開口領域は同時に形成され、左右のＮ型多結晶シリコン膜８の幅は同一に設定される。 （もっと読む）

【課題】自己発熱および高電流密度動作下においても劣化を生じにくく、高電流密度まで安定して通電可能な高信頼電極を有し、より高い信頼度を達成可能なヘテロ接合バイポーラトランジスタを提供すること。
【解決手段】半導体基板１上に、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５およびエミッタコンタクト層６が順次積層されたヘテロ接合バイポーラトランジスタにおいて、エミッタコンタクト層６とエミッタ電極７との間に、Ｍｏの融点以上の融点を有する単体金属または合金からなるバリア金属層１３−２（図２に示す）を有するバリア複合層１３が介在することを特徴とするヘテロ接合バイポーラトランジスタを構成する。 （もっと読む）

【課題】３−５集積回路とシリコン集積回路とは別々の集積回路上に設けられてきた。３−５集積回路とシリコン集積回路等の相違する基板を必要とする複数の回路を１つの集積回路において組み合わせることを可能にするハイブリッド基板回路を提供すること。
【解決手段】ハイブリッド基板回路は、第１半導体材料の第１領域と、埋め込み酸化層および埋め込み酸化層の上方の第２半導体材料を含んでいる第２領域と、第１半導体材料内に形成された第１回路と、第２半導体材料内に形成された第２回路と、第１回路と第２回路との間のシャロー・トレンチ・アイソレーション領域１０３と、を含んでいる。第１半導体材料はシリコンを含み、第２半導体材料はシリコンを含んでいない。第１回路はＣＭＯＳ回路１０１であり、第２回路は高電子移動度トランジスタ回路１０２である。 （もっと読む）

【課題】ＧａＡｓチップの耐湿性を向上させることができる半導体装置を得る。
【解決手段】ＧａＡｓチップ１４は樹脂２６で封止されている。ＧａＡｓチップ１４は、ｐ型ＧａＡｓベース層３４（ｐ型ＧａＡｓ層）と、その上に形成されたｎ型ＧａＡｓエミッタ層３６（ｎ型ＧａＡｓ層）を有する。ＧａＡｓチップ１４の外周部においてｎ型ＧａＡｓエミッタ層３６上に金属電極１８が形成されている。この金属電極１８には正電圧が印加される。ＧａＡｓチップ１４の中央部に形成された素子領域２０と金属電極１８との間において、ｐ型ＧａＡｓベース層３４とｎ型ＧａＡｓエミッタ層３６に半絶縁性領域３８が形成されている。半絶縁性領域３８よりも外側において、ｐ型ＧａＡｓベース層３４と金属電極１８は接続部４０により電気的に接続されている。 （もっと読む）

トランジスタデバイス（６００）の製造方法であって、この製造方法が、基板（１０２）中に溝（１０６）を形成するステップと、この溝（１０６）を電気絶縁材料（２０２）により部分的にのみ充填するステップと、部分的にのみ充填された溝（１０６）を介して前記トランジスタデバイス（６００）のバイポーラトランジスタ（６０８）のコレクタ領域（３０４）にインプラント処理するステップとを有するトランジスタデバイスの製造方法を提供する。
（もっと読む）

【課題】ＳｉＧｅ混晶層を有する半導体装置において、高い高周波特性と安定した低いベースコンタクト抵抗とを得られるようにする。
【解決手段】半導体装置は、Ｎ型のコレクタ層１ａと、コレクタ層１ａの上に形成され、Ｐ型ＳｉＧｅ層３ｂを含む真性ベース層となるＳｉＧｅエピ膜３と、ＳｉＧｅエピ膜３の周囲に形成され、Ｐ型の多結晶シリコン層及びＰ型の多結晶シリコンゲルマニウム層を含むベース引き出し電極４と、ＳｉＧｅエピ膜３の上部に形成されたＮ型のエミッタ層８とを有している。真性ベース層の上部には、Ｓｉ−Ｃａｐ層３ｃが形成されており、エミッタ層８は、Ｓｉ−Ｃａｐ層３ｃの上部に形成された上部エミッタ領域８ｂと、該上部エミッタ領域８ｂの下側に該上部エミッタ領域８ｂと接して形成された下部エミッタ領域８ａとにより構成されている。 （もっと読む）