濃度１から１０％のＳｉＨ_３ＣＨ_３をＨ_２により希釈し、希釈したＳｉＨ_３ＣＨ_３の一部と、ＧｅＨ_４と、ＳｉＨ_４（またはＤＣＳ）とをそれぞれ所定の流量でエピタキシャル装置のチャンバへ供給し、ＳｉＧｅ：Ｃをエピタキシャル成長技術により形成する。ＳｉＨ_３ＣＨ_３を希釈することにより、ＳｉＨ_３ＣＨ_３に含まれる酸素系不純物の濃度が低減するので、チャンバへ供給される酸素系不純物が低減して、成膜されるＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度が低減する。 （もっと読む）

【課題】
【解決手段】 バイポーラ接合トランジスタ（１００）に関連する方法、装置、デバイスの実施例が記載されている。 （もっと読む）

バイポーラデバイスにおいてエピタキシャルベース層を形成する方法。同方法は：活性シリコン領域（１０）に隣接したフィールドアイソレーション酸化物領域（１２）を有する構造を提供するステップと；前記フィールドアイソレーション酸化物領域（１２）上に窒化シリコン／シリコン積層（１４，１６）を形成するステップであって、前記窒化シリコン／シリコン積層（１４，１６）はシリコンの上位層（１４）と窒化シリコンの下位層（１６）とを含む、前記ステップと；階段状シード層を形成するために前記窒化シリコン／シリコン積層（１４，１６）にエッチングを実行するステップであって、前記窒化シリコンの下位層がエッチングされると同時に前記シリコンの上位層が横方向にエッチングされる、前記ステップと；前記階段状シード層および活性領域（１０）とにわたってＳｉ／ＳｉＧｅ／Ｓｉ積層（２０）を成長させるステップと；含む。
（もっと読む）

多数キャリアが正孔であるトランジスタにおいて、少なくとも１つの狭いバンドギャップの領域または層が、ｐ型にドーピングされるかまたは過剰の正孔を含み、かつ機械的圧縮ひずみを受け、これによって、正孔の移動度がかなり増大し得る。ｐチャネル量子井戸ＦＥＴでは、量子井戸のＩｎＳｂ井戸のｐ型層５（変調ドーピングまたは直接ドーピングされている）が、Ｉｎ_１−ｘＡｌ_ｘＳｂ層４と、Ｉｎ_１−ｘＡｌ_ｘＳｂ層６との間にあるが、ここで、ｘは、軽い正孔および重い正孔が、ｋＴをはるかに超える量だけ分離されるような範囲にまで、層５中にひずみを導入するに十分な値である。ｐｎｐバイポーラデバイスを含む、本発明の範囲内にあるトランジスタは、相補型論理回路における電子が多数キャリアである従来の等価物と一緒に用いられ得る。
（もっと読む）

バイポーラトランジスタ及びその製造方法に関する。第１のエピタキシャル層（２３）上への第２の、より高濃度にドープされたエピタキシャル層の成長によって、外部ベース領域（４０）が形成される。第２のエピタキシャル層は上にあるポリシリコンエミッタ台座（２８）の下まで広がり、かつ、この台座（２８）から絶縁される。
（もっと読む）

例示的一実施例によれば、基板上に位置するＢｉＦＥＴは、基板の上に位置するエミッタ層部分を含み、エミッタ層部分は第１のタイプの半導体を含む。ＨＢＴはエッチストップ層の第１の部分をさらに含み、エッチストップ層の第１の部分はＩｎＧａＰを含む。ＢｉＦＥＴは基板の上に位置するＦＥＴをさらに含み、ＦＥＴはソース領域およびドレイン領域を含み、エッチストップ層の第２の部分はソース領域およびドレイン領域の下に位置し、エッチストップ層の第２の部分はＩｎＧａＰを含む。ＦＥＴはエッチストップ層の第２の部分の下に位置する第２のタイプの半導体層をさらに含む。エッチストップ層はＦＥＴの線形性を増大させ、ＨＢＴの電子の流れを低下させない。
（もっと読む）

【課題】 ＳｉＧｅ真性ベースとエミッタに近接した隆起型外因性ベースとを持つ改良されたバイポーラ・トランジスタを提供する。
【解決手段】 隆起型外因性ベースを持ち、外因性ベースとエミッタ（１０６）との間の選択可能な自己整合性を備えるバイポーラ・トランジスタが開示される。製造方法は、真性ベース（１０８）の上に所定の厚さのポリシリコン又はシリコンの第１外因性ベース層（１０２）を形成するステップを含む。次いで、誘電体のランディング・パッド（１２８）が、リソグラフィによって第１外因性ベース層（１０２）の上に形成される。次に、ポリシリコン又はシリコンの第２外因性ベース層（１０４）が誘電体ランディング・パッド（１２８）の上に形成され、隆起型外因性ベースの全体の厚さが完成する。エミッタ（１０６）開口部が、リソグラフィ及びＲＩＥを用いて形成され、その際、第２外因性ベース層（１０４）は、誘電体ランディング・パッド（１２８）上でエッチング停止される。エミッタ（１０６）と隆起型外因性ベースとの間の自己整合性の程度は、第１外因性ベース層（１０２）の厚さと、誘電体ランディング・パッド（１２８）の幅と、スペーサの幅とを選択することによって達成される。 （もっと読む）

半導体部品は、半導体基板（１１０）と、半導体基板の上方のエピタキシャル半導体層（１２０）と、エピタキシャル半導体層内のバイポーラトランジスタ（７７０、８７０）と、エピタキシャル半導体層内の電界効果トランジスタ（７８０、８８０）とを含む。エピタキシャル半導体層の一部によって、バイポーラトランジスタのベースと電界効果トランジスタのゲートとが形成され、エピタキシャル半導体層のその一部は実質的に均一なドーピング濃度を有する。同じまたは他の実施形態においては、エピタキシャル半導体層の異なる部分によって、バイポーラトランジスタのエミッタと電界効果トランジスタのチャネルとが形成され、エピタキシャル半導体層のその異なる部分はエピタキシャル半導体層の一部の実質的に均一なドーピング濃度と同じかまたは異なる実質的に均一なドーピング濃度を有する。
（もっと読む）

【課題】既に達した速度を潜在的に越えることさえできる極めて高速で動作できるバイポーラトランジスタとその方法を提供することである。
【解決手段】バイポーラトランジスタから制御可能な光放射を生成する方法及び素子が開示されている。また、以下の工程、つまりエミッタ、ベース、及びコレクタ領域を有するバイポーラトランジスタを提供し、電気信号とエミッタ、ベース、及びコレクタ領域を結合する電極を提供し、及び自然放射の不利益に対して誘導放射を強化するためにベース領域を適合させ、それによりベース領域のキャリア再結合寿命を削減する工程を含むバイポーラトランジスタの速度を増大させる方法も開示されている。 （もっと読む）

垂直方向の半導体装置は、電気装置そして／または相互接続を含む分離して作られた基板に付加される。多くの垂直方向の半導体装置は物理的に互いに分離され、そして同一半導体本体又は半導体基板内には配置されない。多くの垂直方向の半導体装置は取り付けられた後に個別のドープされたスタック構造を生成するため、エッチングされた数個のドーピングされた半導体領域を含む薄い層として分離して作られた基板へ付加される。あるいは多くの垂直方向の半導体装置が分離して作られた基板に取り付けるのに先立ち製作される。ドープされたスタック構造は、ダイオードキャパシタ、ｎ‐ＭＯＳＦＥＴ、ｐ‐ＭＯＳＦＥＴ、バイポーラトランジスタ、及び浮遊ゲートトランジスタのベースを形成する。強誘電体メモリー装置、強磁性体メモリー装置、カルコゲニド位相変更装置が分離して作られた基板と連結して使用するために、堆積可能なアッド‐オン層に形成される。堆積可能なアッド‐オン層は相互接続ラインを含む。

（もっと読む）

【課題】 オーバエッチングがべ一ス層まで及ぶことがなく、高速化を図ったＨＢＴの製造方法を提供する。
【解決手段】 コレクタ層とベース層が同じエッチング液でエッチングされる材質で形成されている場合において、■基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層を積層する工程。
■エミッタ電極及びベース電極を形成しコレクタ層を露出させる工程。
■ベース層の下部を除くコレクタ層の厚さの１／２程度の厚さまでエッチングにより除去し途中でエッチングをストップさせる工程。
■エミッタ電極及びベース電極を含むコレクタ上の所定領域を覆ってマスキングを施す工程。
■ベース電極とサブコレクタ層とに挟まれた部分を含むコレクタ層をサイドエッチングして所望の空隙を形成する工程。
を含んでいる。 （もっと読む）

【課題】エミッタ配線からバイアホール、サーマルビアを介して多層配線基板下面につながる放熱経路の熱抵抗を低減し、半導体装置全体の熱抵抗を低減すること。
【解決手段】厚さ方向に貫通孔４を有する多層配線基板３において、多層配線基板３に実装される半導体基板１がその厚さ方向に貫通孔５を有し、かつ、多層配線基板３及び半導体基板１の厚さ方向と直交する平面内において、半導体基板の貫通孔５の占める領域全体が多層配線基板内貫通孔４の占める領域に含まれている多層配線基板。 （もっと読む）

【課題】 信頼性の高い、低電圧動作，高速動作が可能なヘテロバイポーラトランジスタを提供する。
【解決手段】 ドットハッチングを施した領域は、Ｓｉ層上のＳｉＧｅＣ層における格子歪み量が１．０％以内で、かつバンドギャップが従来の実用的なＳｉＧｅ（Ｇｅ含有率が約１０％）のバンドギャップよりも小さくできる領域である。この領域は、Ｓｉ_1-x-y Ｇｅ_x Ｃ_y とあらわされるＳｉＧｅＣにおいて、Ｇｅの含有率をｘ、Ｃの含有率をｙとした場合、４つの直線■〜■によって囲まれる領域である。歪みが０％と記された直線上の組成を有するＳｉＧｅＣ層は、Ｓｉ層と格子整合している。ヘテロバイポーラトランジスタのベース層をドットハッチングで示された領域の組成を有するＳｉＧｅＣによって構成することで、実用上不具合のないナローバンドギャップベースを実現することができる。 （もっと読む）