ひずみ印加半導体デバイス
多数キャリアが正孔であるトランジスタにおいて、少なくとも１つの狭いバンドギャップの領域または層が、ｐ型にドーピングされるかまたは過剰の正孔を含み、かつ機械的圧縮ひずみを受け、これによって、正孔の移動度がかなり増大し得る。ｐチャネル量子井戸ＦＥＴでは、量子井戸のＩｎＳｂ井戸のｐ型層５（変調ドーピングまたは直接ドーピングされている）が、Ｉｎ１−ｘＡｌｘＳｂ層４と、Ｉｎ１−ｘＡｌｘＳｂ層６との間にあるが、ここで、ｘは、軽い正孔および重い正孔が、ｋＴをはるかに超える量だけ分離されるような範囲にまで、層５中にひずみを導入するに十分な値である。ｐｎｐバイポーラデバイスを含む、本発明の範囲内にあるトランジスタは、相補型論理回路における電子が多数キャリアである従来の等価物と一緒に用いられ得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、狭いバンドギャップを持つ半導体領域がひずみを受ける、半導体デバイスに関する。
【背景技術】
【０００２】
アンチモン化インジウムＩｎＳｂなどの狭いバンドギャップを持つ半導体は、電子有効質量が非常に低く、電子移動度が非常に高く、および飽和速度が非常に高いなどの有用な特性を有している。このような特性は、超高速トランジスタの応用分野では潜在的に非常に関心をもたらすものである。特にＩｎＳｂは、高速で電力消費が非常に低いトランジスタにとっては有望な材料であるが、それは、これらの点でシリコンより良好な特性を有するＧａＡｓと比較しても、低い電場での電子移動度μｅがＧａＡｓの９倍以上あり、また、飽和速度ｖｓａｔが５倍以上であるからである。ＩｎＳｂは、また、０．５ミクロンを超える大きい弾道平均自由行程を有すると予測されている。このことは、ＩｎＳｂが、高速低電圧動作に非常に適していることを示唆しており、結果として得られる低電力消費によって、携帯式でデバイス密度の高い応用分野にはＩｎＳｂは理想的なものである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ひずみを半導体に印加することは、特徴を変更させるための方法として確立されていることである。これは、レーザや光検出器などの電気光学デバイスに主として応用されているが、米国特許第５，３８２，８１４号では、Ａｌを１５％含むＡｌｘＩｎ１−ｘＳｂ層を含むＭＩＳＦＥＴが開示されている。この層には、広範囲にわたってひずみがかけられるが、その理由は、Ａｌ原子の格子への付加により、隣接する材料に対する格子定数が減少するからである。しかしながら、本従来技術によるｐ＋ｐ＋（ギャップが広い）ｐ−ｎ＋構造においては、ＡｌｘＩｎ１−ｘＳｂの広いギャップ層は、伝導帯中でバリアとして機能し、これによって、電子が、ｐ＋接触領域からｐ−型の活性領域に移動するのを防止するようになっている。これは、その層内部およびその層に沿ってキャリア移送が発生する層として機能することはなく、また、内部にひずみが存在することは、デバイスの動作によっては不可欠なことではない。
【０００４】
ひずみの存在によってトランジスタの特性に有用な影響がある、圧縮ひずみが印加されている領域または層を持つトランジスタを構築することが可能であることが、現在では認識されている。
【課題を解決するための手段】
【０００５】
したがって、本発明は、ｐ型正孔がドーピングされたまたは過剰な正孔を含み、機械的圧縮ひずみを受ける、狭いバンドギャップの領域または層を少なくとも１つ含んでいるトランジスタを提供する。
【０００６】
狭いバンドギャップは、１．０ｅＶを超えないことが好ましく、０．７５ｅＶ以下、さらには０．５ｅＶ以下であれば最も好ましい。このような狭いバンドギャップを持つ材料では、バンドに対するひずみの効果は、有用に作用するに十分であろう。
【０００７】
機械的圧縮ひずみは、異なった格子定数を持つ少なくとも１つのさらなる層または領域に隣接している、狭いバンドギャップ領域に対して印加されることができる。狭いバンドギャップの層または領域の両側の各々に、少なくとも１つのさらなる層または領域が存在することが好ましい。
【０００８】
本発明によるデバイスでは、ひずみ領域中の多数キャリアは、正孔である。一般に、ひずみ領域または層は、キャリア移送の利用を可能とするような領域または層、またはしばしば、主要なキャリアの移送が、たとえば、このような層の内部と層に沿って発生するような領域または層である。
【０００９】
本発明は、特に、ＦＥＴ、たとえば、ｐチャネル型の量子井戸効果ＦＥＴと、また、バイポーラトランジスタ、たとえば、ｎ−ｐ−ｎトランジスタに応用されることができる。
【００１０】
本発明者らの国際特許出願第ＰＣＴ／ＧＢ０３／０１１４８号は、量子井戸の電界効果トランジスタを開示しかつ請求し、量子井戸は、一次伝導チャネルと、一次伝導チャネルのすぐ隣にあって接触している少なくとも１つの二次伝導チャネルとを備え、二次伝導チャネルが、一次伝導チャネルの有効バンドギャップＥｇ（有効値）より大きい有効バンドギャップを有し、有効衝撃イオン化閾値ＩＩＴ（有効値）と、一次伝導チャネルと二次伝導チャネルとの間の有効伝導バンドオフセットΔＥｃ（有効値）との間の差のモジュラスが、０．５Ｅｇ（有効値）を超えない。前記出願は、また、量子井戸の電界効果トランジスタを開示しかつ請求し、量子井戸は、一次伝導チャネルと、一次伝導チャネルのすぐ隣にあって接触している少なくとも１つの二次伝導チャネルとを備え、二次伝導チャネルが、一次伝導チャネルの有効バンドギャップＥｇ（有効値）より大きい有効バンドギャップを有し、有効衝撃イオン化閾値ＩＩＴ（有効値）と、一次伝導チャネルと二次伝導チャネルとの間の有効伝導バンドオフセットΔＥｃ（有効値）との間の差のモジュラスが、０．４ｅＶを超えない。
【００１１】
本発明者らが以前に出願した英国特許出願第２３６２５０６号は、抽出（ｅｘｔｒａｃｔｉｎｇ）トランジスタを開示しかつ請求し、（ａ）この抽出トランジスタが、少なくとも部分的に量子井戸から成る伝導領域を含む電界効果トランジスタであり、（ｂ）トランジスタにバイアスがかかっておらずかつ通常の動作温度にあるときには、量子井戸が、少なくとも部分的に真性伝導レジーム（ｒｅｇｉｍｅ）にあり、（ｃ）抽出トランジスタが、少なくとも１つの接合を含み、この接合は、量子井戸中での真性伝導を減少させ、大部分の電荷キャリアを、不純物飽和レジームにしか対応しない１つのタイプに制限するように、バイアスがかけられることが可能であることを特徴とする。
【００１２】
本発明者らの国際特許出願第ＰＣＴ／ＧＢ０２／０５９０４号は、バイポーラトランジスタを開示しかつ請求し、このバイポーラトランジスタは、ベース接触を備えるベース領域と、ベース領域から少数キャリアを抽出するように構成されたエミッタ領域およびコレクタ領域とを有する垂直幾何形状と、少数キャリアがベース接触を介してベース領域に進入してくることを防止する構造とを持ち、ベース領域のバンドギャップが、０．５ｅＶを超え、ドーピングレベルが１０１７ｃｍ−３を超える。このタイプの構造では、ベースに圧縮ひずみをかけて、効率的なｎ−ｐ−ｎデバイスで必要に応じて軽い正孔を移送させることが可能である。
【００１３】
加えて、本発明者らの国際特許出願第ＰＣＴ／ＧＢ０１／００２２８４号は、バイポーラトランジスタを開示しかつ請求し、このバイポーラトランジスタは、ベース領域から少数キャリアを抽出するように構成されたエミッタ領域とコレクタ領域と、少数キャリアがベース接触を介してベース領域に進入してくることを防止する構造とを持ち、ベース領域のバンドギャップが、０．５ｅＶ未満であり、ベース領域のドーピングレベルが、１０１７ｃｍ−３を超える。
【００１４】
本発明は、これらの従来技術による構造には制限されないが、このような量子井戸ＦＥＴおよびバイポーラトランジスタは、特に、ＩｎＳｂベースであることができる。このような場合、十分により低い格子定数を有する１つ以上のＡｌｘＩｎ１−ｘＳｂ層が存在することによって、強い圧縮性のひずみが、量子井戸またはベース領域にそれぞれ導入される。ＩｎＳｂ材料中のひずみ効果は、非常に強く、原理上、軽い正孔および重い正孔のエネルギーが、ｋＴよりはるかに大きい量だけ分割されることを可能にする。ＩｎＳｂ（重い正孔より低いエネルギーバンドにある）の中の軽い正孔の移動度は、電子の移動度とほぼ同じである（そして、通常ひずみなしＩｎＳｂで主に移送する重い正孔の移動度よりはるかに大きい）ので、高性能正孔ベースのデバイスが作成される可能性が生じる。高性能正孔ベースのデバイスが、対応するがより従来式の電子ベースのデバイスと一緒に用いられると、良好な回路性能と静止時の電力消費の低い、非常に高速で低電力相補型の論理回路の設計が可能となる。
【００１５】
ＩｎＳｂ中ではひずみ効果は大きく、したがって、圧縮ひずみを受ける狭バンドギャップ領域にとって好ましい材料は、ＩｎＳｂである。しかしながら、本発明によるトランジスタでＩｎＡｓなどの他の材料を同様に用いることも可能である。
【００１６】
本発明のさらなる特徴と長所は、読者が向けられる添付の特許請求の範囲を熟読し、また、添付図面を参照している本発明の実施形態に関する以下のより詳細な説明を考慮すれば、明瞭となるであろう。
【発明を実施するための最良の形態】
【００１７】
図１において、キャリアを抽出するための任意に高くｎ型でドーピングされた背面接触層２が、たとえば、ＧａＡｓから成る絶縁性基板１上に直接置かれている。ｐ型ドーパントで変調ドーピングされたまたは直接ドーピングされたＩｎＳｂから成る層５が、Ｉｎ１−ｘＡｌｘＳｂから成る層４と層６との間に量子井戸を形成している。使用されるなら、変調ドーピングは、層６と層７との間、または層３と層４との間、あるいはこれらの両方で、ドーパントのシートによって提供される。Ｉｎ１−ｘＡｌｘＳｂから成るさらなる層３が、層４と背面接触２との間にあり、Ｉｎ１−ｘＡｌｘＳｂから成る別の層７が、層６の上にある。ｐ型導電チャネルの各端への接続は、それぞれ、ｐ型接触８、９、および上にある金属接触１０、１１によって提供され、ショットキゲート（または酸化物ベースのゲート）１２が、チャネル伝導を制御するために備えられている。
【００１８】
層４および層６におけるｘの値は、軽い正孔と重い正孔が、ｋＴをはるかに超える量だけ分離される十分なひずみを層５に導入するに十分に高い値である。
【００１９】
層の厚さとｘとの一般的な値は、次のとおりである。
層２、厚さ０．５μｍ〜３μｍ、ｘ＝０．１５〜０．３０
層３、厚さ０．５μｍ〜０．７５μｍ、ｘ＝０．１５〜０．３０
層４、厚さ３ｎｍ〜１０ｎｍ、ｘ＝０．１５〜０．３０
層５、厚さ５ｎｍ〜２０ｎｍ
層６、厚さ３ｎｍ〜１０ｎｍ、ｘ＝０．１５〜０．３０
層７、厚さ１０ｎｍ〜２０ｎｍ、ｘ＝０．１５〜０．３０。
【００２０】
図２は、たとえば、図１の一般的構造の量子井戸トランジスタにおけるバンド構造に対する、圧縮ひずみの効果を絵で示すが、面内で重い正孔のバンドと軽い正孔のバンドとが交差しており、しかもこれら２つのバンドが平面に対して直交方向に分離していることに留意されたい。
【００２１】
図３に、図１の一般的構造の量子井戸トランジスタの計算された面内サブバンド分散を示すが、井戸の厚さが、５ｎｍの場合（図３ａと図３ｂ）および１０ｎｍの場合（図３ｃと図３ｄ）に、ＩｎＳｂの量子井戸が、Ｉｎ０．８１Ａｌ０．１９Ｓｂから成るバリア間にある。プロットは、「重い」正孔と「軽い」正孔が存在する良い証拠を提供する。最初の計算は、１０１１ｃｍ−１から１０１２ｃｍ−１の範囲のシート正孔密度が、電子移動度に匹敵する移動度を有する正孔によって達成可能であり、相補型デバイス回路においてデバイス特徴が良好に整合する可能性が与えられることを示唆している。
【００２２】
図４に、ベース領域１９が、ｐ型でドーピングされたＩｎＳｂから成っているｎ−ｐ−ｎバイポーラトランジスタを示す。ベースは、また、ｐ＋層１４の上にベース接触金属１３を含んでいる。さらなるｐ＋層１５が、領域１９と層１４との間にこれらと接触して存在している。エミッタは、ｎ＋層１７上にエミッタ接触金属１６を含んでいる。さらなるｎ＋層１８が、層１７とベース領域１９との間にこれらと接触して存在している。コレクタは、半絶縁性基板２３とｎ型コレクタ層２０との間に、これらと接触して存在しているｎ＋層２２を含んでいる。層２２上にオーム接触金属層２１があり、また、層２０が、層２２とベース領域１９との間にこれらと接触して存在している。各層１５、１８、２０、および２２は、バンドギャップのより大きい（そして格子定数のより小さい）ＡｌｘＩｎ１−ｘＳｂから成っており、ＡｌｘＩｎ１−ｘＳｂが存在することによって、より狭いバンドギャップのベース層１９に対して圧縮ひずみが与えられている。本構造によってベース層２０にひずみが与えられることを可能にし、軽い正孔の移送をもたらし、また、電力利得が改善されるようにベースアクセス抵抗を低く、デバイス速度を高くすることが可能となる。
【００２３】
層の厚さとｘとの一般的な値は、次のとおりである。
層１４、厚さ５ｎｍ〜２０ｎｍ
層１５、厚さ５ｎｍ〜２０ｎｍ、ｘ＝０．１５〜０．３０
層１７、厚さ５ｎｍ〜２０ｎｍ
層１８、厚さ５ｎｍ〜２０ｎｍ、ｘ＝０．１５〜０．３０
層１９、厚さ５ｎｍ〜２０ｎｍ
層２０、厚さ０．３μｍ〜２μｍ、ｘ＝０．１５〜０．３０
層２２、厚さ０．５ｎｍ〜５μｍ、ｘ＝０．１５〜０．３０。
【図面の簡単な説明】
【００２４】
【図１】本発明による量子井戸ＦＥＴの略式断面図である。
【図２】図１のトランジスタに示されるタイプの量子井戸層への圧縮ひずみの効果を絵で示す図である。
【図３ａ】図１に示すタイプの量子井戸トランジスタの計算された分散を示す図である。
【図３ｂ】図１に示すタイプの量子井戸トランジスタの計算された分散を示す図である。
【図３ｃ】図１に示すタイプの量子井戸トランジスタの計算された分散を示す図である。
【図３ｄ】図１に示すタイプの量子井戸トランジスタの計算された分散を示す図である。
【図４】本発明によるバイポーラトランジスタの略式断面図である。
【技術分野】
【０００１】
本発明は、狭いバンドギャップを持つ半導体領域がひずみを受ける、半導体デバイスに関する。
【背景技術】
【０００２】
アンチモン化インジウムＩｎＳｂなどの狭いバンドギャップを持つ半導体は、電子有効質量が非常に低く、電子移動度が非常に高く、および飽和速度が非常に高いなどの有用な特性を有している。このような特性は、超高速トランジスタの応用分野では潜在的に非常に関心をもたらすものである。特にＩｎＳｂは、高速で電力消費が非常に低いトランジスタにとっては有望な材料であるが、それは、これらの点でシリコンより良好な特性を有するＧａＡｓと比較しても、低い電場での電子移動度μｅがＧａＡｓの９倍以上あり、また、飽和速度ｖｓａｔが５倍以上であるからである。ＩｎＳｂは、また、０．５ミクロンを超える大きい弾道平均自由行程を有すると予測されている。このことは、ＩｎＳｂが、高速低電圧動作に非常に適していることを示唆しており、結果として得られる低電力消費によって、携帯式でデバイス密度の高い応用分野にはＩｎＳｂは理想的なものである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ひずみを半導体に印加することは、特徴を変更させるための方法として確立されていることである。これは、レーザや光検出器などの電気光学デバイスに主として応用されているが、米国特許第５，３８２，８１４号では、Ａｌを１５％含むＡｌｘＩｎ１−ｘＳｂ層を含むＭＩＳＦＥＴが開示されている。この層には、広範囲にわたってひずみがかけられるが、その理由は、Ａｌ原子の格子への付加により、隣接する材料に対する格子定数が減少するからである。しかしながら、本従来技術によるｐ＋ｐ＋（ギャップが広い）ｐ−ｎ＋構造においては、ＡｌｘＩｎ１−ｘＳｂの広いギャップ層は、伝導帯中でバリアとして機能し、これによって、電子が、ｐ＋接触領域からｐ−型の活性領域に移動するのを防止するようになっている。これは、その層内部およびその層に沿ってキャリア移送が発生する層として機能することはなく、また、内部にひずみが存在することは、デバイスの動作によっては不可欠なことではない。
【０００４】
ひずみの存在によってトランジスタの特性に有用な影響がある、圧縮ひずみが印加されている領域または層を持つトランジスタを構築することが可能であることが、現在では認識されている。
【課題を解決するための手段】
【０００５】
したがって、本発明は、ｐ型正孔がドーピングされたまたは過剰な正孔を含み、機械的圧縮ひずみを受ける、狭いバンドギャップの領域または層を少なくとも１つ含んでいるトランジスタを提供する。
【０００６】
狭いバンドギャップは、１．０ｅＶを超えないことが好ましく、０．７５ｅＶ以下、さらには０．５ｅＶ以下であれば最も好ましい。このような狭いバンドギャップを持つ材料では、バンドに対するひずみの効果は、有用に作用するに十分であろう。
【０００７】
機械的圧縮ひずみは、異なった格子定数を持つ少なくとも１つのさらなる層または領域に隣接している、狭いバンドギャップ領域に対して印加されることができる。狭いバンドギャップの層または領域の両側の各々に、少なくとも１つのさらなる層または領域が存在することが好ましい。
【０００８】
本発明によるデバイスでは、ひずみ領域中の多数キャリアは、正孔である。一般に、ひずみ領域または層は、キャリア移送の利用を可能とするような領域または層、またはしばしば、主要なキャリアの移送が、たとえば、このような層の内部と層に沿って発生するような領域または層である。
【０００９】
本発明は、特に、ＦＥＴ、たとえば、ｐチャネル型の量子井戸効果ＦＥＴと、また、バイポーラトランジスタ、たとえば、ｎ−ｐ−ｎトランジスタに応用されることができる。
【００１０】
本発明者らの国際特許出願第ＰＣＴ／ＧＢ０３／０１１４８号は、量子井戸の電界効果トランジスタを開示しかつ請求し、量子井戸は、一次伝導チャネルと、一次伝導チャネルのすぐ隣にあって接触している少なくとも１つの二次伝導チャネルとを備え、二次伝導チャネルが、一次伝導チャネルの有効バンドギャップＥｇ（有効値）より大きい有効バンドギャップを有し、有効衝撃イオン化閾値ＩＩＴ（有効値）と、一次伝導チャネルと二次伝導チャネルとの間の有効伝導バンドオフセットΔＥｃ（有効値）との間の差のモジュラスが、０．５Ｅｇ（有効値）を超えない。前記出願は、また、量子井戸の電界効果トランジスタを開示しかつ請求し、量子井戸は、一次伝導チャネルと、一次伝導チャネルのすぐ隣にあって接触している少なくとも１つの二次伝導チャネルとを備え、二次伝導チャネルが、一次伝導チャネルの有効バンドギャップＥｇ（有効値）より大きい有効バンドギャップを有し、有効衝撃イオン化閾値ＩＩＴ（有効値）と、一次伝導チャネルと二次伝導チャネルとの間の有効伝導バンドオフセットΔＥｃ（有効値）との間の差のモジュラスが、０．４ｅＶを超えない。
【００１１】
本発明者らが以前に出願した英国特許出願第２３６２５０６号は、抽出（ｅｘｔｒａｃｔｉｎｇ）トランジスタを開示しかつ請求し、（ａ）この抽出トランジスタが、少なくとも部分的に量子井戸から成る伝導領域を含む電界効果トランジスタであり、（ｂ）トランジスタにバイアスがかかっておらずかつ通常の動作温度にあるときには、量子井戸が、少なくとも部分的に真性伝導レジーム（ｒｅｇｉｍｅ）にあり、（ｃ）抽出トランジスタが、少なくとも１つの接合を含み、この接合は、量子井戸中での真性伝導を減少させ、大部分の電荷キャリアを、不純物飽和レジームにしか対応しない１つのタイプに制限するように、バイアスがかけられることが可能であることを特徴とする。
【００１２】
本発明者らの国際特許出願第ＰＣＴ／ＧＢ０２／０５９０４号は、バイポーラトランジスタを開示しかつ請求し、このバイポーラトランジスタは、ベース接触を備えるベース領域と、ベース領域から少数キャリアを抽出するように構成されたエミッタ領域およびコレクタ領域とを有する垂直幾何形状と、少数キャリアがベース接触を介してベース領域に進入してくることを防止する構造とを持ち、ベース領域のバンドギャップが、０．５ｅＶを超え、ドーピングレベルが１０１７ｃｍ−３を超える。このタイプの構造では、ベースに圧縮ひずみをかけて、効率的なｎ−ｐ−ｎデバイスで必要に応じて軽い正孔を移送させることが可能である。
【００１３】
加えて、本発明者らの国際特許出願第ＰＣＴ／ＧＢ０１／００２２８４号は、バイポーラトランジスタを開示しかつ請求し、このバイポーラトランジスタは、ベース領域から少数キャリアを抽出するように構成されたエミッタ領域とコレクタ領域と、少数キャリアがベース接触を介してベース領域に進入してくることを防止する構造とを持ち、ベース領域のバンドギャップが、０．５ｅＶ未満であり、ベース領域のドーピングレベルが、１０１７ｃｍ−３を超える。
【００１４】
本発明は、これらの従来技術による構造には制限されないが、このような量子井戸ＦＥＴおよびバイポーラトランジスタは、特に、ＩｎＳｂベースであることができる。このような場合、十分により低い格子定数を有する１つ以上のＡｌｘＩｎ１−ｘＳｂ層が存在することによって、強い圧縮性のひずみが、量子井戸またはベース領域にそれぞれ導入される。ＩｎＳｂ材料中のひずみ効果は、非常に強く、原理上、軽い正孔および重い正孔のエネルギーが、ｋＴよりはるかに大きい量だけ分割されることを可能にする。ＩｎＳｂ（重い正孔より低いエネルギーバンドにある）の中の軽い正孔の移動度は、電子の移動度とほぼ同じである（そして、通常ひずみなしＩｎＳｂで主に移送する重い正孔の移動度よりはるかに大きい）ので、高性能正孔ベースのデバイスが作成される可能性が生じる。高性能正孔ベースのデバイスが、対応するがより従来式の電子ベースのデバイスと一緒に用いられると、良好な回路性能と静止時の電力消費の低い、非常に高速で低電力相補型の論理回路の設計が可能となる。
【００１５】
ＩｎＳｂ中ではひずみ効果は大きく、したがって、圧縮ひずみを受ける狭バンドギャップ領域にとって好ましい材料は、ＩｎＳｂである。しかしながら、本発明によるトランジスタでＩｎＡｓなどの他の材料を同様に用いることも可能である。
【００１６】
本発明のさらなる特徴と長所は、読者が向けられる添付の特許請求の範囲を熟読し、また、添付図面を参照している本発明の実施形態に関する以下のより詳細な説明を考慮すれば、明瞭となるであろう。
【発明を実施するための最良の形態】
【００１７】
図１において、キャリアを抽出するための任意に高くｎ型でドーピングされた背面接触層２が、たとえば、ＧａＡｓから成る絶縁性基板１上に直接置かれている。ｐ型ドーパントで変調ドーピングされたまたは直接ドーピングされたＩｎＳｂから成る層５が、Ｉｎ１−ｘＡｌｘＳｂから成る層４と層６との間に量子井戸を形成している。使用されるなら、変調ドーピングは、層６と層７との間、または層３と層４との間、あるいはこれらの両方で、ドーパントのシートによって提供される。Ｉｎ１−ｘＡｌｘＳｂから成るさらなる層３が、層４と背面接触２との間にあり、Ｉｎ１−ｘＡｌｘＳｂから成る別の層７が、層６の上にある。ｐ型導電チャネルの各端への接続は、それぞれ、ｐ型接触８、９、および上にある金属接触１０、１１によって提供され、ショットキゲート（または酸化物ベースのゲート）１２が、チャネル伝導を制御するために備えられている。
【００１８】
層４および層６におけるｘの値は、軽い正孔と重い正孔が、ｋＴをはるかに超える量だけ分離される十分なひずみを層５に導入するに十分に高い値である。
【００１９】
層の厚さとｘとの一般的な値は、次のとおりである。
層２、厚さ０．５μｍ〜３μｍ、ｘ＝０．１５〜０．３０
層３、厚さ０．５μｍ〜０．７５μｍ、ｘ＝０．１５〜０．３０
層４、厚さ３ｎｍ〜１０ｎｍ、ｘ＝０．１５〜０．３０
層５、厚さ５ｎｍ〜２０ｎｍ
層６、厚さ３ｎｍ〜１０ｎｍ、ｘ＝０．１５〜０．３０
層７、厚さ１０ｎｍ〜２０ｎｍ、ｘ＝０．１５〜０．３０。
【００２０】
図２は、たとえば、図１の一般的構造の量子井戸トランジスタにおけるバンド構造に対する、圧縮ひずみの効果を絵で示すが、面内で重い正孔のバンドと軽い正孔のバンドとが交差しており、しかもこれら２つのバンドが平面に対して直交方向に分離していることに留意されたい。
【００２１】
図３に、図１の一般的構造の量子井戸トランジスタの計算された面内サブバンド分散を示すが、井戸の厚さが、５ｎｍの場合（図３ａと図３ｂ）および１０ｎｍの場合（図３ｃと図３ｄ）に、ＩｎＳｂの量子井戸が、Ｉｎ０．８１Ａｌ０．１９Ｓｂから成るバリア間にある。プロットは、「重い」正孔と「軽い」正孔が存在する良い証拠を提供する。最初の計算は、１０１１ｃｍ−１から１０１２ｃｍ−１の範囲のシート正孔密度が、電子移動度に匹敵する移動度を有する正孔によって達成可能であり、相補型デバイス回路においてデバイス特徴が良好に整合する可能性が与えられることを示唆している。
【００２２】
図４に、ベース領域１９が、ｐ型でドーピングされたＩｎＳｂから成っているｎ−ｐ−ｎバイポーラトランジスタを示す。ベースは、また、ｐ＋層１４の上にベース接触金属１３を含んでいる。さらなるｐ＋層１５が、領域１９と層１４との間にこれらと接触して存在している。エミッタは、ｎ＋層１７上にエミッタ接触金属１６を含んでいる。さらなるｎ＋層１８が、層１７とベース領域１９との間にこれらと接触して存在している。コレクタは、半絶縁性基板２３とｎ型コレクタ層２０との間に、これらと接触して存在しているｎ＋層２２を含んでいる。層２２上にオーム接触金属層２１があり、また、層２０が、層２２とベース領域１９との間にこれらと接触して存在している。各層１５、１８、２０、および２２は、バンドギャップのより大きい（そして格子定数のより小さい）ＡｌｘＩｎ１−ｘＳｂから成っており、ＡｌｘＩｎ１−ｘＳｂが存在することによって、より狭いバンドギャップのベース層１９に対して圧縮ひずみが与えられている。本構造によってベース層２０にひずみが与えられることを可能にし、軽い正孔の移送をもたらし、また、電力利得が改善されるようにベースアクセス抵抗を低く、デバイス速度を高くすることが可能となる。
【００２３】
層の厚さとｘとの一般的な値は、次のとおりである。
層１４、厚さ５ｎｍ〜２０ｎｍ
層１５、厚さ５ｎｍ〜２０ｎｍ、ｘ＝０．１５〜０．３０
層１７、厚さ５ｎｍ〜２０ｎｍ
層１８、厚さ５ｎｍ〜２０ｎｍ、ｘ＝０．１５〜０．３０
層１９、厚さ５ｎｍ〜２０ｎｍ
層２０、厚さ０．３μｍ〜２μｍ、ｘ＝０．１５〜０．３０
層２２、厚さ０．５ｎｍ〜５μｍ、ｘ＝０．１５〜０．３０。
【図面の簡単な説明】
【００２４】
【図１】本発明による量子井戸ＦＥＴの略式断面図である。
【図２】図１のトランジスタに示されるタイプの量子井戸層への圧縮ひずみの効果を絵で示す図である。
【図３ａ】図１に示すタイプの量子井戸トランジスタの計算された分散を示す図である。
【図３ｂ】図１に示すタイプの量子井戸トランジスタの計算された分散を示す図である。
【図３ｃ】図１に示すタイプの量子井戸トランジスタの計算された分散を示す図である。
【図３ｄ】図１に示すタイプの量子井戸トランジスタの計算された分散を示す図である。
【図４】本発明によるバイポーラトランジスタの略式断面図である。
【特許請求の範囲】
【請求項１】
ｐ型にドーピングされているかまたは過剰な正孔を含み、かつ機械的圧縮ひずみを受ける、少なくとも１つの狭いバンドギャップの領域または層を含む、トランジスタ。
【請求項２】
前記狭いバンドギャップの領域または層が、多数キャリアを移送するように構成されている、請求項１に記載のトランジスタ。
【請求項３】
前記狭いバンドギャップの領域または層が、異なった格子定数を持つ少なくとも１つのさらなる領域または層と接触し、これによって、前記狭いバンドギャップの領域または層が、前記機械的圧縮ひずみを受ける、請求項１または２に記載のトランジスタ。
【請求項４】
前記さらなる層が、少なくとも２つ存在し、すなわち、前記狭いバンドギャップの領域または層の各々の側に１つずつ存在する、請求項１から３のいずれか一項に記載のトランジスタ。
【請求項５】
前記狭いバンドギャップの領域または層が、ＩｎＳｂまたはＩｎＡｓを含む、請求項１から４のいずれか一項に記載のトランジスタ。
【請求項６】
トランジスタが、量子井戸ＦＥＴである、請求項１から５のいずれか一項に記載のトランジスタ。
【請求項７】
量子井戸が、一次伝導チャネルと、一次伝導チャネルのすぐ隣にあって接触している少なくとも１つの二次伝導チャネルとを備え、二次伝導チャネルが、一次伝導チャネルの有効バンドギャップＥｇ（有効値）より大きい有効バンドギャップを有しており、有効衝撃イオン化閾値ＩＩＴ（有効値）と、一次伝導チャネルと二次伝導チャネルとの間の有効伝導バンドオフセットΔＥｃ（有効値）との間の差のモジュラスが、０．５Ｅｇ（有効値）を超えない、請求項６に記載のトランジスタ。
【請求項８】
量子井戸が、一次導電チャネルと、一次伝導チャネルのすぐ隣にあって接触している少なくとも１つの二次伝導チャネルとを備え、二次伝導チャネルが、一次伝導チャネルの有効バンドギャップＥｇ（有効値）より大きい有効バンドギャップを有しており、有効衝撃イオン化閾値ＩＩＴ（有効値）と、一次伝導チャネルと二次伝導チャネルとの間の有効伝導バンドオフセットΔＥｃ（有効値）との間の差のモジュラスが、０．４ｅＶを超えない、請求項７に記載のトランジスタ。
【請求項９】
抽出トランジスタの形態であり、（ａ）抽出トランジスタが、少なくとも部分的に量子井戸から成る伝導領域を含む電界効果トランジスタであり、（ｂ）トランジスタにバイアスがかかっておらずかつ通常の動作温度にあるときに、量子井戸が、少なくとも部分的に真性伝導レジームにあり、（ｃ）抽出トランジスタが、少なくとも１つの接合を含み、該接合は、量子井戸中での真性伝導を減少させ、電荷キャリアの大部分を、不純物飽和レジームにしか対応しない１つのタイプに制限するように、バイアスがかけられることができることを特徴とする、請求項６に記載のトランジスタ。
【請求項１０】
トランジスタが、ｎ−ｐ−ｎバイポーラトランジスタである、請求項１から５のいずれか一項に記載のトランジスタ。
【請求項１１】
ベース接触が備えられたベース領域と、ベース領域から少数キャリアを抽出するように構成されるエミッタ領域およびコレクタ領域とを有する垂直幾何形状と、少数キャリアがベース接触を介してベース領域に進入してくることを防止する構造とを持ち、ベース領域のバンドギャップが、０．５ｅＶを超え、ドーピングレベルが、１０１７ｃｍ−３を超える、請求項１０に記載のトランジスタ。
【請求項１２】
狭いバンドギャップが、１．０ｅＶを超えない、請求項１から１１のいずれか一項に記載のトランジスタ。
【請求項１３】
請求項１から１２のいずれか一項に記載のトランジスタを含む、相補型論理回路。
【請求項１４】
請求項１から１２のいずれか一項に記載のトランジスタ、または請求項１３に記載の相補型論理回路を含む、集積回路。
【請求項１５】
添付図面のうちの図１または図４を参照して本明細書に記載される、トランジスタ。
【請求項１】
ｐ型にドーピングされているかまたは過剰な正孔を含み、かつ機械的圧縮ひずみを受ける、少なくとも１つの狭いバンドギャップの領域または層を含む、トランジスタ。
【請求項２】
前記狭いバンドギャップの領域または層が、多数キャリアを移送するように構成されている、請求項１に記載のトランジスタ。
【請求項３】
前記狭いバンドギャップの領域または層が、異なった格子定数を持つ少なくとも１つのさらなる領域または層と接触し、これによって、前記狭いバンドギャップの領域または層が、前記機械的圧縮ひずみを受ける、請求項１または２に記載のトランジスタ。
【請求項４】
前記さらなる層が、少なくとも２つ存在し、すなわち、前記狭いバンドギャップの領域または層の各々の側に１つずつ存在する、請求項１から３のいずれか一項に記載のトランジスタ。
【請求項５】
前記狭いバンドギャップの領域または層が、ＩｎＳｂまたはＩｎＡｓを含む、請求項１から４のいずれか一項に記載のトランジスタ。
【請求項６】
トランジスタが、量子井戸ＦＥＴである、請求項１から５のいずれか一項に記載のトランジスタ。
【請求項７】
量子井戸が、一次伝導チャネルと、一次伝導チャネルのすぐ隣にあって接触している少なくとも１つの二次伝導チャネルとを備え、二次伝導チャネルが、一次伝導チャネルの有効バンドギャップＥｇ（有効値）より大きい有効バンドギャップを有しており、有効衝撃イオン化閾値ＩＩＴ（有効値）と、一次伝導チャネルと二次伝導チャネルとの間の有効伝導バンドオフセットΔＥｃ（有効値）との間の差のモジュラスが、０．５Ｅｇ（有効値）を超えない、請求項６に記載のトランジスタ。
【請求項８】
量子井戸が、一次導電チャネルと、一次伝導チャネルのすぐ隣にあって接触している少なくとも１つの二次伝導チャネルとを備え、二次伝導チャネルが、一次伝導チャネルの有効バンドギャップＥｇ（有効値）より大きい有効バンドギャップを有しており、有効衝撃イオン化閾値ＩＩＴ（有効値）と、一次伝導チャネルと二次伝導チャネルとの間の有効伝導バンドオフセットΔＥｃ（有効値）との間の差のモジュラスが、０．４ｅＶを超えない、請求項７に記載のトランジスタ。
【請求項９】
抽出トランジスタの形態であり、（ａ）抽出トランジスタが、少なくとも部分的に量子井戸から成る伝導領域を含む電界効果トランジスタであり、（ｂ）トランジスタにバイアスがかかっておらずかつ通常の動作温度にあるときに、量子井戸が、少なくとも部分的に真性伝導レジームにあり、（ｃ）抽出トランジスタが、少なくとも１つの接合を含み、該接合は、量子井戸中での真性伝導を減少させ、電荷キャリアの大部分を、不純物飽和レジームにしか対応しない１つのタイプに制限するように、バイアスがかけられることができることを特徴とする、請求項６に記載のトランジスタ。
【請求項１０】
トランジスタが、ｎ−ｐ−ｎバイポーラトランジスタである、請求項１から５のいずれか一項に記載のトランジスタ。
【請求項１１】
ベース接触が備えられたベース領域と、ベース領域から少数キャリアを抽出するように構成されるエミッタ領域およびコレクタ領域とを有する垂直幾何形状と、少数キャリアがベース接触を介してベース領域に進入してくることを防止する構造とを持ち、ベース領域のバンドギャップが、０．５ｅＶを超え、ドーピングレベルが、１０１７ｃｍ−３を超える、請求項１０に記載のトランジスタ。
【請求項１２】
狭いバンドギャップが、１．０ｅＶを超えない、請求項１から１１のいずれか一項に記載のトランジスタ。
【請求項１３】
請求項１から１２のいずれか一項に記載のトランジスタを含む、相補型論理回路。
【請求項１４】
請求項１から１２のいずれか一項に記載のトランジスタ、または請求項１３に記載の相補型論理回路を含む、集積回路。
【請求項１５】
添付図面のうちの図１または図４を参照して本明細書に記載される、トランジスタ。
【図１】
【図２】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図３ｄ】
【図４】
【図２】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図３ｄ】
【図４】
【公表番号】特表２００７−５１１９１５（Ｐ２００７−５１１９１５Ａ）
【公表日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願番号】特願２００６−５４０５７１（Ｐ２００６−５４０５７１）
【出願日】平成１６年１１月８日（２００４．１１．８）
【国際出願番号】ＰＣＴ／ＧＢ２００４／００４７２２
【国際公開番号】ＷＯ２００５／０５３０３０
【国際公開日】平成１７年６月９日（２００５．６．９）
【出願人】（５０１３５２８８２）キネテイツク・リミテツド (93)
【Ｆターム（参考）】
【公表日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願日】平成１６年１１月８日（２００４．１１．８）
【国際出願番号】ＰＣＴ／ＧＢ２００４／００４７２２
【国際公開番号】ＷＯ２００５／０５３０３０
【国際公開日】平成１７年６月９日（２００５．６．９）
【出願人】（５０１３５２８８２）キネテイツク・リミテツド (93)
【Ｆターム（参考）】
[ Back to top ]