【課題】製造工程数が増加するのを抑制しながら、電極の側方に形成された異種の材料からなる複合膜の残渣の除去を容易に行うことが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、シリコン基板１１の電界効果型トランジスタが形成される領域Ｂ上にゲート電極を形成する工程と、シリコン基板１１のバイポーラトランジスタが形成される領域Ａ上にバイポーラトランジスタを構成するＳｉＧｅからなるエピタキシャル層１９ａを形成する工程と、エピタキシャル層１９ａの形成時にゲート電極の側方に形成されるＳｉＧｅおよび多結晶シリコンからなるエッチング残渣１９ｃ、２５ｂおよび４３ａを除去する工程と、その後、ゲート電極の側方を覆うサイドウォール絶縁膜と、エミッタ電極２５の側方を覆うサイドウォール絶縁膜とを形成する工程とを備える。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】Ｓｉの基板と、基板上に結晶成長され、孤立した島状に形成されたＧｅ層と、Ｇｅ層上に結晶成長された機能層と、を備える半導体基板を提供する。Ｇｅ層は、アニールした場合に、アニールの温度および時間において結晶欠陥が移動する距離の２倍を越えない大きさの島状に形成する。あるいはＧｅ層は、アニールした場合に、アニールの温度において基板であるＳｉとの熱膨張係数の相違によるストレスが剥離を発生させない大きさの島状に形成する。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】Ｓｉの基板と、基板上に結晶成長され、孤立した島状に形成されたＧｅ層と、Ｇｅ層の上に結晶成長され、Ｐを含む３−５族化合物半導体層からなるバッファ層と、バッファ層の上に結晶成長された機能層と、を備える半導体基板を提供する。Ｇｅ層は、アニールした場合に、アニールの温度および時間において結晶欠陥が移動する距離の２倍を越えない大きさの島状に形成する。あるいはＧｅ層は、アニールした場合に、アニールの温度において基板であるＳｉとの熱膨張係数の相違によるストレスが剥離を発生させない大きさの島状に形成する。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】Ｓｉの基板と、基板の上に形成され、結晶成長を阻害する阻害層とを備え、阻害層は、基板の一部を覆う被覆領域と、被覆領域の内部に基板を覆わない開口領域とを有し、さらに開口領域に結晶成長されたＧｅ層と、Ｇｅ層上に結晶成長された機能層と、を備える半導体基板を提供する。当該半導体基板において、Ｇｅ層は、結晶欠陥が移動できる温度および時間でアニールされることにより形成されてよい。 （もっと読む）

【課題】安価な、また、放熱特性に優れたＳｉ基板を用いて、良質なＧａＡｓ系の結晶薄膜を得る。
【解決手段】単結晶Ｓｉの基板と、基板の上に形成され、開口領域を有する絶縁層と、開口領域の基板上にエピタキシャル成長されたＧｅ層と、Ｇｅ層の上にエピタキシャル成長されたＧａＡｓ層と、を備え、Ｇｅ層は、超高真空の減圧状態にできるＣＶＤ反応室に基板を導入し、原料ガスを熱分解できる第１温度で第１のエピタキシャル成長を実施し、第１温度より高い第２温度で第２のエピタキシャル成長を実施し、第１および第２のエピタキシャル成長を実施したエピタキシャル層をＧｅの融点に達しない第３温度で第１のアニールを実施し、第３温度より低い第４温度で第２のアニールを実施して形成された半導体基板を提供する。 （もっと読む）

【課題】電流利得、高周波特性が良好であり、かつ微細化することができるようにする。
【解決手段】基板１上に、コレクタ層３、ベース層４、エミッタ層およびキャップ層９を順次積層する。エミッタ層が、ベース層４に接したバリア層１４とキャップ層９に接したキャリア供給層１３との積層構造から形成されている。バリア層１４のバンドギャップが、キャリア供給層１３のバンドギャップよりも大きく、バリア層１４とキャリア供給層１３とが、タイプＩ型のヘテロ接合を形成している。キャリア供給層１３を構成する半導体が、不純物添加によって縮退している。 （もっと読む）

【課題】バイポーラトランジスタの所望の特性が出なくなるのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、バイポーラトランジスタ１と、素子分離絶縁膜１７および素子分離絶縁膜１６と、ベース・コレクタ間分離絶縁膜１８とを備えている。また、ベース・コレクタ間分離絶縁膜１８と素子分離絶縁膜１６との間に埋込コレクタ領域１２のリーチスルー領域１２ａが配置されており、ベース電極２０および２１は、それぞれ、ベース・コレクタ間分離絶縁膜１８および素子分離絶縁膜１７に乗り上げるように配置されており、素子分離絶縁膜１７のベース電極２０が乗り上げている部分およびベース・コレクタ間分離絶縁膜１８のベース電極２１が乗り上げている部分の厚みは、バイポーラトランジスタ１が形成される領域以外の領域に形成される素子分離絶縁膜１６の厚みよりも大きい。
（もっと読む）

【課題】Ａｕの拡散を抑制して、電流利得が突然劣化するのを防止する。
【解決手段】基板１上にサブコレクタ層２を形成し、サブコレクタ層２上にコレクタ層３を形成し、コレクタ層３上にベース層４を形成し、ベース層４上にエミッタ層５を形成し、エミッタ層５上にエミッタコンタクト層６を形成し、エミッタコンタクト層６上にＴｉからなるコンタクト用金属層７を形成し、コンタクト用金属層７上にＷからなるＡｕ拡散防止用のバリアメタル層８を形成し、バリアメタル層８上にＴｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉからなる低抵抗金属層９を形成し、エミッタ層５、エミッタコンタクト層６およびコンタクト用金属層７、バリアメタル層８、低抵抗金属層９からなるエミッタ電極の側面を覆うシリコン窒化膜１０を形成する。 （もっと読む）

【課題】圧縮歪層と引張歪層とを利用して、ＩｎＰ系半導体デバイスを成長させるメタモルフィック基板の欠陥（例えば転位）の低減を可能にする。
【解決手段】ガリウムヒ素基板１００と、前記ガリウムヒ素基板１００上に形成されたバッファ層１０１と、前記バッファ層１０１上に、前記バッファ層１０１よりも面内方向の格子定数が小さい材料からなる引張歪層１０５ａと、前記バッファ層１０１よりも面内方向の格子定数大きい材料からなる圧縮歪層１０５ｂとを積層して形成された歪補償構造層１０５とを有することを特徴とする。 （もっと読む）

【課題】高周波用送信パワーアンプに適用されるヘテロ接合バイポーラトランジスタには、高耐圧性が要求される。
【解決手段】ＧａＡｓ基板１０１上から順に、ｎ⁺型ＧａＡｓサブコレクタ層１０２と、ｎ型ＧａＡｓコレクタ層１０３と、ｐ型ＧａＡｓベース層１０４と、ｎ型ＩｎＧａＰエミッタ層１０５と、ｎ型ＧａＡｓエミッタキャップ層１０７よりドーピング濃度が低いｎ型ＧａＡｓ耐圧調整層１０６と、ｎ型ＧａＡｓエミッタキャップ層１０７と、ｎ⁺型ＩｎＧａＡｓコンタクト層１０８とを備える。 （もっと読む）

【課題】集積回路チップと実装基板との接続の容易性や、放熱性の良好さを維持したままで、各単位セル動作の均一性を確保し、出力段トランジスタの総合的な動作特性を改善する。
【解決手段】
コレクタ電極配線１０１は、平行する２つの単位セル列用コレクタ電極配線１，２が、その一方の端部で、出力用配線３によって接続されてなり、この出力端とされる一方、単位セル列用コレクタ電極配線１，２の他方の端部は、セル列間接続配線４により相互に接続されたものとなっており、これによって、各単位セルの動作の均一性の改善がなされるものとなっている。 （もっと読む）

【課題】半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第１の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供する。
【解決手段】基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第１電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続される半導体装置である。 （もっと読む）

【課題】ＨＥＭＴの上にＨＢＴを成長させる際にＨＥＭＴの移動度が劣化しないトランジスタ素子を提供する。
【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、該ＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子１において、上記ＨＥＭＴ３内にバリア層１０を有する。 （もっと読む）

【課題】製造工程数が増加するのを抑制しながら、第１素子のゲート電極および第２素子の電極部のそれぞれの側面を覆うサイドウォール絶縁膜の幅を異ならせることが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置１００の製造方法は、シリコン基板１１の領域Ｂ上にゲート電極２８を形成する工程と、シリコン基板１１の領域Ａにスペーサ絶縁膜４２を、ゲート電極２８の側面および領域Ａを覆うように形成することにより、領域Ａを覆う保護膜と、ゲート電極２８の側面を覆う絶縁膜４２ａを形成する工程と、その後、領域Ａ上にエミッタ電極２５を形成する工程と、ゲート電極２８およびエミッタ電極２５を覆うようにシリコン酸化膜４９を形成する工程と、スペーサ絶縁膜４２およびシリコン酸化膜４９をエッチングすることにより、絶縁膜４２ａを覆う絶縁膜３０ａを形成するとともに、エミッタ電極２５の側面を覆うサイドウォール絶縁膜２６を形成する工程とを備える。 （もっと読む）

【課題】エピタキシャル層中に伝播する結晶欠陥を低減させるIII−Ｖ族化合物半導体の製造方法を提供する。
【解決手段】転位密度が面内平均１００００個／ｃｍ^２以下であるIII−Ｖ族半絶縁性化合物半導体ウエハ（以下、半絶縁体ウエハと言う）を形成し、その半絶縁体ウエハ上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層、ノンアロイ層を有するヘテロ接合バイポーラトランジスタを形成するものである。 （もっと読む）

【課題】レーザダイオード、トランジスタ、光検出器などの半導体構造に使用され、相分離を抑制または解消するとともに発光効率を向上させるIII族窒化物４元及び５元材料系並びに方法を提供する。
【解決手段】典型的な実施形態では、半導体構造は、ほぼ相分離なく形成された第１導電型のBAlGaN材料系を用いた４元材料層と、ほぼ相分離のないBAlGaN材料系を用いた４元材料活性層と、ほぼ相分離なく形成された逆導電型のBAlGaN材料系を用いた別の４元材料層を備えている。 （もっと読む）

【課題】 高周波特性を改善可能なＨＢＴを提供する。
【解決手段】 実施形態に係るグレーデッド層１Ｇとバラスト抵抗１Ｒとの間の界面近傍のエネルギー準位Ｅｃは、スムーズに連続している。これは、当該界面近傍におけるｎ型不純物濃度Ｃ_ＩＯＮを増加させたため、イオン化したドナー（正の電荷を有する）が界面近傍に存在しているためである。すなわち、ドナーのイオンは、この界面近傍においてポテンシャルの負方向に突出したスパイク状のポテンシャル障壁φ_{ＢＡＲＲＩＥＲ}を相殺している。したがって、室温におけるＨＢＴの抵抗値は低くなり、高周波特性が改善する。 （もっと読む）

【課題】極めて簡易に動作領域に負荷される応力を制御して、その移動度、さらには特性を制御しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板の上方であって、その動作領域を被覆するようにして、前記動作領域に対して引張応力を作用させるための引張応力層を形成し、さらに、前記半導体基板の上方であって、前記引張応力層の上方または下方に前記動作領域を被覆するようにして、前記動作領域に対して圧縮応力を作用させるための圧縮応力層を形成する。次いで、前記圧縮応力層及び前記引張応力層の少なくとも一方に隣接するようにして金属層を形成するとともに、加熱処理を施して、前記金属層中の金属元素を前記圧縮応力層及び前記引張応力層の少なくとも一方内に拡散させて、前記層内に独立して内在する金属領域を形成する。 （もっと読む）

【課題】チャネル層直下のバッファ層において、高い絶縁性を有しかつ過剰な不純物を含有しないGaNバッファ層を形成することによって、複数の電界効果トランジスタ（FET）で構成される半導体チップの製造に際して好適に用いられる半導体エピタキシャルウエハを供給する。
【解決手段】本発明の半導体エピタキシャルウエハは、基板の上にバッファ層を有し、前記バッファ層の直上にチャネル層となるエピタキシャル層を有する半導体エピタキシャルウエハであって、前記バッファ層がAl_XGa_1-XNバッファ層（0≦X≦1）、AlNバッファ層、GaNバッファ層を順次積層した構造からなり、かつ前記 GaNバッファ層が1×10⁷ Ω・cm以上の電気抵抗率を有し、3×10¹⁶〜2×10¹⁷ cm^-3の炭素濃度を有する。 （もっと読む）

【課題】電流利得が高いトランジスタ素子を提供する。
【解決手段】基板２上にヘテロバイポーラトランジスタ３が形成され、該ヘテロバイポーラトランジスタ３上に高電子移動度トランジスタ４が形成されたトランジスタ素子１において、上記ヘテロバイポーラトランジスタ３のベース層８の層厚が１２０ｎｍ以上である。 （もっと読む）