【課題】 ＨＢＴのエミッタ層とエミッタキャップ層とのヘテロ接合界面におけるキャリアの空乏化の問題を解決すること。
【解決手段】 ＨＢＴのエミッタ層として働くｎ型ＩｎＧａＰ層７とその上に形成されるＧａＡｓ層８の間に、高ドープ層である電荷補償層１１を形成することでその界面におけるキャリアの空乏化の現象によるベース電流の増加を抑制し、ＨＢＴの低コレクタ電流での電流増幅率の低下を防ぐようにした。さらに、この空乏化の現象の影響を低減するために導入したｎ型不純物の量が多すぎてエミッタ−ベース間の逆方向の耐圧が低下することがないよう、ｎ型不純物の量を定量的に調整し、エミッタ−ベース間の逆方向の耐圧をたもちつつ、低コレクタ電流での電流増幅率の低下を防止するようにした。 （もっと読む）

【課題】オーミック電極と窒化物系半導体層とのオーミック特性が熱により劣化するのを抑制することが可能な窒化物系半導体素子を提供する。
【解決手段】この窒化物系半導体素子（窒化物系半導体レーザ素子）は、ｐ側オーミック電極６に、約１ｎｍの厚みを有するとともにｐ型コンタクト層５の主表面に接触して形成されるＳｉ層６ａと、Ｓｉ層６ａ上に形成される約２０ｎｍの厚みを有するＰｄ層６ｂとを含むとともに、ｎ側オーミック電極９に、約１ｎｍの厚みを有するとともにｎ型ＧａＮ基板１の下面に接触して形成されるＳｉ層９ａと、Ｓｉ層９ａの下面上に形成される約６ｎｍの厚みを有するＡｌ層９ｂと、Ａｌ層９ｂの下面上に形成される約３０ｎｍの厚みを有するＰｄ層９ｃとを含む。 （もっと読む）

【課題】コレクタ耐圧の低下を防止し、コレクタ抵抗を低減させることが可能な半導体装置及びその製造方法を提供する。
【解決手段】半絶縁性ＧａＡｓ基板１０１の第１領域上に形成されたＨＢＴと、半絶縁性ＧａＡｓ基板１０１の第２領域上に形成されたＨＦＥＴとを備え、ＨＢＴは、第１領域上に順次形成された、第１導電型のエミッタ層１０３、エミッタ層１０３よりバンドギャップの小さい第２導電型のベース層１０４、第１導電型又はノンドープのコレクタ層１０５、及びコレクタ層１０５より高不純物濃度の第１導電型のサブコレクタ層１０６を有し、ＨＦＥＴは、エミッタ層１０３の一部により構成された電子供給層１１０と、電子供給層１１０の下方に形成されたチャネル層１０２とを有する。 （もっと読む）

【課題】ＤＡＴ技術を利用した電力増幅器において、能動素子として高耐圧トランジスタを用いた場合に、その特性を十分に活用することができる技術を提供する。
【解決手段】３個のほぼ等価なプッシュプル増幅器を具備している。プッシュプル増幅器における１対のトランジスタ３Ａ〜３Ｆのドレインは、金属配線１Ａ〜１Ｈから成る電流経路により相互に接続され、電流経路の中間点が正電源Ｖｄｄに接続されている。金属配線１Ａ〜１Ｈのうちトランジスタのドレインからその正電源Ｖｄｄに至る部分が１本の１次コイルを構成する。１次コイルが、それらと近接して配置された金属配線２から成る２次コイルと磁気的に結合することにより、１次コイルからの出力を合成し２次コイルの出力端子から出力する。１本の１次コイルに相当する金属配線の長さに対する、２次コイル全体に相当する金属配線の長さの比が、およそ３である。 （もっと読む）

【課題】有機金属気相成長法によるエピタキシャルウエハの製造において、原料の利用効率を向上させ、成長時間を短縮することによる生産性の向上により、低コスト化が可能な化合物半導体製造装置を提供する。
【解決手段】本発明の化合物半導体製造装置は、基板上に化合物半導体エピタキシャル層を成長させる有機金属気相成長装置であって、成長ガス流路を形成する上壁の一部として円板状のサセプタを有し、前記サセプタに対向して前記成長ガス流路の下壁を構成する対向板を有し、前記サセプタと同心円状に複数の前記基板を前記サセプタに配設し、かつ前記基板の成長面を前記成長ガス流路側に向けて支持し、前記対向板における前記サセプタ中心に対面する部分から成長ガスを導入し、前記サセプタの外側に向かって前記成長ガスを排気する構造において、
前記成長ガスの流量を15〜80 NL/minとし、前記成長ガス流路の高さを１〜30 mmに制御する構成とする。 （もっと読む）

【課題】二酸化ケイ素や窒化ケイ素など非常に薄い低応力誘電体材料と半導体層とで
形成された可とう性の膜で集積回路（２４、２６、２８、．．．３０）を製造する汎用手
法を提供する。
【解決手段】膜（３６）の半導体層中に半導体デバイス（２４、２６、２８．．．３
０）を形成する。最初に、標準厚さの基板（１８）から半導体膜層（３６）を形成し、次
いで、基板の薄い表面層をエッチングまたは研磨する。他のバージョンでは、ボンディン
グされた従来の集積回路ダイ用の支持および電気的相互接続として可とう性膜を使用し、
膜中の複数の層に相互接続部を形成する。１つのそのような膜に複数のダイを接続するこ
とができ、膜は次いでマルチチップ・モジュールとしてパッケージされる。 （もっと読む）

【目的】 本発明は上記の状況に鑑みてなされたもので、窒化ホウ素膜を用いて
表面保護および表面不活性化を実現できる半導体表面処理、成膜方法およびその
表面保護技術や表面下活性化技術を用いて作製した高性能半導体装置並びに半導
体装置を含む通信システムの電子装置を提供することを目的とする。
【解決手段】少なくともホウ素及び窒素原子を含むことを特徴とする膜を有する
ことを特徴とする。 （もっと読む）

【課題】ＩｎＰ基板に擬似格子整合もしくは格子整合させたデバイス層を形成し、そのデバイス層よりＩｎＰ基板を剥離して、ＩｎＰ基板の再利用を可能とする。
【解決手段】インジウムリン（ＩｎＰ）基板１１上に擬似格子整合もしくは格子整合する犠牲層１２を形成する工程と、前記犠牲層１２上にデバイス層１３を形成する工程と、前記犠牲層１２を除去することで前記ＩｎＰ基板１１と前記デバイス層１３とを分離する工程とを備えたことを特徴とする。 （もっと読む）

【課題】ベース・コンタクト（２１）が設けられたベース領域（１）と、ベース領域から少数キャリアを抽出するように構成されたエミッタ領域およびコレクタ領域（２、３）と、ベース・コンタクトを経由してベース領域内への少数キャリアの侵入を妨げるための排除構造とを有する縦型構造のバイポーラ・トランジスタを提供する。
【解決手段】ベース領域は、０．５ｅＶよりも大きいバンドギャップおよび１０^１７ｃｍ^−３よりも大きいドーピング・レベルを有する。ベースは、ベース・コンタクト（２１）からのキャリアの侵入を防止する排除用ヘテロ接合（４）を含むが、その代わりにベース領域は、「高−低」ドーピングホモ接合を備えている。当該構造は、マルチフィンガー・トランジスタにおいてさえも熱暴走に対して改善された抵抗を示す。このことは、高電力、高周波数トランジスタ、例えば、ヒ化ガリウムインジウム上のベース、に対して特に有用である。 （もっと読む）

【課題】半導体基板の第２素子が形成される領域にエッチングによるダメージが発生するのを抑制しながら第１素子のゲート電極の側面を覆うサイドウォール絶縁膜を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置１００の製造方法は、シリコン基板１１の電界効果型トランジスタ２が形成される領域にゲート電極２８を形成する工程と、ゲート電極２８の表面およびシリコン基板１１のバイポーラトランジスタ１が形成される領域を覆うようにスペーサ絶縁膜４２を形成する工程と、スペーサ絶縁膜４２を表面から所定の厚み分エッチングすることにより、シリコン基板１１のバイポーラトランジスタ１が形成される領域にスペーサ絶縁膜４２を所定の厚み分残した状態でゲート電極２８の側面を覆うサイドウォール絶縁膜３０を形成する工程とを備える。 （もっと読む）

【課題】エミッタ電極に対するコンタクト部を容易に形成しながら、エミッタ層の幅を小さくすることが可能な半導体装置を提供する。
【解決手段】このバイポーラトランジスタ（半導体装置）１００は、シリコン層７と、シリコン層７の表面に形成された不純物領域８と、不純物領域８上に形成されたポリシリコン層からなるエミッタ電極１０ａと、不純物領域８とエミッタ電極１０ａとの間に形成され、エミッタ電極１０ａの幅Ｗ３よりも小さい幅Ｗ２を有するＳｉＧｅ層９とを備えている。 （もっと読む）

【課題】バイポーラトランジスタにおいて微細な実効エミッタ幅を実現してエミッタ抵抗の増加を防ぎ、高周波特性の向上を容易にする半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板１０上に形成された第１導電型のコレクタ層１５と、コレクタ層１３，１５の表面部の周辺領域に形成された第２導電型のベース引き出し領域１６と、コレクタ層１５上とベース引き出し領域１６上に形成された第２導電型のベース層１７と、ベース層１７の表面領域に形成された第１導電型のエミッタ層１８とを有するように構成する。こうした構成により、ベース引き出し領域１６がベース層１７の下に配置されるので、ベース層１７とエミッタ層１８間に形成する層間絶縁膜２０の厚さが小さくなり、エミッタ開口部のアスペクト比が低減されてエミッタ層１８の厚さが薄くなり、エミッタ層１８の幅が小さくできる。こうしてエミッタ抵抗の増加が抑えられ、エミッタ・ベース容量低減が図られる。 （もっと読む）

【課題】携帯電話機などに使用されるＲＦパワーモジュールの小型化を推進することのできる技術を提供する。
【解決手段】ＲＦパワーモジュールの増幅部が形成される半導体チップの内部に方向性結合器を形成する。半導体チップの増幅部となるＬＤＭＯＳＦＥＴのドレイン領域に接続するドレイン配線３５ｃと同層に方向性結合器の副線路３２を形成する。これにより、所定のドレイン配線３５ｃを主線路とし、この主線路に絶縁膜を介して平行に配置された副線路３２で方向性結合器を構成する。 （もっと読む）

【課題】高いアーリー電圧を有し、かつｈ_ＦＥのバラツキの少ないＳｉＧｅへテロ接合バイポーラトランジスタを提供する。
【解決手段】ＳｉＧｅ混晶からなるベース層は、コレクタ層３に接し、ベース不純物が拡散されていないスペーサ層４と、エミッタ層９に接し、ベース不純物が拡散されている真性ベース層５とを備え、スペーサ層４は、低濃度のＣを含有し、真性ベース層５は、コレクタ層３側にあって、低濃度のＣを含有する第１の領域と、エミッタ層９側にあって、高濃度のＣを含有する第２の領域とを備えている。 （もっと読む）

【課題】 半導体多層膜、例えば、コレクタ、ベース、エミッタに供する各半導体層をエピタキシャル成長により連続して形成する半導体多層膜において、上記コレクタ／ベース及びエミッタ／ベースの各層界面での、結晶性の悪化に伴うリーク電流の発生を抑制する。
【解決手段】 例えば、コレクタ（第１の第１導電型単結晶層）、ベース（第２導電型単結晶層）、エミッタ（第２の第１導電型単結晶層）に供する各半導体層を大気に曝すことなく連続的に形成する際、コレクタとエミッタとに供する各半導体層は減圧状態でエピタキシャル成長し、ベースに供する半導体層は、高真空状態でエピタキシャル成長する。 （もっと読む）

【課題】良好なコンタクト特性を有するベース電極を再現性良く実現できるヘテロ接合バイポーラトランジスタとその製造方法を提供することにある。
【解決手段】
本発明のヘテロ接合バイポーラトランジスタは、半絶縁性ＩｎＰ基板１上に、Ｎ⁻型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３、Ｐ^＋型ＩｎＧａＡｓベース層４およびＮ型ＩｎＰエミッタ層５が順次積層されている。更に、Ｎ型ＩｎＰエミッタ層５はＩｎＰレッジ層構造７を備え、ベース電極１０は、内部ベース電極１２と外部ベース電極１３から構成されており、内部ベース電極１２は、コレクタメサ領域の外周部を自己整合的に規定しつつ、ＩｎＰレッジ層構造７と接触し、外部ベース電極１３の一部が、内部ベース電極１２上に形成され、かつ、外部ベース電極１３の残りの部分が、コレクタメサ領域外に形成された埋め込み層１４上に形成されている。 （もっと読む）

【課題】 本願発明は、高利得で高速動作に適したバイポーラトランジスタを提供するものである。より具体的な技術的な側面では、本願発明はトランジスタを微細化した際に、高利得と高速性を実現できるバイポーラトランジスタを提供することにある。
【解決手段】 本願発明は、ベース領域の側面に、ベース領域よりバンドギャップが広い外部ベース領域を設けた構造を有する。ベース領域はシリコン・ゲルマニウムが代表例である。 （もっと読む）

【課題】半導体装置の耐湿性向上を図ることができる技術を提供する。
【解決手段】半絶縁性基板であるＧａＡｓ基板４０において、素子形成領域にＨＢＴ３０を形成し、絶縁領域に素子分離領域４７を形成する。絶縁領域に形成される素子分離領域４７は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層にヘリウムを導入することにより形成されている。外周領域において、保護膜５２、５５から露出するように導電層４９を形成し、この導電層４９を裏面電極と接続する。裏面電極にはＧＮＤ電位が供給されるので、導電層４９はＧＮＤ電位に固定される。この導電層４９は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層により形成される。 （もっと読む）

【課題】信頼性に優れた半導体装置の製造方法および半導体装置を提供すること。
【解決手段】半絶縁性ＩｎＰ基板１上にＩｎＧａＡｓバッファー層２、ＩｎＰサブコレクタ層３、ＩｎＧａＡｓコレクタコンタクト層４、ＩｎＰ層５、ＩｎＧａＡｓコレクタ層６、ＩｎＧａＡｓベース層７、薄膜ＩｎＰ層８を順次積層し、薄膜ＩｎＰ層８上にシリコン窒化膜９を堆積し、それの開口部内においてＩｎＰエミッタ層１０、ＩｎＰ層１１、ＩｎＧａＡｓエミッタコンタクト層１２を順次エピタキシャル再成長させ、エミッタコンタクト層１２表面全体を含むようにエミッタ電極メタル１３を形成し、シリコン窒化膜９を開口部周辺の一部を残して除去し、露出した薄膜ＩｎＰ層８を除去し、ベース層７を露出させる工程を有するヘテロ接合バイポーラトランジスタの製造方法を構成する。 （もっと読む）

【課題】ＢＩＣＭＯＳ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタを提供する。
【解決手段】隆起した外因性自己整合型ベースを有する高性能バイポーラ・トランジスタが、ＣＭＯＳデバイスを含むＢｉＣＭＯＳ構造と統合される。パッド層を形成して、先在するＣＭＯＳデバイスのソースおよびドレインに対して真性ベース層の高さを隆起させることにより、かつ選択的エピタキシを介して外因性ベースを形成することにより、表面の凹凸の影響は、外因性ベースのリソグラフィによるパターン形成時に最小になる。また、バイポーラ構造の製作の間に、化学機械研磨プロセスを使用しないことにより、プロセス統合の複雑さが軽減される。内側のスペーサまたは外側のスペーサが、エミッタからベースを分離するために形成されうる。パッド層、真性ベース層、および外因性ベース層は、一致した外側の側壁表面を有するメサ構造を形成する。 （もっと読む）