【課題】極めて簡易に動作領域に負荷される応力を制御して、その移動度、さらには特性を制御しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板の上方であって、その動作領域を被覆するようにして、前記動作領域に対して引張応力を作用させるための引張応力層を形成し、さらに、前記半導体基板の上方であって、前記引張応力層の上方または下方に前記動作領域を被覆するようにして、前記動作領域に対して圧縮応力を作用させるための圧縮応力層を形成する。次いで、前記圧縮応力層及び前記引張応力層の少なくとも一方に隣接するようにして金属層を形成するとともに、加熱処理を施して、前記金属層中の金属元素を前記圧縮応力層及び前記引張応力層の少なくとも一方内に拡散させて、前記層内に独立して内在する金属領域を形成する。 （もっと読む）

【課題】オーミック電極と窒化物系半導体層とのオーミック特性が熱により劣化するのを抑制することが可能な窒化物系半導体素子を提供する。
【解決手段】この窒化物系半導体素子（窒化物系半導体レーザ素子）は、ｐ側オーミック電極６に、約１ｎｍの厚みを有するとともにｐ型コンタクト層５の主表面に接触して形成されるＳｉ層６ａと、Ｓｉ層６ａ上に形成される約２０ｎｍの厚みを有するＰｄ層６ｂとを含むとともに、ｎ側オーミック電極９に、約１ｎｍの厚みを有するとともにｎ型ＧａＮ基板１の下面に接触して形成されるＳｉ層９ａと、Ｓｉ層９ａの下面上に形成される約６ｎｍの厚みを有するＡｌ層９ｂと、Ａｌ層９ｂの下面上に形成される約３０ｎｍの厚みを有するＰｄ層９ｃとを含む。 （もっと読む）

【課題】 縦型の薄膜電流注入型トランジスタにおいて、通常の空気雰囲気で高い電流増倍率と高い電流密度を安定して制御できるトランジスタ素子を提供することを目的とする。
【解決手段】 本発明は、第１電極と第２電極の間に第１半導体層、第３電極、第２半導体層を配し、前記第３電極から注入される電流によって前記第１電極から前記第２電極に流れる電流を制御するトランジスタ素子であって、前記第３電極が金属微粒子を構成要素として含む。また、前記第１半導体層が酸化亜鉛、前記第２半導体層が、酸化インジウム、酸化錫、酸化カドミミウムの少なくともいずれか１つを主成分とし、前記第１電極から前記第２電極に流れる電流が主として電子によるものである。 （もっと読む）

【課題】Ｐ型４Ｈ−ＳｉＣ上のオーミック電極の形成方法およびそれにより形成されたオーミック電極を提供する。
【解決手段】Ｐ型４Ｈ−ＳｉＣ基板上に、厚さ１〜６０ｎｍの第１Ａｌ層と、Ｔｉ層と、第２Ａｌ層とを順次堆積する堆積工程、および非酸化性雰囲気中での熱処理により、上記第１Ａｌ層を媒介として上記ＳｉＣ基板と上記Ｔｉ層との合金層を形成する合金化工程を含むことを特徴とするＰ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法。この方法により形成されたＰ型４Ｈ−ＳｉＣ基板上のオーミック電極も提供される。 （もっと読む）

【課題】電極のパターン異常及び電気特性の劣化を防ぐことのできる半導体装置の製造方法を提供する。
【解決手段】ＧａＡｓから構成される部分を有する半絶縁性のＧａＡｓ基板１を備える半導体装置の製造方法であって、最上層がＴｉから構成される層である積層構造を有し、かつＰｔを含むＴｉ／Ｐｔ／Ａｕ／Ｔｉ電極６ａ及び７ａを半絶縁性のＧａＡｓ基板１上に形成する工程と、ＡｕＧｅを含むコレクタ電極８をＧａＡｓから構成される部分上に形成する工程と、Ｔｉ／Ｐｔ／Ａｕ／Ｔｉ電極６ａ及び７ａ並びにコレクタ電極８の双方の電極が表面に露出した状態でコレクタ電極８を熱処理する工程とを含む。 （もっと読む）

【課題】高周波用途の半導体装置に採用する厚い絶縁膜をＬＯＣＯＳ法で形成する場合に、バーズビーグ増による欠陥の増大や、高温で長時間の酸化時間に伴う欠陥の増大という問題があった。これ等の問題点を考慮すると、超高周波用途の半導体装置に現状で用いることができる酸化膜の膜厚を厚くするにも限界があった。
【解決手段】半導体層に複数のトレンチを設け熱酸化により一体化して、内部に空隙部を有する絶縁領域を形成する。トレンチの深さで絶縁領域の厚みを制御でき、従来のＬＯＣＯＳ法以上の厚い絶縁領域を結晶欠陥等を増大することなく形成できる。絶縁領域を例えば電極パッドの下方に設けることにより、浮遊容量を低減できる。また、絶縁領域内部の空隙部によって、更に浮遊容量を低減できる。 （もっと読む）

【課題】エミッタ層にまでシリサイド化反応が進入するのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置（バイポーラトランジスタ１００）は、拡散層７と、拡散層７の表面上に形成され、金属と半導体との金属半導体化合物からなるコバルトシリサイド膜９ａと、拡散層７とコバルトシリサイド膜９ａとの間に形成され、コバルトシリサイド膜９ａから拡散される金属の透過を抑制する反応抑制層８とを備える。 （もっと読む）

【課題】 微少な電極とコンタクト層との間のコンタクト抵抗を低くできる化合物半導体素子およびそのような半導体素子を工程数を増やすことなく製造する方法を提供する。
【解決手段】 ＧａＡｓ基板１上に、所定の半導体層２，３，４，５を形成した後、ＩｎＧａＡｓから構成されるオーミックコンタクト層６を、その表面が凹凸となるように、ＭＯＣＶＤ法またはＭＢＥ法によって形成する。そして、オーミックコンタクト層６の凹凸表面上に、横幅が１０μｍ以下である金属電極９を形成する。オーミックコンタクト層６と金属電極９の界面における凹凸状の構造は、高低差が０．１μｍから０．５μｍの範囲内にあり、かつ、隣り合う山と山との間隔が０．１μｍから０．５μｍの範囲内にある。 （もっと読む）

本発明は、基板（１００）上にアクティブ層（１０１）を形成する段階および少なくとも基板（１００）が出現するまで、トレンチ（１０２）をアクティブ層（１０１）内に形成することでコンポーネントを個別化する段階を含む、電子コンポーネント（１１１）のマトリクスを製造する方法に関する。この方法は、アクティブ層（１０１）上に機能材料の層（１０２）を蒸着する段階と、前記トレンチ（１０２）を充填し、電子コンポーネント（１１１）の上側面に薄膜（１１５）を形成するように、材料の層（１０３）上に感光性樹脂（１０４）を蒸着する段階と、トレンチの樹脂の部分の露光を少なくしつつ樹脂（１０４）を放射線に少なくとも部分的に曝露する段階と、適切に露光された部分を除去するように樹脂（１０４）を現像する段階と、現像段階の後、外面に現われる機能材料の層（１０３）の部分を除去する段階と、樹脂の残り部分を除去する段階とを含む。
（もっと読む）

【課題】ベース抵抗が小さく優れた高周波特性を有する窒化物半導体バイポーラトランジスタ及びその製造方法を提供する。
【解決手段】窒化物半導体バイポーラトランジスタにおいて、エミッタ層に接する形で形成されたコンタクト層がｎ型ＩｎＡｌＧａＮ４元混晶により形成され、前記エミッタ層と前記コンタクト層はその上に形成されたエミッタとの障壁高さが小さくＩｎＡｌＧａＮ４元混晶上ではオーミック電極コンタクト抵抗を小さくできる例えばＷＳｉエミッタ電極が庇となるように選択的に除去されており、このエミッタ電極をマスクとしてベース電極がセルフアライン工程にて形成される。このような構成にすることにより、エミッタ段差とベース電極端との間の距離を、十分に小さくし、ベース抵抗を低減できる。この結果、良好な高周波特性を有するバイポーラトランジスタを実現することが可能となる。 （もっと読む）

【課題】エミッタ電極−コレクタ電極間において、低電圧で大電流変調を可能とするトランジスタ素子を提供する。また、そうしたトランジスタ素子の製造方法、また、そのトランジスタ素子有する発光素子及びディスプレイを提供する。
【解決手段】エミッタ電極３とコレクタ電極２との間に、半導体層５（５Ａ，５Ｂ）とシート状のベース電極４が設けられているトランジスタ素子により、上記課題を解決する。半導体層５は、エミッタ電極３とベース電極４との間及びコレクタ電極２とベース電極４との間に設けられて、それぞれ第２半導体層５Ｂ及び第１半導体層５Ａを構成し、さらに、ベース電極の厚さが８０ｎｍ以下であることが好ましい。また、少なくともエミッタ電極とベース電極との間又はコレクタ電極とベース電極との間には、暗電流抑制層が設けられていてもよい。 （もっと読む）

【課題】臨界膜厚を厚くすることができるバイポーラトランジスタを提供することにある。
【解決手段】基板１上に核形成層２を形成し、核形成層２上にコレクタ電極層１１を形成し、コレクタ電極層１１上にノンドープＩｎ_０．１Ｇａ_０．９Ｎからなるコレクタ層１２を形成し、コレクタ層１２上にＭｇドープＩｎ_０．１Ｇａ_０．９Ｎからなるベース層１３を形成し、ベース層１３上にＳｉドープＩｎ_０．２６Ａｌ_０．７４Ｎからなるエミッタ層１４を形成し、エミッタ層１４上にエミッタ電極層１５を形成する。 （もっと読む）

【課題】従来の半導体装置では、エピタキシャル層表面に最小のベース幅を有し、所望のｈｆｅ値が得難いという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の単結晶シリコン基板２上にＮ型のエピタキシャル層４が積層されている。エピタキシャル層４には、ベース引き出し領域としてのＮ型の拡散層５、エミッタ領域としてのＰ型の拡散層６、７、コレクタ領域としてのＰ型の拡散層８、９が形成されている。エミッタ領域は、その表面近傍よりも深部に拡散幅の広い領域を有し、横型ＰＮＰトランジスタ１は、エピタキシャル層４深部に最小のベース幅が形成されている。この構造により、自由キャリア（正孔）の表面再結合を抑止し、所望のｈｆｅ値を実現することができる。 （もっと読む）

【課題】ベース抵抗が小さく、最大発振周波数などの高周波特性が優れ、低雑音なバイポーラトランジスタおよびその製造方法を提供する。
【解決手段】Ｓｉコレクタ層３ａ上に、ＳｉＧｅスペーサ層４ａ、傾斜ＳｉＧｅベース層４ｂ、Ｓｉキャップ層５が形成され、Ｓｉキャップ層５上にボロンドープのベース引き出し電極６が下全面接触で設けられ、ベース引き出し電極６に開口部６ａが設けられ、開口部６ａのベース引き出し電極６の側壁と底部Ｓｉキャップ層上に酸化膜７が設けられ、酸化膜７にエミッタ開口部７ａが設けられている。エミッタ開口部７ａを埋めるエミッタ引き出し電極９が設けられ、エミッタ引き出し電極９中のリンがＳｉキャップ層５に拡散されてエミッタ拡散層５ａが形成されている。ベース引き出し電極６とエミッタ開口部７ａは自己整合的に形成され、外部ベース層のリンク領域を削減し、ベース抵抗を低減できる。 （もっと読む）

【課題】第１の導電型の炭化ケイ素（ＳｉＣ）コレクタ層、炭化ケイ素コレクタ層上の第２の導電型のエピタキシャル炭化ケイ素ベース層、およびエピタキシャル炭化ケイ素ベース層上の第１の導電型のエピタキシャル炭化ケイ素エミッタメサを含むバイポーラ接合トランジスタ（ＢＪＴ）を提供する。
【解決手段】本発明に係るバイポーラ接合トランジスタでは、第１の導電型のエピタキシャル炭化ケイ素保護層が、炭化ケイ素エミッタメサの外側にあるエピタキシャル炭化ケイ素ベース層の少なくとも一部に設けられる。また、エピタキシャル炭化ケイ素保護層が、０デバイスバイアスで完全空乏状態になるように構成される。 （もっと読む）

垂直チャンネルおよび自己整合再成長ゲートを有する接合電界効果トランジスタおよびこれらのデバイスを製造する方法が記載される。該方法は半導体材料を選択的に成長かつ／あるいは選択的に除去してチャンネルの側面に沿っておよびソースフィンガーを分けるトレンチの底面上にｐ−ｎ接合ゲートを形成するための技法を用いる。自己整合再成長ベースコンタクト領域を有するバイポーラトランジスタを製造する方法およびこれらのデバイスを製造する方法も記載される。該半導体デバイスは炭化ケイ素で製造することができる。

（もっと読む）

本発明は、基板（１１）と、エミッタ領域（１）、ベース領域（２）及びコレクタ領域（３）を有する少なくとも１つのバイポーラトランジスタを備える半導体本体（１２）とを有する半導体デバイス（１０）の製造方法であって、当該半導体本体（１２）に、前記コレクタ領域とエミッタ領域（１、３）のうちの一方の領域（３）を形成する第１の半導体領域（１３）を形成し、半導体本体（１２）の表面上には、第１の絶縁層（４）、多結晶半導体層（５）及び第２の絶縁層（６）から成る層のスタックを形成し、該スタックに開口（７）を形成し、その後に、非選択的エピタキシャル成長によって、更なる半導体層（２２）を堆積し、開口（７）の底面上の単結晶の水平部分がベース領域（２）を形成し、開口（７）の側面上の多結晶の垂直部分（２Ａ）は多結晶半導体層（５）に接続し、その後に、開口（７）の側面に平行にスペーサ（Ｓ）を形成し、そしてエミッタ及びコレクタ領域（１、３）のうちの他方の領域（１）を形成する第２の半導体領域（３１）を前記スペーサ（Ｓ）の間に形成する、半導体デバイスの製造方法に関する。本発明によれば、上記方法は、前記更なる半導体層（２２）を堆積する前に、前記第２の絶縁層（６）に、その下に在る半導体層（５）の端部（５Ａ）から張り出して突出して見える端部（６Ａ）を設けることを特徴とする。この方法により、費用効率の高い、良好な高周波特性を有するバイポーラトランジスタデバイスを得ることができる。
（もっと読む）

【課題】 層厚の厚い電極部および信頼性の高い保護膜を形成することができる半導体装置の製造方法を提供する。
【解決手段】 半導体層２１の積層方向Ｚの一表面上に電極部３４を形成する。次に半導体層２１および電極部３４とを予め定める第１の温度Ｔ１のＮ_２雰囲気下でシンタ処理し、半導体層２１と電極部３４とのオーミック性を向上させる。次にＰＳＧ膜３５がアニーリングされかつ堆積される予め定める第２の温度Ｔ２において、酸化膜２２の表面と電極部３４の表面とにＰＳＧ膜３５を堆積して形成する。次にＰＳＧ膜３５の一部をエッチングすることによって、電極部３４の一部が露出するように第２貫通孔３７を形成する。 （もっと読む）

炭化ケイ素（ＳｉＣ）基板を含むバイポーラ接合トランジスタ（ＢＪＴ）が提供される。ＳｉＣ基板上に、エピタキシャルＳｉＣベース領域が設けられる。エピタキシャルＳｉＣベース領域は、第１の導電型を有する。ＳｉＣ基板上に、エピタキシャルＳｉＣエミッタ領域も設けられる。エピタキシャルＳｉＣエミッタ領域は、第１の導電型とは異なる第２の導電型を有する。エピタキシャルＳｉＣエミッタ領域は、第１及び第２の部分を有する。第１の部分は、ＳｉＣ基板上に設けられ、第２の部分は、第１の部分上に設けられる。第２の部分は、第１の部分よりも高いキャリア濃度を有する。ＢＪＴの製造方法も、本明細書において提供される。
（もっと読む）

【課題】オーミック電極と窒化物系半導体層とのオーミック特性が熱により劣化するのを抑制することが可能な窒化物系半導体素子を提供する。
【解決手段】この窒化物系半導体素子（窒化物系半導体レーザ素子）は、ｐ側オーミック電極６に、約１ｎｍの厚みを有するとともにｐ型コンタクト層５の主表面に接触して形成されるＳｉ層６ａと、Ｓｉ層６ａ上に形成される約２０ｎｍの厚みを有するＰｄ層６ｂとを含むとともに、ｎ側オーミック電極９に、約１ｎｍの厚みを有するとともにｎ型ＧａＮ基板１の下面に接触して形成されるＳｉ層９ａと、Ｓｉ層９ａの下面上に形成される約６ｎｍの厚みを有するＡｌ層９ｂと、Ａｌ層９ｂの下面上に形成される約３０ｎｍの厚みを有するＰｄ層９ｃとを含む。 （もっと読む）