【課題】バイポーラトランジスタにおいてベース抵抗の増大を伴うことなく寄生容量を低減し、もって高周波特性を改善する。
【解決手段】n型GaN層２上にSiO₂マスク３がストライプ状に開口部を有する形で形成され、前記n型GaN層２上に選択的にn型AlGaNエミッタ層４が形成され、前記n型AlGaNエミッタ層４上にp型GaNベース層５が形成され、同時に横方向成長により前記SiO₂マスク３上にもp型GaNベース層５が形成されている。このような構成とすることにより、ベース・コレクタ接合容量C_BCおよびベース・エミッタ接合容量C_BEが大幅に低減され、バイポーラトランジスタの高周波特性を向上させることが可能となる。 （もっと読む）

【課題】 積層方向における電極位置の高低差を緩和或いは解消し、かつ、製造工程の増加や生産性の低下を抑え、また、電気的特性の悪化を招くことのない構造を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ構成材料層２、コレクタ構成材料層３、ベース構成材料層４、エミッタ構成材料層５、そしてエミッタキャップ構成材料層６を形成する。次に、イオン注入法によって、ｎ⁺型の導電領域２１を形成する。この後、エミッタキャップ構成材料層６、エミッタ構成材料層５、ベース構成材料層４およびコレクタ構成材料層３をメサ構造にパターニングして活性層を形成し、エミッタキャップ層１６に接してエミッタ電極９を設け、ベース層１４に接してベース電極８を設け、活性層以外に残存させた構成材料層のエミッタキャップ構成材料層６の上にコレクタ電極７を設ける。 （もっと読む）

【課題】 ベースコンタクトを安定して形成し、高周波特性等の特性の向上を図ることができる、ヘテロ接合型バイポーラ半導体装置及びその製造方法を提供すること。
【解決手段】 コレクタ層３、ベース層４及びエミッタ層５をこの順に積層してなるヘテロ接合型バイポーラ半導体装置２０ａにおいて、ベース層４を外部と接続するためのベースオーミックコンタクト部１３が拡散係数の小さい炭素等のイオン注入によって形成され、このイオン注入領域がベース層４の設定された途中深さまで高濃度に形成され、ＲＴＡ処理で低抵抗化されている、ヘテロ接合型バイポーラ半導体装置（ＨＢＴ）２０ａ。 （もっと読む）

コレクタ、ベース、およびエミッタ共通の区域を有する単一トランジスタの少なくとも１つのグループから構成された少なくとも１つの横向きバイポーラ・パワー・トランジスタを備える半導体構成要素であって、単一トランジスタが、３つの導体トラック・システムによって並列接続され、導体トラック・システムが、前記単一トランジスタそれぞれのエミッタ、ベース、およびコレクタ電流を一括し、各単一トランジスタが、エミッタ・コンタクトを有するエミッタ・コンタクト区域と、少なくとも１つの活性エミッタ区域と、前記コンタクト区域と前記活性区域との間の接続区域とを有するエミッタ領域、ベース・コンタクトを有するベース・コンタクト区域と内部ベース直列抵抗とを有するベース領域、ならびにコレクタ領域を備え、前記内部ベース直列抵抗が、ベース・コンタクト区域およびベース・コンタクトに接続された、少なくとも２つのリング・セグメントからなる構造化半導体領域である半導体構成要素。
（もっと読む）

【課題】 ヘテロ接合を利用した素子の特性を好適に制御することが可能なヘテロ接合素子、ヘテロ接合素子モジュール、及びヘテロ接合素子の制御方法を提供する。
【解決手段】 電子がドープされた遷移金属酸化物からなる第１酸化物結晶であるｎ型のＴｉ酸化物基板（例えばＮｂ：ＳｒＴｉＯ_３基板）１０と、正孔がドープされた遷移金属酸化物からなる第２酸化物結晶であるｐ型のＭｎ酸化物薄膜（例えばＬａ_１−ｘＳｒ_ｘＭｎＯ_３−δ薄膜）２１〜２３とによって、酸化物ヘテロ接合構造を有するヘテロ接合素子１Ａを構成する。そして、そのヘテロ接合構造に対して所定の方向に磁場を印加することによって、ヘテロ接合面における空乏層の厚さを制御する。 （もっと読む）

【課題】半導体装置の製造方法として、縦型バイポーラトランジスタの底部に、形状良く低抵抗層を設ける方法を提供する。
【解決手段】２重ＳＯＩ基板を用意する工程と、ディープトレンチを形成する工程と、ディープトレンチを埋め込む工程と、開口部54を設ける工程と、空孔部56を設ける工程と、多結晶シリコン層80を堆積する工程と、バイポーラトランジスタを形成する工程とを有している。開口部を設ける工程では、ドライエッチングを行って、バイポーラトランジスタ被形成領域55の、第２埋め込み酸化膜40を露出させる。空孔部を設ける工程では、ウェットエッチングにより、バイポーラトランジスタ被形成領域内の第２埋め込み酸化膜を除去する。多結晶シリコン層を堆積する工程では、上述の工程で形成された、互いに連通している開口部及び空孔部に多結晶シリコン層を堆積する。 （もっと読む）

成長したベース層（１８）を有する炭化ケイ素バイポーラ接合トランジスタを提供する。バイポーラ接合トランジスタは、非常に薄い（例えば、０．３μm以下）ベース層で作成されるが、それでも十分に周辺ベース抵抗値を有している。炭化ケイ素バイポーラ接合トランジスタの作成に対するセルフアライメント製造技術も提供する。これらの技術を利用することにより、デバイス上のエミッタとベースコンタクトとの間の間隔を減少させことが可能である。炭化ケイ素バイポーラ接合トランジスタを、ガードリングのようなエッジ終端構造を用いて提供することができ、デバイスの阻止能力を増加することが可能である。
（もっと読む）

【課題】 ｎ型ＳｉＣに対して良好なオーミック接触を得ることができるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供することを目的とする。
【解決手段】 第１の主面と該第１の主面に背向する第２の主面とを有するｎ^＋型ＳｉＣ基板１１と、第２の主面上に形成されたエピタキシャル層１３と、エピタキシャル層１３上に形成されると共に、エピタキシャル層１３とオーミック接触した電極１４とを有することを特徴とする。 （もっと読む）

【課題】 作製が容易で広い温度範囲で高速動作するホットエレクトロントランジスタを提供すること
【解決手段】 窒化物系半導体から構成されたコレクタ層１０７、コレクタ障壁層１０６、ベース層１０５、アンドープ第１エミッタ障壁層１１５およびエミッタ層１０２を順に備えた半導体素子であって、コレクタ層１０７、ベース層１０５およびエミッタ層１０２は、それぞれ、ｎ型半導体から構成されており、第１エミッタ障壁層１１５は、エミッタ層１０２とベース層１０５との間に配置されており、第１エミッタ障壁層１１５のバンドギャップは、エミッタ層１０２のバンドギャップよりも大きく、第１エミッタ障壁層１１５に接してベース電極１１１が形成されている半導体素子。 （もっと読む）

【課題】 高周波動作時における各トランジスタの高周波電力利得の差の発生を抑制し、高周波での動作の均一性に優れた半導体装置を提供する。
【解決手段】 半導体装置１０は、接地配線の接地距離の長さがより大きいＧａＡｓＨＢＴ１２のベース引き出し配線１４−コレクタ引き出し配線１５間に接続された容量素子２０の容量をより小さくしている。これによって、各ＧａＡｓＨＢＴ１２の接地インダクタンスの増加に伴う高周波電力利得の低下を、容量素子２０の容量の低減による高周波電力利得の増加によって補償することができる。したがって接地インダクタンスの差異によって生じる各ＧａＡｓＨＢＴ１２の高周波電力利得の差を少なくすることができる。このように半導体装置１０では、高周波動作時における各ＧａＡｓＨＢＴ１２の不均一な動作の発生を抑制することができる。 （もっと読む）

【課題】 バイポーラトランジスタにおける高利得化および低雑音化を同時に実現できる技術を提供する。
【解決手段】 ベースパッド３１およびコレクタパッド３２の下部にエミッタ（基準（接地）電位）と電気的に接続された配線２４が設けられた基板シールド構造とすることにより、ベースパッド３１およびコレクタパッド３２と配線２４との間では容量が設けられた構造として電力消費をなくし、基板１からの熱雑音は、配線２４を介して基準（接地）電位へと逃がし、ベースパッド３１およびコレクタパッド３２へは届かないようにする。 （もっと読む）

【課題】 小型化を図ることができる半導体装置を提供する。また、放熱効率を向上させた半導体装置を提供する。
【解決手段】 配線基板１０の裏面にＧＮＤ用外部配線１２を形成する。そして、このＧＮＤ用外部配線１２に接続する複数のビア１８を、配線基板１０を貫通するように形成し、配線基板１０の主面にＨＢＴを含む高消費電力の第１の半導体チップ１９を実装する。第１の半導体チップ１９のエミッタバンプ電極１９ｂは、第１の半導体チップ１９内に形成された複数のＨＢＴのエミッタ電極に共通接続しており、ＨＢＴが並んだ方向に延在している。第１の半導体チップ１９は、この延在したエミッタバンプ電極１９ｂに複数のビア１８が接続するように配線基板１０に実装されている。また、第１の半導体チップ１９上に第１の半導体チップ１９より発熱量の少ない第２の半導体チップ２１を搭載して配線基板１０の小型化を図る。 （もっと読む）

ホットエレクトロン・トランジスタはエミッタ電極、ベース電極及びコレクタ電極と、エミッタ電極とベース電極との間に配置され、そこでの電子の輸送層として機能する第１のトンネル構造とを有する。第１のトンネル構造は、電子の輸送がトンネリングによる輸送を含むように、少なくとも第１のアモルファス絶縁体層、及び別の第２の絶縁体層を含む。トランジスタはさらに、ベース電極とコレクタ電極との間に配置された第２のトンネル構造を含む。第２のトンネル構造は電子の少なくとも一部の、ベース電極とコレクタ電極との間の、弾道輸送による輸送層として機能し、その結果、電子の一部はコレクタ電極で収集される。薄膜トランジスタ内の界面での電子反射を低減する関連方法もまた開示される。
（もっと読む）