【課題】硬い窒化シリコン膜がウエハ周縁部に残留することによって発生するダイシング時のブレード破損及びウエハクラックを防止する方法を提供する。
【解決手段】ダイシングに先立ち、パッシベーション膜である窒化シリコン膜７のうち、ウエハ周縁部１Ａに形成された部分をドライエッチングで予め除去する。ウエハ周縁部をドライエッチングで除去する際には、ウエハを固定するためにクランプを用いて上方から押さえるのではなく、ウエハを静電吸着方式のステージ上に搭載して裏面から吸着保持することにより、ウエハの周縁部上の窒化シリコン膜を完全に除去する。 （もっと読む）

【課題】ＭＯＮＯＳ型のゲート電極を有するメモリセルと、通常のＭＯＳトランジスタの各ゲート電極を同時に加工できるようにする。
【解決手段】メモリセル領域のゲート電極Ｇは、シリコン基板１上にゲート絶縁膜４、トラップ膜５、ブロック膜６、電極膜７が積層されている。周辺回路領域のゲート電極ＧＰは、シリコン基板１上にゲート絶縁膜４、多結晶シリコン膜９、電極膜７が積層されている。また、多結晶シリコン膜９中には、下層側にシリコン窒化膜１０、上層側にシリコン酸化膜１１が直接接触しないように形成されている。ゲート一括加工時に、電極膜７をエッチングするときにシリコン酸化膜１１がストッパとなり、ブロック膜６加工時にシリコン窒化膜１０がストッパとなり、トラップ膜５加工時に多結晶シリコン膜９がストッパとなり、シリコン基板１がダメージを受けるのを防止できる。 （もっと読む）

【課題】ｐＭＯＳ領域のストレッサー膜の除去と、ｐＭＯＳ領域とｎＭＯＳ領域との境界部のｎＭＯＳ側への後退の抑制とを両立できる半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、（ａ）半導体基板１の上面にストレッサー１３を形成する工程と、（ｂ）ストレッサー膜１３のｎＭＯＳ領域上にレジスト膜１５を選択的に形成する工程と、（ｃ）レジスト膜１５をマスクとして、ｐＭＯＳ領域のストレッサー膜１３を所定の厚さだけエッチング除去し、ｎＭＯＳ領域のストレッサー膜１３をｐＭＯＳ領域のストレッサー膜１３ａから分離するする工程と、（ｄ）前記エッチング除去によりｎＭＯＳ領域とｐＭＯＳ領域との境界部Ｓから露出したストレッサー膜１３ｂを、保護膜１７ａにより被覆する工程と、（ｅ）ｐＭＯＳ領域に残存するストレッサー膜１３ａをエッチング除去する工程とを備える。 （もっと読む）

【課題】半導体、液晶、太陽電池およびＭＥＭＳ等の製造のプロセスで使用される薄膜形成装置の内部に付着する堆積物を選択的に除去することができ、毒性がなく、地球温暖化効果が小さいクリーニングガス及びそれを用いたクリーニング方法を提供する。
【解決手段】ＣＦ_３ＣＦ＝ＣＨ_２を含むクリーニングガス。ＣＦ_３ＣＦ＝ＣＨ_２の含有率は、流量比１０〜１００％であることが好ましい。 （もっと読む）

【課題】トランジスタのチャネルにおけるキャリアの移動度を向上させつつ、工程数の増加、品質の劣化およびチップサイズの増大を防ぐことができる半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上に、ＰＭＯＳトランジスタ２のチャネルに対し圧縮応力を導入する圧縮窒化膜１３を形成する。次に、フッ素系ガスとＯ_２ガスを混合した第１の混合ガスを用いて、ＮＭＯＳ領域５に形成された圧縮窒化膜１３をエッチングする。次に、ＰＭＯＳ領域４では圧縮窒化膜１３上に、ＮＭＯＳ領域５ではＳｉ基板１上に、ＮＭＯＳトランジスタ３のチャネルに対し引張り応力を導入する引張り窒化膜１５を形成する。フッ素系ガスとＯ_２ガスを混合した第２の混合ガスを用いて、ＰＭＯＳ領域４に形成された引張り窒化膜１５を圧縮窒化膜１３に対して選択的にエッチングする。この際に、第２の混合ガスのＯ_２分圧を第１のガスのＯ_２分圧よりも低くする。 （もっと読む）

【課題】トレンチ開口部の緩やかな傾斜部の角度ゆらぎを低減することを課題とする。
【解決手段】半導体基板上の素子領域上にトレンチエッチマスクを形成する工程と、前記トレンチエッチマスクを用いて、前記半導体基板をエッチングすることで、第１の傾斜部を有する第１の溝を形成する工程と、前記トレンチエッチマスクの側壁と、前記第１の傾斜部の少なくとも一部を覆うサイドウォールスペーサーを形成する工程と、前記トレンチエッチマスクとサイドウォールスペーサーとを用いて、前記半導体基板をエッチングし、前記第１の傾斜部より急な第２の傾斜部を有する第２の溝を形成する工程を経ることで、第１の傾斜部と第２の傾斜部とから構成されるトレンチを形成することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】プラズマエッチングにおいて反応ガスのＨＦ濃度を高め、エッチングレートを向上させる。
【解決手段】フッ素含有原料とＨ_２Ｏ又はＯＨ基含有化合物とを含む原料ガスを大気圧近傍の生成部５のプラズマ空間５ｂに通し、ＨＦとＣＯＦ_２又はＦ_２とを含む反応ガスを生成する。反応ガスを輸送路１０で被処理物９の配置部２へ輸送し、エッチングを行なう。輸送工程中に反応ガスを凝縮部７で凝縮させて凝縮体を得、その後凝縮体を気化部８で気化させる。 （もっと読む）

【課題】高速なレーザの繰り返しオン−オフ動作を必要とせず、テクスチャ構造形成の際のレーザ照射時に、光入射側電極との接合部分にテクスチャ構造を形成しないというパターニングを行うことができる光起電力装置の製造方法を得ること。
【解決手段】テクスチャ構造を形成するための開口１０４を耐エッチング膜１０３上の凹部形成領域１０５ａにレーザ照射によって形成する際に、レーザ光の１パルス分の周期の間に、レーザ光の照射位置を、パターンの第１の辺の長さだけｘ軸方向に移動させ、ｘ軸方向の走査が終了すると、凹部形成領域１０５ａと電極形成領域１０５ｂのｙ軸方向の長さだけ、ｙ軸方向にレーザ光とシリコン基板１０１との間の位置をずらして、ｘ軸方向に沿って前記レーザ光の走査を行う。 （もっと読む）

【課題】シリサイドブロック層の除去方法を工夫することで、良好な抵抗値を持つシリサイド層を形成することができる半導体装置の製造方法を得る。
【解決手段】シリサイドブロック層１０を反応性イオンエッチングで除去する際、反応性イオンエッチングの終点検出前よりも反応性イオンエッチングの終点検出後のほうが、イオン引き込み用のバイアス高周波電力の電圧振幅値であるＶｐｐが高くなるように設定する。 （もっと読む）

【課題】簡便かつ効果的なレジスト改質法によりレジストパターンのエッチング耐性を強化して、薄膜加工の精度・安定性を向上させる。
【解決手段】チャンバ１０内で上部電極（シャワーヘッド）６０より吐出された処理ガスが両電極１２，６０間で高周波放電により解離・電離してプラズマＰＲが生成される。ここで、可変直流電源８０より直流電圧Ｖ_DCを負極性の高圧で上部電極６０に印加する。そうすると、γ放電によって電極板６２より放出された２次電子ｅ^-は、上部イオンシースＳＨ_Uの電界でイオンとは逆方向に加速されてプラズマＰＲを通り抜け、さらに下部イオンシースＳＨ_Lを横断して、サセプタ１２上の半導体ウエハＷ表面のレジストパターン１００に所定の高エネルギーで打ち込まれる。 （もっと読む）

【課題】寸法を制御すべき部位の寸法調整を可能とする半導体デバイスの製造方法、この方法に好適な半導体デバイスの製造装置を提供する。
【解決手段】開示される半導体デバイスの製造方法は、寸法を制御すべき部位の寸法を測定する寸法測定工程Ｓ８；寸法測定工程Ｓ８において得られた測定値が基準値よりも大きいか否かを判定する判定工程Ｓ９、Ｓ１１；および判定工程Ｓ９、Ｓ１１において測定値が基準値よりも大きいと判定された場合に部位を縮小する第１の工程と、判定工程において測定値が基準値よりも小さいと判定された場合に部位を増大する第２の工程とのいずれかを行う寸法調整工程；を含む。 （もっと読む）

【課題】エッチングの終点を精度良く判定できるようにする。
【解決手段】反応成分としてＨＦを含む処理ガスを吹出し口２１から吹き出して被処理物９０に接触させ、シリコン膜９３をエッチングする。吸引口２２から吸引した処理済みガスの一部を分析部５１に導入し、上記反応成分の濃度及び生成成分の濃度を分析する。判定部５２によって、上記２つの成分の濃度変化に基づき、エッチングの終点を判定する。 （もっと読む）

【課題】太陽電池に用いられる基板の表面にセル形成用のフィンガー電極用の凹溝をより細い溝幅にて直接且つ均一に形成するプラズマ加工方法とその装置を提供する。
【解決手段】大気圧より大なる作動ガス含有雰囲気ガス中において、被加工物載置用放電電極１上に被加工物１０を設置し、前記被加工物載置用放電電極１に対向して配置された対向放電電極２の被加工物１０側の面に設けられ、背後電極３ｂが内蔵された固体誘電体３を被加工物１０に接触させて配置し、前記電極１、２間に高電圧を印加して固体誘電体３の側面に沿面放電プラズマＰを発生させ、該沿面放電プラズマＰにより固体誘電体３の被加工物１０との接触縁に沿って被加工物１０の表面に表面加工線状部１０ａを形成することを特徴とする。 （もっと読む）

【課題】薄膜特性及び接着性が改善が可能な基板構造形成方法及びこれを用いて形成された基板構造を提供する
【解決手段】基板構造を形成する方法は、基板１０をエッチングして垂直面５１を有するエッチング部５０を形成する段階と、基板１０の全面上にまたは基板１０に部分的に拡散物質層６０を形成する段階と、拡散物質層６０を熱処理して、一部が上記エッチング部５０の表面の下へと拡散したシード層６０’を形成する段階、及びシード層６０’上に金属層７０を形成する段階とを含む。上記方法によれば、シード層６０’によって基板１０のエッチング部５０の表面特性が改善されることもあるので、エッチング部５０の垂直面５１に接着性に優れ且つ均一な厚さの金属層７０を形成することができる。 （もっと読む）

【課題】電極間における異常放電を抑制することによって、プラズマ処理の処理効率を向上させたプラズマ処理装置を提供する。
【解決手段】ステージ電極２の各外周面２ｂから距離ｄだけ基板Ｗが突出するように、ステージ電極２を形成し、基板Ｗが位置決めされたステージ電極２を対向電極３側から見たときに、ステージ電極２の電極面２ａが基板Ｗによって覆われるようにする。また、ステージ電極２の外周面２ｂに誘電体膜９を設ける。 （もっと読む）

【課題】１回の露光でより多くのホールを形成することが可能なホール形成方法を提供する。
【解決手段】ホール５１１、５１２の形成位置となる複数領域の内、一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。具体的には、４以上の複数領域の内、平面視において一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。次いで、シリコン酸化膜５１及び円柱上にシリコン窒化膜を形成する。シリコン窒化膜はエッチバックされる。このエッチバックにより円柱を囲むサイドウォール５４１が形成される。円柱はエッチングされる。最後に、サイドウォール５４１をマスクにシリコン酸化膜５１をエッチングする。これにより一の領域に対応するホール５１２及び他の領域に対応するホール５１１が形成される。 （もっと読む）

【課題】被処理基板上の電子密度あるいはプロセス特性の分布特性を容易かつ自在に制御すること。
【解決手段】この容量結合型プラズマ処理装置は、上部電極を径方向で内側上部電極６０と外側上部電極６２とに二分割し、２つの可変直流電源８０，８２より独立した第１および第２直流電圧Ｖ_C，Ｖ_Eを両上部電極６０，６２に同時に印加するようにしている。これらの２つの直流電圧Ｖ_C，Ｖ_Eの組み合わせを適宜選択することにより、種種のアプリケーションにおいてプラズマプロセスやエッチング特性の均一性を向上させることができる。 （もっと読む）

【課題】製造工程を簡略化すると共に撮像部の暗電流を低減させる。
【解決手段】ＭＯＳトランジスタのゲート電極を形成するＧＰエッチ処理工程と、ゲート電極の側壁にサイドウォールを形成するＳＷエッチ処理工程と、ゲート電極およびサイドウォールの形成後にアニール処理を行うアニール処理工程とを有している。このアニール処理後にソース・ドレイン領域を形成するＳ／Ｄ前注入処理と、ＬＤＤ用不純物拡散領域を形成するＬＤＤ注入処理とを行う。 （もっと読む）

【課題】 本発明は、電荷貯蔵膜をパターニングする時に下部に形成されたトンネル絶縁膜が損傷するのを防止することができる半導体素子の製造方法を提供することを可能にすることを目的としている。
【解決手段】 トンネル絶縁膜及び絶縁物質で形成される電荷貯蔵膜を含む積層膜が形成された半導体基板が提供される段階と、前記電荷貯蔵膜上の前記積層膜をパターニングして前記電荷貯蔵膜の一部が露出される段階と、露出された前記電荷貯蔵膜をエッチングガスを用いて１次エッチングする段階及び前記エッチングガスに含まれたフローリン（fluorine；フッ素）比率を前記１次エッチングよりも減少させた条件で前記電荷貯蔵膜を２次エッチングする段階を含む構成としたことを特徴とする。 （もっと読む）

【課題】隣接するマスクパターンが揃った状態に形成できるマスクパターンを提供する。
【解決手段】下地層のシリコン酸化膜７上にマスク用の多結晶シリコン膜８を形成する。その上にシリコン酸化膜９を成膜し、リソグラフィ処理でラインパターン９ａに加工し、シリコン窒化膜を膜厚ｄで形成しスペーサ加工する。スペース領域にシリコン酸化膜１２ａを埋め込み、シリコン窒化膜を除去して間隔ｄの空隙部を形成する。ラインパターン９ａ、１２ａを利用してＲＩＥ加工して多結晶シリコン膜８をエッチングし、さらにＣＤＥ加工で横方向にｗだけエッチングする。ラインパターン９ａ、１２ａを除去すると幅寸法Ａのラインパターン８ａを間隔Ｂを存したパターンを得ることができる。 （もっと読む）