半導体装置の製造方法
【課題】シリサイドブロック層の除去方法を工夫することで、良好な抵抗値を持つシリサイド層を形成することができる半導体装置の製造方法を得る。
【解決手段】シリサイドブロック層１０を反応性イオンエッチングで除去する際、反応性イオンエッチングの終点検出前よりも反応性イオンエッチングの終点検出後のほうが、イオン引き込み用のバイアス高周波電力の電圧振幅値であるＶｐｐが高くなるように設定する。
【解決手段】シリサイドブロック層１０を反応性イオンエッチングで除去する際、反応性イオンエッチングの終点検出前よりも反応性イオンエッチングの終点検出後のほうが、イオン引き込み用のバイアス高周波電力の電圧振幅値であるＶｐｐが高くなるように設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、サリサイドプロセスを用いる半導体装置の製造方法に関する。
【背景技術】
【０００２】
現在、半導体装置の配線抵抗の低減、コンタクト歩留まりの向上の観点から、半導体装置のソース領域、ドレイン領域及びゲート電極の表面にシリサイド層を形成することが行われている。このような、ソース領域、ドレイン領域及びゲート電極領域のみに自己整合的にシリサイド層を形成するプロセスはサリサイドプロセスと呼ばれる。
【０００３】
シリサイド形成用の金属材料としては、Ｔｉ、ＣｏまたはＮｉ等が考えられる。この中でも、シリサイド形成プロセスの温度が比較的低温であること、また、電極線幅の狭小化に伴い抵抗が上昇する細線効果の起こり難さから、特に６５ｎｍノード以降のロジック用ＬＳＩでは、Ｎｉをシリサイド形成用の金属材料として用いることが多くなっている。
【０００４】
一方、同じ半導体装置においてシリサイド層を形成するシリサイド領域以外の領域では、電気回路内で抵抗素子等として用いられる高抵抗層を得るために、シリサイド層を形成しない非シリサイド領域が存在する場合もある。
【０００５】
シリサイド領域と、非シリサイド領域とを有する半導体装置を製造する場合においては、半導体基板上のシリサイド領域と非シリサイド領域とのそれぞれについて、ソース領域、ドレイン領域及びゲート電極を形成した後、半導体基板の全面にシリサイドブロック層を形成し、シリサイド領域のシリサイドブロック層をエッチングにより除去する。その後、サリサイドプロセスが行われることで、シリサイド領域と非シリサイド領域とを有する半導体装置を得る（特許文献１）。
【０００６】
また、シリサイドブロック層のエッチングは、エッチング時の異方性の高さ、またエッチング速度の速さから、反応性イオンエッチング装置を用いて行うことが多い。
【０００７】
【特許文献１】特開平１１−６８１０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
Ｎｉを用いたシリサイド層の組成としては、ＮｉＳｉまたはＮｉＳｉ2等がある。ＮｉＳｉは、ＮｉＳｉ2よりも抵抗が低い、シリサイド層の膜厚が薄い、界面モフォロジーが良好といった利点がある。
【０００９】
しかし、従来の方法においては、ソース領域及びドレイン領域にＮｉＳｉ2が形成されてしまい、半導体装置の抵抗増加、また接合リークの増加といった問題が起こっていた。
【００１０】
本願発明の発明者等は、上記の問題に関し、シリサイドブロック層を反応性イオンエッチングで除去する際のソース領域とドレイン領域に生じるダメージがＮｉＳｉ2形成の原因であると思慮するに至った。
【００１１】
本願発明は上記したような半導体装置の抵抗増加及び接合リークの増加といった問題点を解決する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の実施の形態においては、シリサイドブロック層を反応性イオンエッチングする際、終点検出前よりも終点検出後の反応性イオンエッチングのイオン引き込み用のバイアス高周波電力の電圧振幅値であるＶｐｐを低くしている。
【００１３】
また、本発明の他の実施の形態においては、シリサイドブロック層を反応性イオンエッチングする際、終点検出前はエッチング用ガスを水素を含むガスにし、終点検出後に水素を含まないガスに切り替える。
【発明の効果】
【００１４】
本発明の実施の形態による半導体装置の製造方法によれば、ＮｉＳｉ2の形成が抑制され、半導体装置の低抵抗化、接合リークの減少等が実現される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図に基づいて説明する。
【００１６】
（実施の形態１）
図１（ａ）から（ｈ）は本発明の実施の形態１にかかる半導体装置の製造方法を示す断面図であり、図２は反応性イオンエッチング装置の断面図である。
【００１７】
まず、図１（ａ）から（ｈ）を参照して、シリサイド層を形成するシリサイド領域と、シリサイド層を形成しない非シリサイド領域を有するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の通常用いられる形成方法を示す。図１（ａ）から（ｄ）においては、シリサイド領域と非シリサイド領域の形成方法は同じため、この２つの領域の形成方法を区別せず描いている。図１（ｅ）から（ｆ）にかけては、シリサイド領域と非シリサイド領域で形成方法が異なるため、区別して描いている。そして、図１においては、シリサイド領域と非シリサイド領域のＭＩＳＦＥＴの大きさは区別されていないが、ゲート絶縁膜の厚さ、ゲート長の長さ等が、シリサイド領域と非シリサイド領域で同一のものに本発明は限定されるわけではない。また、図１（ａ）から（ｈ）の説明においては、Ｐ型ＭＩＳＦＥＴを用いるが、Ｎ型ＭＩＳＦＥＴにおいても適用可能である。尚、本願発明は、図１（ａ）から（ｈ）において示すＭＩＳＦＥＴの形成フローに限定して解釈されるものではない。
【００１８】
まず、図１（ａ）に示すように、半導体基板１に素子分離絶縁膜２を形成する。その後、半導体基板１上にゲート絶縁膜３、ゲート絶縁膜３上にゲート電極４を形成した後、リソグラフィー技術とエッチング技術を用いてゲート電極４とゲート絶縁膜３を図１（ａ）のようにパターニングする。尚、ゲート絶縁膜３に用いられる材料としては、酸化シリコン、酸窒化シリコン及び酸化ハフニウム等が考えられるが、これらに限られるものではない。また、ゲート電極４に用いられる材料としては、ポリシリコン、アモルファスシリコン、Ｔｉ及びＡｌ等が考えられるが、これらに限られるものではない。
【００１９】
次に、図１（ｂ）に示すように、ゲート電極４をマスクとして半導体基板１に不純物を注入し、例えばＬＤＤ（lightly doped drain）のような不純物拡散領域５を形成する。
【００２０】
その後、半導体基板１上にシリコン酸化膜６、シリコン窒化膜７を形成する。シリコン酸化膜６及びシリコン窒化膜７をエッチバックすることにより、図１（ｃ）に示すようなサイドウォール８を形成する。
【００２１】
次に図１（ｄ）に示すように、サイドウォール８及びゲート電極４をマスクとして、不純物を注入し、ソース領域及びドレイン領域となる不純物拡散領域９を形成する。この際の条件としては、例えば注入する不純物はＢであり、注入エネルギーは０．５から５ｋｅＶであり、注入量は５×１０15〜１×１０16ｃｍ-2である。
【００２２】
次に、半導体基板１上のシリサイド領域１３及び半導体基板１上の非シリサイド領域１２上にシリサイドブロック層１０を形成し、フォトレジスト１１でシリサイドブロック層１０を覆う。その後、図１（ｅ）に示すように、シリサイド領域１３上のフォトレジスト１１をパターニングにより開口する。ここで、シリサイドブロック層１０の材料は例えばシリコン酸化膜、シリコン窒化膜等の絶縁膜である。
【００２３】
次に、図１（ｆ）に示すように、シリサイド領域１３のシリサイドブロック層１０を反応性イオンエッチングによりエッチングする。
【００２４】
ここで、反応性イオンエッチングの一例に関し図２を用いて説明する。図２の１６はエッチングガス導入口、１７はエッチングガス排気口、１８は対向電極、１９は反応管、２０は基板、２１は平面電極、２２はプラズマ励起用の高周波電源、２３は基板バイアス用の高周波電源、２４はブロッキングコンデンサ、２５は整合器を示している。
【００２５】
図２において、基板をエッチングする際には、まず、反応管１９内にエッチングガス導入口１６よりエッチング用のガスを導入する。エッチング用のガスとして用いられるのは、例えばＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ4Ｆ8等若しくはこれらの混合ガスである。エッチング用のガスの圧力は低圧に保つ必要があるため、この圧力を保つように、エッチングガス排気口１７からエッチング用のガスは排気される。
【００２６】
エッチング用のガスを導入後、プラズマ励起用の高周波電源２２より高周波電力を平面電極２１に印加すると略同時に、基板バイアス用の高周波電源２３よりバイアス高周波電力を印加する。これによりプラズマが励起され、かつ、プラズマ中のイオンがバイアス高周波電力により加速され、そのイオンが基板２０上に引き込まれて、基板２０がエッチングされる。
【００２７】
反応性イオンエッチングは一例として上記のように行われるが、プラズマの発生方法は、他にも磁場を用いる等種々の方法がある。また、図には示していないが、エッチングの終点検出方法として、プラズマからの発光を分析してエッチングの終点を検出する方法や、エッチングされた物質の質量を分析してエッチングの終点を検出する方法等がある。
【００２８】
上記に一例として示した反応性イオンエッチングで図１（ｆ）のようにシリサイドブロック層１０をエッチングした後、フォトレジスト１１を除去し、シリサイド領域１３上と非シリサイド領域１２上に金属膜１４をスパッタリングする。金属膜１４に使われる材料は例えばＰｔ、Ｖ、Ｃｏ、Ｈｆ、Ｔａ、Ｅｒ、Ｙ、ＹｂまたはＴｉの中から任意に選んだ材料とＮｉとの合金や、Ｎｉ単体等が用いられる。
【００２９】
次に、２５０℃から５００℃の温度で３０秒から９０秒の間熱処理を窒素等の不活性ガス雰囲気下において行い、シリサイド領域のゲート電極４及び不純物拡散領域９の下地半導体基板１と金属膜１４とを反応させて図１（ｈ）に示すようなシリサイド層１５を形成する。
【００３０】
その後、未反応の金属膜１４をウェットエッチングにより除去する。ウェットエッチングによる除去後に４００℃から６００℃の熱処理を加えても良い。
【００３１】
本実施例では、図１（ａ）から（ｈ）の中で行われるＭＩＳＦＥＴの形成に関し、図１（ｆ）の工程で行われるシリサイドブロック層１０の反応性イオンエッチングにおいて、イオン引き込み用のバイアス高周波電力の電圧振幅値であるＶｐｐを、反応性イオンエッチングの終点検出後においては、反応性イオンエッチングの終点検出前に比べて低くして行う。この際、好ましくは、終点検出前のＶｐｐは９００Ｖ付近、終点検出後のＶｐｐは３００Ｖ以下で行う。
【００３２】
ここで、シリサイドブロック層に限らず、エッチングの対象となる層は、通常面内にわたって一様の膜厚を持つものではないことから、エッチングの終点を検出した直後にエッチングを終了させると、エッチングの残留物が、面内のいずれかの場所に残ってしまい、最終的に製造された半導体装置に悪影響を与えることがある。このため、通常、エッチングを行う際には、残留物の影響を防ぐため、エッチングの終点検出後も一定時間エッチングを行う。
【００３３】
また、通常反応性イオンエッチングの終点の検出をするには、プラズマの発光強度を分析してエッチングの終点を検出する方法や、エッチングされた物質の質量を分析してエッチングの終点を検出する方法等がある。いずれの場合においても、エッチングの対象物が変わったことによる、信号の変化を検出することを終点の検出原理としている。
【００３４】
図１（ｆ）の工程では、シリサイドブロック層１０の反応性イオンエッチングが終了すると、不純物拡散領域９がエッチングされるため、この時の反応性イオンエッチングの対象物の変化を終点検出の方法として使う。
【００３５】
また、図１（ｇ）で用いる金属膜１４としては、Ｎｉ単体か、Ｐｔ、Ｖ、Ｃｏ、Ｈｆ、Ｔａ、Ｅｒ、Ｙ、ＹｂまたはＴｉの中から任意に選んだ材料とＮｉとの合金を用いる。そして、金属膜１４の膜厚は９ｎｍ以上であることが好ましい。
【００３６】
本実施の形態によると、シリサイドブロック層１０を反応性イオンエッチングする際、終点検出前は終点検出後よりも高いＶｐｐとすることで、エッチング速度を高め、スループットを向上させることができ、また、終点検出後は終点検出前よりも低いＶｐｐとすることで、不純物拡散領域に入るダメージを抑制し、ＮｉＳｉ2の形成を阻害し、低抵抗化、接合リークの低減等が実現される。
【００３７】
さらに、本実施例は、シリサイドブロック層１０を反応性イオンエッチングで除去する際、その下層にあるソース領域及びドレイン領域のダメージを軽減する方法を提供するものであるが、ソース領域上及びドレイン領域上に形成された膜を反応性イオンエッチングにより除去することで、当該膜の下層にあるソース領域及びドレイン領域にダメージを与える可能性のある工程であれば、本実施例の方法を用いてそのダメージを低減可能である。
【００３８】
具体的には、例えば前記シリコン酸化膜６及びシリコン窒化膜７をエッチバックする場合等である。
【００３９】
（実施の形態２）
図１（ｆ）を参照して、本発明の実施の形態２における半導体装置の製造方法について説明する。図１（ａ）から（ｅ）の中で行われるＭＩＳＦＥＴの形成に関しては、実施の形態１と同様の方法で行う。そして、図１（ｆ）の工程で行われるシリサイドブロック層１０の反応性イオンエッチングにおいて、反応性イオンエッチングを、第１の反応性イオンエッチングと、それに続く第２の反応性イオンエッチングに分けて行う。さらに詳しくは、第１の反応性イオンエッチングは水素を含むガスを用いて行い、シリサイドブロック層１０のエッチングの終点を検出する。また、第２の反応性イオンエッチングは、シリサイドブロック層１０の終点の検出後、水素を含まないガスで行う。また、実施の形態１と同様、図１（ｇ）で用いる金属膜１４としては、Ｎｉ単体か、Ｐｔ、Ｖ、Ｃｏ、Ｈｆ、Ｔａ、Ｅｒ、Ｙ、ＹｂまたはＴｉの中から任意に選んだ材料とＮｉとの合金を用いる。さらに、金属膜１４の膜厚は９ｎｍ以上であることが好ましい。また、第２の反応性イオンエッチングのＶｐｐは第１の反応性イオンエッチングのＶｐｐよりも低いほうがより好ましい。
【００４０】
ここで、第２の反応性イオンエッチングで使用する水素を含まないガスとは、例えばＣＦ4、Ｃ2Ｆ6、Ｃ4Ｆ8等やそれらの混合ガスを意味することはもちろん、キャリアガス等としての水素も含まない意味である。また、第１の反応性イオンエッチングで使用する水素を含むガスとは、ＣＨＦ3等のように水素原子を含んでも良く、また、キャリアガス等として水素分子を含んでいても良い意味である。
【００４１】
反応性イオンエッチングにおいては水素を含むガスを用いてエッチングを行う場合がある。これは、水素を含むガスを用いると、酸化膜とフォトレジストやその他の膜との選択比が良いこと等が理由となるからである。
【００４２】
しかし、本願特許出願の発明者は、水素を含むガスで反応性イオンエッチングを行う場合に、水素が半導体基板に深く打ち込まれ、その飛程近傍に結晶欠陥を発生させ、その結晶欠陥が後に続くＮｉを用いたシリサイド層形成の際に、ＮｉＳｉ2の形成を助長することを見出した。
【００４３】
また、前記したように、エッチングする際は、その終点を検出した後も、残留物を除去するために、続けて一定時間エッチングを行う。
【００４４】
このため、本実施例のようにシリサイドブロック層１０を反応性イオンエッチングでエッチングし、その終点を検出した後は、水素を含まないガスにより反応性イオンエッチングでエッチングすることにより、ＮｉＳｉ2の形成を阻害することができる。また、実施の形態１のように終点検出後のＶｐｐを終点検出前のＶｐｐよりも低くすることで、さらにＮｉＳｉ2の形成を阻害することができる。
【図面の簡単な説明】
【００４５】
【図１】半導体装置の製造工程の一例を示す図である。
【図２】反応性イオンエッチングを行う装置の一例を概略図で示した図である。
【符号の説明】
【００４６】
１ 半導体基板、２ 素子分離絶縁膜、３ ゲート絶縁膜、４ ゲート電極、５，９ 不純物拡散領域、６ シリコン酸化膜、７ シリコン窒化膜、８ サイドウォール、１０ シリサイドブロック層、１１ フォトレジスト、１２ 非シリサイド領域、１３ シリサイド領域、１４ 金属膜、１５ シリサイド層、１６ エッチングガス導入口、１７ エッチングガス排気口、１８ 対向電極、１９ 反応管、２０ 基板、２１ 平面電極、２２ プラズマ励起用の高周波電源、２３ 基板バイアス用の高周波電源、２４ ブロッキングコンデンサ、２５ 整合器。
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、サリサイドプロセスを用いる半導体装置の製造方法に関する。
【背景技術】
【０００２】
現在、半導体装置の配線抵抗の低減、コンタクト歩留まりの向上の観点から、半導体装置のソース領域、ドレイン領域及びゲート電極の表面にシリサイド層を形成することが行われている。このような、ソース領域、ドレイン領域及びゲート電極領域のみに自己整合的にシリサイド層を形成するプロセスはサリサイドプロセスと呼ばれる。
【０００３】
シリサイド形成用の金属材料としては、Ｔｉ、ＣｏまたはＮｉ等が考えられる。この中でも、シリサイド形成プロセスの温度が比較的低温であること、また、電極線幅の狭小化に伴い抵抗が上昇する細線効果の起こり難さから、特に６５ｎｍノード以降のロジック用ＬＳＩでは、Ｎｉをシリサイド形成用の金属材料として用いることが多くなっている。
【０００４】
一方、同じ半導体装置においてシリサイド層を形成するシリサイド領域以外の領域では、電気回路内で抵抗素子等として用いられる高抵抗層を得るために、シリサイド層を形成しない非シリサイド領域が存在する場合もある。
【０００５】
シリサイド領域と、非シリサイド領域とを有する半導体装置を製造する場合においては、半導体基板上のシリサイド領域と非シリサイド領域とのそれぞれについて、ソース領域、ドレイン領域及びゲート電極を形成した後、半導体基板の全面にシリサイドブロック層を形成し、シリサイド領域のシリサイドブロック層をエッチングにより除去する。その後、サリサイドプロセスが行われることで、シリサイド領域と非シリサイド領域とを有する半導体装置を得る（特許文献１）。
【０００６】
また、シリサイドブロック層のエッチングは、エッチング時の異方性の高さ、またエッチング速度の速さから、反応性イオンエッチング装置を用いて行うことが多い。
【０００７】
【特許文献１】特開平１１−６８１０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
Ｎｉを用いたシリサイド層の組成としては、ＮｉＳｉまたはＮｉＳｉ2等がある。ＮｉＳｉは、ＮｉＳｉ2よりも抵抗が低い、シリサイド層の膜厚が薄い、界面モフォロジーが良好といった利点がある。
【０００９】
しかし、従来の方法においては、ソース領域及びドレイン領域にＮｉＳｉ2が形成されてしまい、半導体装置の抵抗増加、また接合リークの増加といった問題が起こっていた。
【００１０】
本願発明の発明者等は、上記の問題に関し、シリサイドブロック層を反応性イオンエッチングで除去する際のソース領域とドレイン領域に生じるダメージがＮｉＳｉ2形成の原因であると思慮するに至った。
【００１１】
本願発明は上記したような半導体装置の抵抗増加及び接合リークの増加といった問題点を解決する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の実施の形態においては、シリサイドブロック層を反応性イオンエッチングする際、終点検出前よりも終点検出後の反応性イオンエッチングのイオン引き込み用のバイアス高周波電力の電圧振幅値であるＶｐｐを低くしている。
【００１３】
また、本発明の他の実施の形態においては、シリサイドブロック層を反応性イオンエッチングする際、終点検出前はエッチング用ガスを水素を含むガスにし、終点検出後に水素を含まないガスに切り替える。
【発明の効果】
【００１４】
本発明の実施の形態による半導体装置の製造方法によれば、ＮｉＳｉ2の形成が抑制され、半導体装置の低抵抗化、接合リークの減少等が実現される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図に基づいて説明する。
【００１６】
（実施の形態１）
図１（ａ）から（ｈ）は本発明の実施の形態１にかかる半導体装置の製造方法を示す断面図であり、図２は反応性イオンエッチング装置の断面図である。
【００１７】
まず、図１（ａ）から（ｈ）を参照して、シリサイド層を形成するシリサイド領域と、シリサイド層を形成しない非シリサイド領域を有するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の通常用いられる形成方法を示す。図１（ａ）から（ｄ）においては、シリサイド領域と非シリサイド領域の形成方法は同じため、この２つの領域の形成方法を区別せず描いている。図１（ｅ）から（ｆ）にかけては、シリサイド領域と非シリサイド領域で形成方法が異なるため、区別して描いている。そして、図１においては、シリサイド領域と非シリサイド領域のＭＩＳＦＥＴの大きさは区別されていないが、ゲート絶縁膜の厚さ、ゲート長の長さ等が、シリサイド領域と非シリサイド領域で同一のものに本発明は限定されるわけではない。また、図１（ａ）から（ｈ）の説明においては、Ｐ型ＭＩＳＦＥＴを用いるが、Ｎ型ＭＩＳＦＥＴにおいても適用可能である。尚、本願発明は、図１（ａ）から（ｈ）において示すＭＩＳＦＥＴの形成フローに限定して解釈されるものではない。
【００１８】
まず、図１（ａ）に示すように、半導体基板１に素子分離絶縁膜２を形成する。その後、半導体基板１上にゲート絶縁膜３、ゲート絶縁膜３上にゲート電極４を形成した後、リソグラフィー技術とエッチング技術を用いてゲート電極４とゲート絶縁膜３を図１（ａ）のようにパターニングする。尚、ゲート絶縁膜３に用いられる材料としては、酸化シリコン、酸窒化シリコン及び酸化ハフニウム等が考えられるが、これらに限られるものではない。また、ゲート電極４に用いられる材料としては、ポリシリコン、アモルファスシリコン、Ｔｉ及びＡｌ等が考えられるが、これらに限られるものではない。
【００１９】
次に、図１（ｂ）に示すように、ゲート電極４をマスクとして半導体基板１に不純物を注入し、例えばＬＤＤ（lightly doped drain）のような不純物拡散領域５を形成する。
【００２０】
その後、半導体基板１上にシリコン酸化膜６、シリコン窒化膜７を形成する。シリコン酸化膜６及びシリコン窒化膜７をエッチバックすることにより、図１（ｃ）に示すようなサイドウォール８を形成する。
【００２１】
次に図１（ｄ）に示すように、サイドウォール８及びゲート電極４をマスクとして、不純物を注入し、ソース領域及びドレイン領域となる不純物拡散領域９を形成する。この際の条件としては、例えば注入する不純物はＢであり、注入エネルギーは０．５から５ｋｅＶであり、注入量は５×１０15〜１×１０16ｃｍ-2である。
【００２２】
次に、半導体基板１上のシリサイド領域１３及び半導体基板１上の非シリサイド領域１２上にシリサイドブロック層１０を形成し、フォトレジスト１１でシリサイドブロック層１０を覆う。その後、図１（ｅ）に示すように、シリサイド領域１３上のフォトレジスト１１をパターニングにより開口する。ここで、シリサイドブロック層１０の材料は例えばシリコン酸化膜、シリコン窒化膜等の絶縁膜である。
【００２３】
次に、図１（ｆ）に示すように、シリサイド領域１３のシリサイドブロック層１０を反応性イオンエッチングによりエッチングする。
【００２４】
ここで、反応性イオンエッチングの一例に関し図２を用いて説明する。図２の１６はエッチングガス導入口、１７はエッチングガス排気口、１８は対向電極、１９は反応管、２０は基板、２１は平面電極、２２はプラズマ励起用の高周波電源、２３は基板バイアス用の高周波電源、２４はブロッキングコンデンサ、２５は整合器を示している。
【００２５】
図２において、基板をエッチングする際には、まず、反応管１９内にエッチングガス導入口１６よりエッチング用のガスを導入する。エッチング用のガスとして用いられるのは、例えばＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ4Ｆ8等若しくはこれらの混合ガスである。エッチング用のガスの圧力は低圧に保つ必要があるため、この圧力を保つように、エッチングガス排気口１７からエッチング用のガスは排気される。
【００２６】
エッチング用のガスを導入後、プラズマ励起用の高周波電源２２より高周波電力を平面電極２１に印加すると略同時に、基板バイアス用の高周波電源２３よりバイアス高周波電力を印加する。これによりプラズマが励起され、かつ、プラズマ中のイオンがバイアス高周波電力により加速され、そのイオンが基板２０上に引き込まれて、基板２０がエッチングされる。
【００２７】
反応性イオンエッチングは一例として上記のように行われるが、プラズマの発生方法は、他にも磁場を用いる等種々の方法がある。また、図には示していないが、エッチングの終点検出方法として、プラズマからの発光を分析してエッチングの終点を検出する方法や、エッチングされた物質の質量を分析してエッチングの終点を検出する方法等がある。
【００２８】
上記に一例として示した反応性イオンエッチングで図１（ｆ）のようにシリサイドブロック層１０をエッチングした後、フォトレジスト１１を除去し、シリサイド領域１３上と非シリサイド領域１２上に金属膜１４をスパッタリングする。金属膜１４に使われる材料は例えばＰｔ、Ｖ、Ｃｏ、Ｈｆ、Ｔａ、Ｅｒ、Ｙ、ＹｂまたはＴｉの中から任意に選んだ材料とＮｉとの合金や、Ｎｉ単体等が用いられる。
【００２９】
次に、２５０℃から５００℃の温度で３０秒から９０秒の間熱処理を窒素等の不活性ガス雰囲気下において行い、シリサイド領域のゲート電極４及び不純物拡散領域９の下地半導体基板１と金属膜１４とを反応させて図１（ｈ）に示すようなシリサイド層１５を形成する。
【００３０】
その後、未反応の金属膜１４をウェットエッチングにより除去する。ウェットエッチングによる除去後に４００℃から６００℃の熱処理を加えても良い。
【００３１】
本実施例では、図１（ａ）から（ｈ）の中で行われるＭＩＳＦＥＴの形成に関し、図１（ｆ）の工程で行われるシリサイドブロック層１０の反応性イオンエッチングにおいて、イオン引き込み用のバイアス高周波電力の電圧振幅値であるＶｐｐを、反応性イオンエッチングの終点検出後においては、反応性イオンエッチングの終点検出前に比べて低くして行う。この際、好ましくは、終点検出前のＶｐｐは９００Ｖ付近、終点検出後のＶｐｐは３００Ｖ以下で行う。
【００３２】
ここで、シリサイドブロック層に限らず、エッチングの対象となる層は、通常面内にわたって一様の膜厚を持つものではないことから、エッチングの終点を検出した直後にエッチングを終了させると、エッチングの残留物が、面内のいずれかの場所に残ってしまい、最終的に製造された半導体装置に悪影響を与えることがある。このため、通常、エッチングを行う際には、残留物の影響を防ぐため、エッチングの終点検出後も一定時間エッチングを行う。
【００３３】
また、通常反応性イオンエッチングの終点の検出をするには、プラズマの発光強度を分析してエッチングの終点を検出する方法や、エッチングされた物質の質量を分析してエッチングの終点を検出する方法等がある。いずれの場合においても、エッチングの対象物が変わったことによる、信号の変化を検出することを終点の検出原理としている。
【００３４】
図１（ｆ）の工程では、シリサイドブロック層１０の反応性イオンエッチングが終了すると、不純物拡散領域９がエッチングされるため、この時の反応性イオンエッチングの対象物の変化を終点検出の方法として使う。
【００３５】
また、図１（ｇ）で用いる金属膜１４としては、Ｎｉ単体か、Ｐｔ、Ｖ、Ｃｏ、Ｈｆ、Ｔａ、Ｅｒ、Ｙ、ＹｂまたはＴｉの中から任意に選んだ材料とＮｉとの合金を用いる。そして、金属膜１４の膜厚は９ｎｍ以上であることが好ましい。
【００３６】
本実施の形態によると、シリサイドブロック層１０を反応性イオンエッチングする際、終点検出前は終点検出後よりも高いＶｐｐとすることで、エッチング速度を高め、スループットを向上させることができ、また、終点検出後は終点検出前よりも低いＶｐｐとすることで、不純物拡散領域に入るダメージを抑制し、ＮｉＳｉ2の形成を阻害し、低抵抗化、接合リークの低減等が実現される。
【００３７】
さらに、本実施例は、シリサイドブロック層１０を反応性イオンエッチングで除去する際、その下層にあるソース領域及びドレイン領域のダメージを軽減する方法を提供するものであるが、ソース領域上及びドレイン領域上に形成された膜を反応性イオンエッチングにより除去することで、当該膜の下層にあるソース領域及びドレイン領域にダメージを与える可能性のある工程であれば、本実施例の方法を用いてそのダメージを低減可能である。
【００３８】
具体的には、例えば前記シリコン酸化膜６及びシリコン窒化膜７をエッチバックする場合等である。
【００３９】
（実施の形態２）
図１（ｆ）を参照して、本発明の実施の形態２における半導体装置の製造方法について説明する。図１（ａ）から（ｅ）の中で行われるＭＩＳＦＥＴの形成に関しては、実施の形態１と同様の方法で行う。そして、図１（ｆ）の工程で行われるシリサイドブロック層１０の反応性イオンエッチングにおいて、反応性イオンエッチングを、第１の反応性イオンエッチングと、それに続く第２の反応性イオンエッチングに分けて行う。さらに詳しくは、第１の反応性イオンエッチングは水素を含むガスを用いて行い、シリサイドブロック層１０のエッチングの終点を検出する。また、第２の反応性イオンエッチングは、シリサイドブロック層１０の終点の検出後、水素を含まないガスで行う。また、実施の形態１と同様、図１（ｇ）で用いる金属膜１４としては、Ｎｉ単体か、Ｐｔ、Ｖ、Ｃｏ、Ｈｆ、Ｔａ、Ｅｒ、Ｙ、ＹｂまたはＴｉの中から任意に選んだ材料とＮｉとの合金を用いる。さらに、金属膜１４の膜厚は９ｎｍ以上であることが好ましい。また、第２の反応性イオンエッチングのＶｐｐは第１の反応性イオンエッチングのＶｐｐよりも低いほうがより好ましい。
【００４０】
ここで、第２の反応性イオンエッチングで使用する水素を含まないガスとは、例えばＣＦ4、Ｃ2Ｆ6、Ｃ4Ｆ8等やそれらの混合ガスを意味することはもちろん、キャリアガス等としての水素も含まない意味である。また、第１の反応性イオンエッチングで使用する水素を含むガスとは、ＣＨＦ3等のように水素原子を含んでも良く、また、キャリアガス等として水素分子を含んでいても良い意味である。
【００４１】
反応性イオンエッチングにおいては水素を含むガスを用いてエッチングを行う場合がある。これは、水素を含むガスを用いると、酸化膜とフォトレジストやその他の膜との選択比が良いこと等が理由となるからである。
【００４２】
しかし、本願特許出願の発明者は、水素を含むガスで反応性イオンエッチングを行う場合に、水素が半導体基板に深く打ち込まれ、その飛程近傍に結晶欠陥を発生させ、その結晶欠陥が後に続くＮｉを用いたシリサイド層形成の際に、ＮｉＳｉ2の形成を助長することを見出した。
【００４３】
また、前記したように、エッチングする際は、その終点を検出した後も、残留物を除去するために、続けて一定時間エッチングを行う。
【００４４】
このため、本実施例のようにシリサイドブロック層１０を反応性イオンエッチングでエッチングし、その終点を検出した後は、水素を含まないガスにより反応性イオンエッチングでエッチングすることにより、ＮｉＳｉ2の形成を阻害することができる。また、実施の形態１のように終点検出後のＶｐｐを終点検出前のＶｐｐよりも低くすることで、さらにＮｉＳｉ2の形成を阻害することができる。
【図面の簡単な説明】
【００４５】
【図１】半導体装置の製造工程の一例を示す図である。
【図２】反応性イオンエッチングを行う装置の一例を概略図で示した図である。
【符号の説明】
【００４６】
１ 半導体基板、２ 素子分離絶縁膜、３ ゲート絶縁膜、４ ゲート電極、５，９ 不純物拡散領域、６ シリコン酸化膜、７ シリコン窒化膜、８ サイドウォール、１０ シリサイドブロック層、１１ フォトレジスト、１２ 非シリサイド領域、１３ シリサイド領域、１４ 金属膜、１５ シリサイド層、１６ エッチングガス導入口、１７ エッチングガス排気口、１８ 対向電極、１９ 反応管、２０ 基板、２１ 平面電極、２２ プラズマ励起用の高周波電源、２３ 基板バイアス用の高周波電源、２４ ブロッキングコンデンサ、２５ 整合器。
【特許請求の範囲】
【請求項１】
半導体基板表面に配設されたチャネル領域表面上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記チャネル領域を挟むように第１不純物拡散領域及び第２不純物拡散領域を形成する工程と、
前記第１及び第２不純物拡散領域を形成した後、前記半導体基板を覆うように絶縁膜を形成する工程と、
前記半導体基板上の一部の領域において、第１反応性イオンエッチングにより終点検出前まで前記絶縁膜を除去する工程と、
前記第１反応性イオンエッチングの終点検出後に、イオン引き込み用のバイアス高周波電力の電圧振幅値（Ｖｐｐ）が前記第１反応性イオンエッチングのそれよりも低い条件で行われる第２反応性イオンエッチングにより前記絶縁膜を除去し、前記第１不純物拡散領域及び前記第２不純物拡散領域を露出させる工程と、
前記第１不純物拡散領域上及び前記第２不純物拡散領域上にシリサイド層形成のための金属膜を形成する工程とを備える半導体装置の製造方法。
【請求項２】
前記第２反応性イオンエッチングの前記電圧振幅値（Ｖｐｐ）が３００Ｖ以下であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１反応性イオンエッチングは水素を含むガスによって行われ、前記第２反応性イオンエッチングは水素を含まないガスによって行われる請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
半導体基板表面に配設されたチャネル領域表面上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記チャネル領域を挟むように第１不純物拡散領域及び第２不純物拡散領域を形成する工程と、
前記第１及び第２不純物拡散領域を形成した後、前記半導体基板を覆うように絶縁膜を形成する工程と、
前記半導体基板上の一部の領域において、水素を含むガスを用いて第１反応性イオンエッチングによりその終点検出前まで、前記絶縁膜を除去する工程と、
前記第１反応性イオンエッチングの終点検出後に、水素を含まないガスを用いた第２反応性イオンエッチングにより前記絶縁膜を除去し、前記第１不純物拡散領域及び前記第２不純物拡散領域を露出させる工程と、
前記第１不純物拡散領域上及び前記第２不純物拡散領域上にシリサイド層形成のための金属膜を形成する工程とを備える半導体装置の製造方法。
【請求項５】
前記水素を含むガスは、水素分子を含むガスである請求項３または請求項４記載の半導体装置の製造方法。
【請求項６】
前記水素を含むガスは、そのガス中の分子が水素原子を含むガスである請求項３または請求項４記載の半導体装置の製造方法。
【請求項７】
前記第１不純物拡散領域上及び前記第２不純物拡散領域上のシリサイド層形成のための金属膜の膜厚は９ｎｍ以上であることを特徴とする請求項１ないし請求項６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜はシリサイドブロック層であることを特徴とする請求項１ないし請求項７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記シリサイド層を形成するための金属膜の材料はＮｉであることを特徴とする請求項１ないし請求項８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記シリサイド層を形成するための金属膜の材料は、Ｐｔ、Ｖ、Ｃｏ、Ｈｆ、Ｔａ、Ｅｒ、Ｙ、ＹｂまたはＴｉの中から任意に選んだ材料とＮｉとの合金であることを特徴とする請求項１ないし請求項８のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
半導体基板表面に配設されたチャネル領域表面上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記チャネル領域を挟むように第１不純物拡散領域及び第２不純物拡散領域を形成する工程と、
前記第１及び第２不純物拡散領域を形成した後、前記半導体基板を覆うように絶縁膜を形成する工程と、
前記半導体基板上の一部の領域において、第１反応性イオンエッチングにより終点検出前まで前記絶縁膜を除去する工程と、
前記第１反応性イオンエッチングの終点検出後に、イオン引き込み用のバイアス高周波電力の電圧振幅値（Ｖｐｐ）が前記第１反応性イオンエッチングのそれよりも低い条件で行われる第２反応性イオンエッチングにより前記絶縁膜を除去し、前記第１不純物拡散領域及び前記第２不純物拡散領域を露出させる工程と、
前記第１不純物拡散領域上及び前記第２不純物拡散領域上にシリサイド層形成のための金属膜を形成する工程とを備える半導体装置の製造方法。
【請求項２】
前記第２反応性イオンエッチングの前記電圧振幅値（Ｖｐｐ）が３００Ｖ以下であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１反応性イオンエッチングは水素を含むガスによって行われ、前記第２反応性イオンエッチングは水素を含まないガスによって行われる請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
半導体基板表面に配設されたチャネル領域表面上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記チャネル領域を挟むように第１不純物拡散領域及び第２不純物拡散領域を形成する工程と、
前記第１及び第２不純物拡散領域を形成した後、前記半導体基板を覆うように絶縁膜を形成する工程と、
前記半導体基板上の一部の領域において、水素を含むガスを用いて第１反応性イオンエッチングによりその終点検出前まで、前記絶縁膜を除去する工程と、
前記第１反応性イオンエッチングの終点検出後に、水素を含まないガスを用いた第２反応性イオンエッチングにより前記絶縁膜を除去し、前記第１不純物拡散領域及び前記第２不純物拡散領域を露出させる工程と、
前記第１不純物拡散領域上及び前記第２不純物拡散領域上にシリサイド層形成のための金属膜を形成する工程とを備える半導体装置の製造方法。
【請求項５】
前記水素を含むガスは、水素分子を含むガスである請求項３または請求項４記載の半導体装置の製造方法。
【請求項６】
前記水素を含むガスは、そのガス中の分子が水素原子を含むガスである請求項３または請求項４記載の半導体装置の製造方法。
【請求項７】
前記第１不純物拡散領域上及び前記第２不純物拡散領域上のシリサイド層形成のための金属膜の膜厚は９ｎｍ以上であることを特徴とする請求項１ないし請求項６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜はシリサイドブロック層であることを特徴とする請求項１ないし請求項７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記シリサイド層を形成するための金属膜の材料はＮｉであることを特徴とする請求項１ないし請求項８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記シリサイド層を形成するための金属膜の材料は、Ｐｔ、Ｖ、Ｃｏ、Ｈｆ、Ｔａ、Ｅｒ、Ｙ、ＹｂまたはＴｉの中から任意に選んだ材料とＮｉとの合金であることを特徴とする請求項１ないし請求項８のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図２】
【公開番号】特開２００９−２６７０１１（Ｐ２００９−２６７０１１Ａ）
【公開日】平成２１年１１月１２日（２００９．１１．１２）
【国際特許分類】
【出願番号】特願２００８−１１３６３６（Ｐ２００８−１１３６３６）
【出願日】平成２０年４月２４日（２００８．４．２４）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２１年１１月１２日（２００９．１１．１２）
【国際特許分類】
【出願日】平成２０年４月２４日（２００８．４．２４）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]