【課題】リカバリー損失の低減を図るべく、アノード電極領域の不純物拡散深さを浅くすることができる電力用半導体装置を提供することを目的とする。
【解決手段】半導体基板１、ゲート電極領域（制御電極領域）２、カソード電極領域（第一の主電極領域）３、アノード電極領域（第二の主電極領域）４、およびガードリング５を備えている。半導体基板１は、断面視において、主面に対して略垂直に形成されている垂直部１ａと、垂直部１ａと接続するメサ部１ｂとを有する側面部を有している。ゲート電極領域２は、半導体基板１の第一の主面１ｃ内に形成されている。カソード電極領域３は、ゲート電極領域２の表面内の一部に形成されている。アノード電極領域４は、半導体基板１の第二の主面１ｄ内に形成されている。ガードリング５は、半導体基板１の第二の主面１ｄ内に形成されており、アノード電極領域４を環状に取り囲んでいる。 （もっと読む）

メサ型のワイドギャップ半導体ゲートターンオフサイリスタでは、ゲートの耐電圧が低く、またリーク電流が大きい。高温時にはｐ型不純物のイオン化率が室温に比べ大幅に増大するため、ホールの注入量が増えるとともに少数キャリアのライフタイムも伸びるため、最大可制御電流が室温に比べ大幅に低下する。その点を解決するために、一方の面にカソード電極を有するｎ型ＳｉＣのカソードエミッタ層の上にｐ型ベース層を設け、ｐ型ベース層の上に薄いｎ型ベース層を設ける。ｎ型ベース層の中央部にメサ型のｐ型アノードエミッタ層を設け、ｎ型ゲートコンタクト領域をｐ型アノードエミッタ層とｎ型ベース層の接合部から十分離して設けるとともに、ｎ型低抵抗ゲート領域をｎ型ベース層内にアノードエミッタ層を取り囲むように設ける。
（もっと読む）

【課題】ｐｉｎ構造を有する半導体装置のオン電圧を小さくする。
【解決手段】ｐｉｎ構造を有する半導体装置において、ｐ層１０２とｎ^-型半導体基板１０１との間のｐｎ接合に逆バイアスを印加して生じる空乏層が伸びる範囲での、ｐ層１０２の不純物量に対するｎ^-型半導体基板１０１の不純物量の比を２／３以下とする。これにより半導体装置の厚さを薄くすることができるので、オン電圧を小さくすることができる。 （もっと読む）

【課題】通電電流を検出用コイルや検出用抵抗を用いずに検出する、小型、軽量、高速かつ低損失のパワー半導体素子回路を構成するのに適したパワー半導体素子を提供すること。
【解決手段】本発明のパワー半導体素子は、実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるｐ型層３４とｎ型層３３，３５とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子である。複数層３３，３４，３５のうち中間に挟まれた層３４に電気的に接続され、この素子を通して流れる通電電流を制御する制御端子１６Ａを備える。複数層３３，３４，３５のうち少なくとも一層、例えば層３４に、通電電流に応じて光を発生する再結合センターが含まれ、この再結合センターで発生した光が外部へ放射されるようになっている。 （もっと読む）

【課題】小型、軽量、高速かつ低損失のパワー半導体素子回路を構成するのに適した光結合パワー半導体素子を提供すること。
【解決手段】本発明の光結合パワー半導体素子は、実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるｐ型層３４とｎ型層３３，３５とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子と、受光素子とを含む。パワー半導体素子は、複数層３３，３４，３５のうち中間に挟まれた層３４に通電電流を制御する制御端子１６Ａを備える。複数層３３，３４，３５のうち少なくとも一層、例えば層３４に、通電電流に応じて光を発生する再結合センターが含まれ、この再結合センターで発生した光が外部へ放射されるようになっている。受光素子は、その光を受けて、パワー半導体素子の通電電流に応じた出力を発生する。 （もっと読む）

【課題】ゲート制御回路を簡略化できるとともに、良好なオン特性および定常損失を低減するという特徴を持った電力用半導体装置を提供する。
【解決手段】ｐｎｐｎダイオードを有する半導体装置であって、ｐ⁺ コレクタ領域１と、ｎ型バッファ領域３と、ｎ^- 領域５と、ｐ型ベース領域４１と、ｎ⁺ カソード領域７とが順次積層して形成されている。ｎ⁺カソード領域７側の表面から、ｎ⁺ カソード領域７とｐ型ベース領域４１とを貫通してｎ^- 領域５に達するように、かつ互いに並走する部分を有するように溝９が形成され、この溝９に挟まれる表面にはｎ⁺カソード領域７が形成されている。溝９の内部にはゲート電極層１３が形成されている。 （もっと読む）

【課題】電圧駆動型サイリスタまたは半導体デバイスを含む半導体装置において、優れたトレードオフ特性と高い短絡耐量を有すること。
【解決手段】ｎ半導体基板１１の表面層にトレンチゲート構造とｐウェル領域１３を設け、ウェル領域１３内にｎカソード領域１４を設ける。半導体基板１１の裏面側にｎ型バッファ層１９、ｐ型アノード層２０およびアノード電極２１を設ける。ウェル電極１７とカソード端子３１との間にダイオード４２ａを接続し、カソード電極１８とカソード端子３１との間にＭＯＳＦＥＴ４１を接続することによって、アノード端子３２とカソード端子３１との間を流れる電流の電流密度が小さいときにはサイリスタとして動作し、電流密度が大きいときにはバイポーラトランジスタとして動作する。その動作の切り替えは、電流密度に基づいて自動的に行われる。 （もっと読む）

【課題】シリコン・オン・インシュレータ技術を使用して形成した放射線検出器を提供すること。
【解決手段】この放射線検出器は、絶縁基板上に形成され、ＰＮＰＮ構造を有するシリコン層と、このＰＮＰＮ構造上に形成され、ＰＮゲートを有するゲート層とを備える。放射線検出器内の入射放射線に応答してのみ、ラッチアップが生じる。第２の態様は、シリコン・オン・インシュレータＰＮＰＮダイオード構造を備えており、放射線検出器内で入射放射線に応答してのみラッチアップが生じる、放射線検出器である。第３の態様は、絶縁基板上に形成されたシリコン層を備えており、このシリコン層が、ＰＮＰＮ構造とＰＮＰＮ構造の上に形成されたゲート層とを備え、このゲート層がＰＮゲートを備えており、放射線検出器内で入射放射線に応答してのみラッチアップが生じる、シリコン・オン・インシュレータ放射線検出器である。 （もっと読む）