【課題】ＳＯＩ基板上に形成されたＭＯＳＦＥＴを有する半導体装置の信頼性を向上させる。
【解決手段】ＳＯＩ基板ＳＢ上に形成されたマットＭＴ内に複数のＭＯＳＦＥＴを有する半導体装置において、ＢＯＸ膜を貫き支持基板に達するコンタクトプラグＣＴ２を形成することで、マットＭＴの周囲を、ＳＯＩ基板ＳＢの主面に沿う第１方向または第１方向に直交する第２方向に延在する複数のコンタクトプラグＣＴ２により囲む。これにより、コンタクトプラグＣＴ２をガードリングとして用い、マットＭＴの外部に流れる高周波信号に起因してマットＭＴ内にノイズが発生することを防ぐ。 （もっと読む）

【課題】実施形態は、異なる種類の半導体素子のそれぞれに適合した厚さを有する半導体層が１つの絶縁膜上に設けられた半導体基板およびその製造方法、その半導体基板を用いた半導体装置を提供する。
【解決手段】実施形態に係る半導体基板１０は、第１絶縁層５と、前記第１絶縁層の上に設けられた半導体層７とを有する半導体基板であって、前記半導体層の中に選択的に設けられ、前記半導体層の表面に平行に延在し、その延在方向の長さが前記第１絶縁層よりも短い第２絶縁層１３と、前記半導体層の表面から前記第１絶縁膜に至る深さに延設され、前記半導体層の前記第２絶縁層を含む部分と、前記半導体層の残りの部分と、を電気的に分離する第３絶縁層１５と、を備える。 （もっと読む）

【課題】ｐｎ接合におけるリーク電流を抑制する。
【解決手段】Ｎ⁻型半導体層１０と、シリサイド層２０ｓがその表面に形成されたＰ⁻型半導体層２０とが、絶縁体９上に形成される。半導体層１０にはＰＭＯＳトランジスタを、半導体層２０にはＮＭＯＳトランジスタを、それぞれ形成することができる。半導体層１０，２０がｐｎ接合Ｊ５０ａを形成する場合、これはシリサイド層２０ｓの端部から近く、結晶欠陥が小さい位置に存在するので、ここにおけるリーク電流は非常に小さい。半導体層１０，２０が形成するｐｎ接合は、シリサイド層２０ｓの端部から２μｍ以下の距離にあることが望ましい。 （もっと読む）

【課題】電子及び正孔の移動度を向上させたＳＯＩ構造のＣＭＯＳの提供
【解決手段】Ｓｉ基板１上にシリコン窒化膜２及びシリコン酸化膜３を介して貼り合わせられ、島状に絶縁分離されたＧｅ層８（第２の半導体層）が設けられ、このＧｅ層８に高濃度のソースドレイン領域（１４、１５）が形成されたＰチャネルのＭＩＳＦＥＴと、Ｓｉ基板１上にシリコン窒化膜２及び一部に空孔５を有するシリコン酸化膜３を介して、空孔５直上の歪みＳｉ層７を挟み、左右にＳｉＧｅ層６を有する構造からなるエピタキシャル半導体層（第１の半導体層）が島状に絶縁分離されて設けられ、歪みＳｉ層７には概略チャネル領域が形成され、ＳｉＧｅ層６には概略高濃度及び低濃度のソースドレイン領域（１０、１１、１２，１３）が形成されたＮチャネルのＭＩＳＦＥＴとから構成したＣＭＯＳ。 （もっと読む）

【課題】基板表面の段差の発生を抑制すると共に、製造工程を簡略化し、結合欠陥等の発生を防止した高品質な半導体基板の製造方法を提供する。
【解決手段】半導体基板の製造方法は、半導体基板のＢＯＸ酸化膜形成予定領域の外周部分に、ＢＯＸ酸化膜形成予定領域よりも深くトレンチ開口部を設ける工程と、ＢＯＸ酸化膜形成予定領域の上部を開口したレジストマスクを形成する工程と、ＢＯＸ酸化膜形成予定領域の上部をエッチングする工程と、ＢＯＸ酸化膜形成予定領域に所望の深さまで酸素イオンを注入する工程と、レジストマスクを除去する工程と、半導体基板を熱処理し、ＢＯＸ酸化膜を形成する工程とを備える。 （もっと読む）

【課題】本発明は、ＳＯＩにおいて適したゲッタリング方法を適用して得られる半導体装置を提供する。
【解決手段】埋め込み酸化膜と、埋め込み酸化膜上に表面シリコン層を有するＳＯＩ構造を有する半導体装置において、埋め込み酸化膜上に、表面シリコン層を活性層として有するトランジスタと、素子分離絶縁膜を有し、素子分離絶縁膜上に容量が形成されており、素子分離絶縁膜に希ガス元素又は金属元素が含まれていることを特徴とする半導体装置とする。 （もっと読む）

【課題】半導体基板中の複数の素子層間を有効に絶縁分離する。
【解決手段】裏面照射型の固体撮像装置において、受光部側と回路側との素子分離層を所定のマスクパターンを介した酸素イオン注入と、その後の熱処理によって半導体基板中に酸化膜を形成することにより実現する。例えばＳＯＩ基板のような支持基板部（絶縁体層）の上にシリコン層を設けた半導体基板に対し、シリコン基板（表面）側から光電変換素子層、素子分離層としての酸素イオン注入層、画素トランジスタ等の回路層を順次形成し、その後、シリコン層上に配線層を形成する。そして、裏面側の絶縁体層を除去することにより、シリコン層の受光部を露出させ、薄型のシリコン基板よりなる固体撮像装置を形成できる。 （もっと読む）

【課題】半導体支持基板界面の品質を向上する。
【解決手段】半導体支持基板１２、絶縁層１４及びシリコン層１６の三層構造を有するＳＯＩ基板１０と、シリコン層１６及び絶縁層１４を貫通する穴部２０と、穴部２０の底部に形成された熱酸化膜２２と、半導体支持基板１２の熱酸化膜２２下で、熱酸化膜２２と接触する拡散層２８と、を備える （もっと読む）

【課題】ボディー抵抗の低減化を図った部分分離ボディー固定ＳＯＩ構造の半導体装置及びその製造方法を得る。
【解決手段】ＮＭＯＳトランジスタのソース・ドレイン領域形成時において、Ｎ⁺ブロックレジスト５１におけるＮ⁺ブロック領域４１のゲート方向延長領域４１ａによって、ゲート方向延長領域４１ａ下のウェル領域１１には、Ｎ型の不純物が注入されることを回避する。ゲート電極９の長手方向延長線上においてＮ型の不純物が注入される恐れのあるウェル領域１１である高抵抗形成領域を、従来の高抵抗形成領域Ａ１より狭い高抵抗形成領域Ａ２とすることができる。 （もっと読む）

【課題】寄生ＭＯＳの形成を抑制し、且つ狭チャネル化を低減した半導体装置の製造方法を提供する。
【解決手段】支持基板２と絶縁層３と半導体層４とを含むＳＯＩ基板１に、ソース領域及びドレイン領域が第１導電型であるトランジスターを形成する半導体装置の製造方法であって、半導体層４上に、第１の耐酸化性膜６ａ’を形成する工程と、第１の耐酸化性膜６ａ’をマスクにして、第１導電型とは導電性の異なる、第２導電型の不純物７を半導体層４に注入する工程と、第２導電型の不純物７を半導体層４に注入する工程の後、第１の耐酸化性膜６ａ’の側面に第２の耐酸化性膜６ｂ’を形成する工程と、第１の耐酸化性膜６ａ’及び第２の耐酸化性膜６ｂ’をマスクにして、素子分離層８を形成する工程と、素子分離層８を形成する工程の後、第１の耐酸化性膜６ａ’及び第２の耐酸化性膜６ｂ’を半導体層４上から除去する工程とを有することを特徴とする半導体装置１００の製造方法。 （もっと読む）

【課題】簡易な工程で再現性良く、表面平坦性を良好に保つことが可能な、部分的にＢＯＸ層を形成したＳＩＭＯＸ基板の製造方法を提供することを目的とする。
【解決手段】ＢＯＸ層を形成する領域を開口として、ウェーハの一面側にマスク層を形成する工程と、マスク層の開口からシリコン単結晶ウェーハに向けて所定の深さまで酸素をイオン注入し、局部的に酸素注入領域を形成する工程と、ウェーハとマスク層とをアニール処理し、酸素注入領域を酸化させてＢＯＸ層を形成するアニール工程と、アニール工程で形成されるウェーハ全体を覆う被覆酸化膜を除去する酸化膜除去工程を備え、マスク層は、少なくとも酸化物膜と、ポリシリコン膜およびアモルファスシリコン膜のうちいずれか一方又は両方とを積層してなる。 （もっと読む）

【課題】半導体装置の作製方法において、不純物元素を選択的に偏析させる方法を提供する。また、ディープサブミクロン領域の微細素子を形成することを可能とする。
【解決手段】シリコン基板上に形成された酸化珪素膜と、酸化珪素膜上に形成された単結晶シリコン層を有する半導体装置の作製方法であって、単結晶シリコン層に不純物元素を注入し、単結晶シリコン層に電気的に不活性な元素を注入し、単結晶シリコン層を熱酸化し、不活性な元素を注入した領域に選択的に酸化領域を形成し、酸化領域に不純物元素を偏析させる半導体装置の作製方法により、課題を解決する。 （もっと読む）

【課題】短チャネル効果および閾値の変動の双方を抑制することの可能な半導体装置を提供する。
【解決手段】ｐ型ＭＯＳトランジスタ１１が形成された第１領域１０と、ｎ型ＭＯＳトランジスタ２１が形成された第２領域２０との間に分離部３７が形成されている。分離部３７は、第１領域１０と第２領域２０との境界に沿って延在しており、第１領域１０と第２領域２０とを互いに分離している。分離部３７は、さらに、ｐ型ＭＯＳトランジスタ１１のバックゲートおよびｎ型ＭＯＳトランジスタ２１のバックゲートを、少なくとも双方のバックゲート間に電流が流れるのを阻害する程度に互いに電気的に分離している。 （もっと読む）

【課題】ＳＯＩ構造を有するＣＭＯＳトランジスタにおいて、ＣＭＯＳトランジスタのチャネル領域に応力を印加する構造の製造方法の提供。
【解決手段】単結晶のシリコン基板１１の表面に素子分離領域１３Ｉにより画成されたｎチャネルＭＯＳトランジスタ１０Ａが形成された第１の素子領域１３ＡとｐチャネルＭＯＳトランジスタ１０Ｂが形成された第２の素子領域１３Ｂとを含む単結晶シリコンの活性層１３を形成し、シリコン基板と活性層との間に形成されたシリコン酸化膜を有し、シリコン酸化膜は第１の素子領域の下および第２の素子領域の下に連続して延在し、ｎチャネルＭＯＳトランジスタのチャネル領域のシリコン酸化膜は最大の膜厚を有し、ゲート長方向に向かって膜厚を減少させ、ｐチャネルＭＯＳトランジスタのチャネル領域のシリコン酸化膜は最小またはゼロの膜厚を有し、チャネル領域から、ゲート長方向に向かって膜厚を増大させることを特徴とする。 （もっと読む）

【課題】SOI基板を用いたパワー半導体装置において、漏れ電流によるデバイス特性の劣化を防止した誘電体分離型の半導体装置を高い製品歩留まりで提供する。
【解決手段】本発明に係る半導体装置は、SOI基板を用い前記SOI基板中の中間絶縁膜と閉ループのトレンチとによって区画分離された誘電体分離型の半導体装置であって、前記トレンチの内壁は該トレンチを挟んで互いに接触していない側壁絶縁膜によるトレンチ側壁部と前記中間絶縁膜によるトレンチ底部とで構成されており、前記トレンチ側壁部は側壁平面部と側壁曲面部とを有し、前記側壁平面部が前記側壁曲面部を介して前記トレンチ底部と接続しており、前記側壁曲面部は前記トレンチの内部に向かって凸状の曲面であり、かつ該曲面の曲率半径が0.2μm以上10μm以下である。 （もっと読む）

【課題】歪みシリコン技術を用いて効果的に駆動力を向上させた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板上に形成された半導体層と、前記半導体層内にソース・ドレイン領域およびチャネル領域を有するトランジスタと、前記半導体基板と前記半導体層の間の、前記チャネル領域の下方に形成され、前記チャネル領域に歪みを発生させる応力を内包した絶縁膜と、を備える。 （もっと読む）

【課題】埋め込んだポリシリコン上に形成される絶縁膜の平坦性を向上させるトレンチ分離製造方法の提供。
【解決手段】窒化膜１４マスクを用いシリコン基板１１の所定の領域を分離するトレンチ１９を形成し、トレンチ１９の側壁部に酸化膜２１を形成する。トレンチ１９の内部を充填するとともに、窒化膜１５を覆うようにポリシリコン膜２２を形成した後ポリシリコン膜２２を酸化し、酸化ポリシリコン２３を形成する。窒化膜１５を覆う酸化ポリシリコン２３の膜厚Ｔ３の分をエッチングで除去することにより、トレンチ１９の上部（窒化膜１５が形成されていない部分）に形成された酸化ポリシリコン２３を極力除去しないようにする。 （もっと読む）

【課題】薄膜ＳＯＩ領域を有する基板において、基板に第１半導体素子１０と異なる第２半導体素子３０、４０を形成した際に、この第２半導体素子３０、４０の特性を従来の半導体装置より向上させることができる半導体装置を提供する。
【解決手段】基板のうち第１半導体素子１０が形成される第１半導体素子形成領域１とは異なる部分を第２半導体素子形成領域２とし、第２半導体素子形成領域２に、基板の表裏を貫通する第１貫通トレンチ３１を形成し、第１貫通トレンチ３１の側壁に絶縁膜３２を形成すると共に第１貫通トレンチ３１の内部に第１埋込材料３３を埋め込む。そして、第１埋込材料３３を有する第２半導体素子３０、４０を形成して半導体装置を構成する。 （もっと読む）

シャロウトレンチアイソレーション方法が開示される。特別の態様では、方法は、シリコン基板の狭トレンチのボトム表面の下に酸素をインプラントし、シリコン基板の高温アニールを行って埋め込み酸化物層を形成することを含む。方法はまた、エッチングを行って埋め込み酸化物層に達するように狭トレンチを深くすることを含む。方法はさらに、充填材料を堆積して狭トレンチ内に充填層を形成することを含む。
（もっと読む）

【課題】柱構造体の倒壊を抑制することのできる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】ＳＯＩ構造の半導体基板に対し、半導体層から絶縁層まで到達するトレンチを形成することで、半導体層を複数の柱構造体に区画し、柱構造体の少なくとも１つに素子を形成して半導体装置とする半導体装置の製造方法であって、少なくとも１つの柱構造体と、該柱構造体に隣接する他の柱構造体の少なくとも１つとの間に、それぞれの一部同士を連結する柱状の連結部を残し、且つ、複数の柱構造体を隔てるように、トレンチを形成する。そして、トレンチ形成後、熱酸化によって、複数の柱構造体におけるトレンチ壁面に酸化膜を形成するとともに、連結部における柱構造体との接続部分を酸化物に置き換える。 （もっと読む）