半導体装置
【課題】本発明は、ＳＯＩにおいて適したゲッタリング方法を適用して得られる半導体装置を提供する。
【解決手段】埋め込み酸化膜と、埋め込み酸化膜上に表面シリコン層を有するＳＯＩ構造を有する半導体装置において、埋め込み酸化膜上に、表面シリコン層を活性層として有するトランジスタと、素子分離絶縁膜を有し、素子分離絶縁膜上に容量が形成されており、素子分離絶縁膜に希ガス元素又は金属元素が含まれていることを特徴とする半導体装置とする。
【解決手段】埋め込み酸化膜と、埋め込み酸化膜上に表面シリコン層を有するＳＯＩ構造を有する半導体装置において、埋め込み酸化膜上に、表面シリコン層を活性層として有するトランジスタと、素子分離絶縁膜を有し、素子分離絶縁膜上に容量が形成されており、素子分離絶縁膜に希ガス元素又は金属元素が含まれていることを特徴とする半導体装置とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にＳＯＩ(silicon on insulator)に形成される素子の活性領域から重金属などの汚染物質を除去するゲッタリング方法を適用して得られる半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
シリコン単結晶基板を用いた大規模集積回路（ＬＳＩ）は、動作速度の高速化により種々の改善がなされているが、さらなる高速化を実現するには寄生容量の低減が必要不可欠であると考えられている。寄生容量の低減には絶縁層上にシリコン単結晶層を形成するＳＯＩが一つの解決手段と考えられている。
【０００３】
ＳＯＩには、シリコン単結晶基板に酸素をイオン注入して埋め込み酸化膜を形成してＳＯＩ構造を形成するＳＩＭＯＸ(Separation by Implanted Oxygen)や、貼り合わせＳＯＩなどが知られている。
【０００４】
ＳＩＭＯＸはシリコン単結晶基板に酸素イオンをイオン注入法により打ち込んだ後、１２００℃以上で熱処理して埋め込み酸化膜を形成し、ＳＯＩ構造を形成するものである。貼り合わせＳＯＩは２枚のシリコン単結晶基板を接着剤を用いずに直接貼り合わせＳＯＩ構造としたものである。
【０００５】
ＳＯＩを用いた素子形成において、素子間の分離方法にはＳＯＩ層を単にエッチングするメサ型素子分離や、ボティ領域にコンタクトを配置するための各種方法が提案されているが、ＬＳＩのプロセスとの整合性や信頼性などの観点からはＬＯＣＯＳ(Local Oxidation of Silicon)法が多く用いられている。
【０００６】
貼り合わせＳＯＩは２枚のシリコン単結晶基板を接着剤なしで直接貼り合わせてＳＯＩ構造とするものである。表面に所定の厚さで酸化膜が形成された第１シリコン単結晶基板と酸化されていない第２シリコン単結晶基板を貼り合わせる。
十分に高い接着強度を得るためには８００℃以上、好ましくは１１００℃、２時間、酸素雰囲気中での熱処理が必要となる。その後、第１シリコン単結晶基板を研磨して所定の厚さにすることによりＳＯＩ構造を得る。製法は若干異なるが、研磨せずに第１シリコン基板の所定の深さの領域に水素注入や多孔質シリコン層を形成し、これを剥離層として用いる方法もある。一方、ＳＩＭＯＸはシリコン単結晶基板に酸素をイオン注入し、埋め込み酸化膜を形成しＳＯＩ構造とするものである。このとき表面シリコン層の結晶を破壊せずに、埋め込み酸化膜を制御された深さに絶縁分離特性を十分満足する厚さと品質をもって形成する必要がある。
【０００７】
ＳＯＩにおいても素子の歩留まりを低下させる重金属などの汚染物質を除去するゲッタリング技術の重要性が認識されている。例えば、ＳＩＭＯＸを形成するには、長時間のイオン注入工程や、１２００℃を超える熱処理が必要となるため、製造過程で鉄、ニッケル、銅、アルミニウムなどの不純物が表面シリコン層に拡散することが問題となっている。また、貼り合わせＳＯＩでは水素結合で貼り合わせるために高温の熱処理が必要となる。やはり製造過程で外界から汚染物質が取り込まれ素子の活性領域を汚染する可能性を持っている。
【０００８】
ゲッタリング技術はシリコン単結晶基板の素子形成領域外に歪みや格子欠陥を形成し、加熱処理によりそこに重金属などの不純物を捕獲または固着させるものであり、汚染による素子の劣化または特性不良を低減する手段として積極的に導入されている。ゲッタリングにはシリコン単結晶基板の外部から物理的または化学的作用を与えてゲッタリング効果をもたせるエクストリンシッックと、シリコン単結晶基板の内部に生成された酸素が関与する格子欠陥の歪み場を利用したイントリンシックゲッタリングに大別されている。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＳＯＩの場合には、シリコン層の下に酸化膜が有ることがシリコン単結晶基板との大きな違いであり、酸化膜を貫いて重金属不純物をゲッタリングサイトに捕獲または固着させることができないか、或いは十分ゲッタリングの効果が得られないことが懸念されている。
【００１０】
一般的には、重金属の拡散係数は酸化膜中ではシリコン単結晶中よりも極めて小さな値をとる。ＳＯＩでは素子形成領域と、基板バルクまたは基板裏面との間に酸化膜が存在するため汚染不純物の拡散が著しく抑えられてしまう。従って、ＳＯＩではゲッタリング技術の適用が極めて困難な状況が発生する。本発明は、ＳＯＩにおいて適したゲッタリング方法を適用して得られる半導体装置及びその作製方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記問題を解決するために本発明は、ＳＯＩ構造を有する基板の表面シリコン層の選択された領域に、希ガス元素を注入し、加熱処理によりその選択された領域に表面シリコン層に含まれる金属などの汚染物質をゲッタリングすることを特徴としている。
【００１２】
希ガス元素としては、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）
、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。イオン注入法またはイオンドープ法（イオンを質量分離しないで注入する方法を指していう）を採用し、ドーズ量は１×１０14〜５×１０16/cm2として、注入領域の結晶構造を破壊する。希ガス元素を表面シリコン層に注入することの効果の一つは、注入によりダングリングボンドを形成し半導体膜に歪みを与えることであり、その他に半導体膜の格子間に当該イオンを注入することで格子歪みが与えることにより歪み場を形成しゲッタリングサイトとする効果がある。特に後者の効果はアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。
【００１３】
加熱処理の温度は不活性気体雰囲気中４５０〜１０００℃、好ましくは７００〜９００℃で行う。１×１０19〜１×１０22/cm2の濃度でシリコン中に注入された希ガス元素は、この熱処理温度範囲によっても外部に再放出されることなく、注入領域にとどまり再結晶化を阻害している。表面シリコン層に含まれる金属不純物は、この歪みが蓄積した希ガス注入領域に移動し、高いゲッタリング効率が得られる。
【００１４】
その後、酸化雰囲気中で８００〜１１５０℃の熱処理を行うと、表面シリコン層に酸化シリコン膜を形成することができる。希ガスを注入した領域は、結晶構造が破壊され酸素の拡散が早くなり、酸化されやすい状況になる。１×１０6〜１×１０7Paの水蒸気雰囲気での酸化（高圧酸化）では酸化がより促進され、７００℃程度でも十分な速度の酸化反応が得られる。
【００１５】
ＬＯＣＯＳによる素子分離構造を形成するためには、表面シリコン層上に酸化シリコン膜と窒化シリコン膜を積層し、開口部に合わせて希ガス元素を注入する。その後、酸化雰囲気中で８００〜１１５０℃の熱処理または、不活性気体雰囲気中４５０〜１０００℃と酸化雰囲気中で８００〜１１５０℃の熱処理を行うことによりゲッタリングとフィールド酸化膜の形成をすることができる。
【００１６】
形成されたフィールド酸化膜には希ガス元素が残存する領域が形成されるので歪みが残存し、金属元素はその領域に濃集したまま存在する。その後の熱処理によって再度表面シリコン層中に拡散することはない。
【００１７】
希ガス元素はイオン注入法またはイオンドープ法で行う。この方法はイオン化した元素を質量分離するか、或いは質量分離せずに注入するかの差はあるが、いずれにしてもイオンを電界により加速してシリコン層に注入する方法に代わりはない。希ガス元素を注入する深さは加速電圧により制御するが、表面シリコン層の表面近傍、表面シリコン層の内部、さらに埋め込み酸化膜にまで希ガス元素を分布させても良い。
【００１８】
このように、本発明の半導体装置は、ＳＯＩの素子分離領域に希ガス元素が注入されており、そこに金属元素を濃集させることにより素子の特性向上を図っている。希ガス元素を注入する深さは、表面シリコン層、又は表面シリコン層と埋め込み酸化膜、又は薄膜シリコン層と、埋め込み酸化膜及びその下層の半導体に注入することによりゲッタリングをすることができる。この素子分離領域にはフィールド酸化膜が形成されＬＯＣＯＳ構造が形成されていても同様な効果を得ることができる。
【００１９】
イオン注入法またはイオンドープ法で注入される希ガス元素としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選ばれた一種または複数種を適用することができる。注入する希ガス元素の濃度は、１０19〜１×１０22/cm3とする。
【００２０】
注入する希ガス元素は、表面シリコン層の素子分離領域に存在する可能性のある鉄、ニッケル、銅、アルミニウムなどの金属元素をゲッタリングすることを目的としている。ＳＩＭＯＸ法や貼り合わせ法で形成されるＳＯＩは、その製造過程で前記金属元素が混入する可能性があるが、従来技術にあるイントリンシックゲッタやエクストリンシックゲッタでは埋め込み酸化膜があるために有効に機能しない。一方、本発明にように素子分離領域に希ガス元素を注入してゲッタリングする方法は埋め込み酸化膜が介在せず、きわめて効果的にゲッタリングをすることができる。
【００２１】
このようなゲッタリングを行うために本発明の半導体装置の作製方法は、ＳＯＩの素子分離領域に希ガス元素を注入し、加熱処理により前記素子分離領域に金属元素を濃集することを特徴としている。希ガス元素を注入する深さは、イオン注入法又はイオンドープ法において加速電圧を増減させることにより制御されるが、表面シリコン層、又は表面シリコン層と埋め込み酸化膜、又は薄膜シリコン層と、埋め込み酸化膜及びその下層の半導体に注入する。
【００２２】
ゲッタリングのための加熱処理の温度は、希ガス元素が注入された薄膜シリコン層が非晶質化され歪みが蓄積されるため４００〜８００℃でゲッタリング効果を得ることができる。また、希ガス元素が注入された領域は素子分離領域であり、ＬＯＣＯＳ構造を形成する場合、フィールド酸化膜が形成されるが、その酸化によっても濃集した金属元素が再拡散するとはない。
【発明の効果】
【００２３】
本発明を用いることにより、ＳＯＩに含まれる金属などの汚染物質を容易にゲッタリングすることができる。ゲッタリングサイトは素子分離用絶縁膜に残るが、そこに濃集した金属元素は再放出されることはなく、作製される素子の信頼性を損なうことはない。本発明のゲッタリング方法は完全空乏型または部分空乏型いずれのＭＯＳトランジスタの製造工程にも適用することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明のゲッタリング法を用いた半導体装置の作製方法を説明する図。
【図２】ＳＯＩ構造の基板を用いたＭＯＳＦＥＴの作製工程を説明する断面図。
【図３】ＳＯＩ構造の基板を用いたＭＯＳＦＥＴの作製工程を説明する断面図。
【図４】ＭＯＳＦＥＴの上面図。
【図５】ＳＯＩ構造の基板を用いたサリサイドによるＭＯＳＦＥＴの作製工程を説明する断面図。
【図６】高圧水蒸気酸化を行うための熱処理装置の構成を説明する図。
【図７】ＳＯＩ構造の半導体基板を用いた液晶表示装置の構造を説明する断面図。
【図８】ＳＲＡＭを設けた画素の回路図を説明する図。
【図９】三板式プロジェクタターの構成を説明する図。
【図１０】希ガス元素を注入して形成されるゲッタリングサイトの形態を説明する図。
【図１１】半導体装置の一例を示す図。
【発明を実施するための形態】
【００２５】
本発明に適用するＳＯＩはその作製法や構造に特別限定を受けるものではない。代表的にはＳＩＭＯＸ、ＥＬＴＲＡＮ（キャノン社の登録商標）、ＵＮＩＢＯＮＤ（エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ社の登録商標）などを使用することができる。
【００２６】
図１（Ａ）は薄膜シリコン層１０１、埋め込み酸化膜１０２、半導体１０３から成るＳＯＩ構造を有する基板の断面構造図である。薄膜シリコン層１０１上には酸化シリコン膜１０４と窒化シリコン膜１０５が積層形成され、その開口部に形成される素子分離領域１０６に希ガス元素をイオン注入法またはイオンドープ法で添加する。注入する希ガス元素の濃度は１×１０19〜１×１０22/cm3とする。
【００２７】
表面シリコン層の希ガス元素が注入された領域では、希ガスがシリコンの格子間に挿入されることにより結晶構造が乱され、それに伴って歪みが蓄積する。その後、窒素雰囲気中において４００〜８００℃の加熱処理をすることにより鉄、ニッケル、銅、マグネシウムなどの金属元素をゲッタリングすることができる。
即ち、希ガス元素が注入された領域がゲッタリングサイトとなり、表面シリコン層の素子形成領域から金属元素を除去することができる。
【００２８】
ゲッタリングサイトの位置は希ガス元素を注入する深さにより決めることができ、図１０（Ａ）に示すように表面シリコン層１０１の表層部のみにゲッタリングサイトを形成しても良い。また、図１０（Ｂ）に示すように表面シリコン層１０１と埋め込み酸化膜１０２に希ガス元素を注入しても良い。また、図１０（Ｃ）に示すように表面シリコン層１０１と埋め込み酸化膜１０２と半導体基板１０３とに希ガス元素を注入しても良い。
【００２９】
さらに、図１（Ｂ）に示すようにドライ酸化又はスチーム酸化により素子分離用絶縁膜（フィールド酸化膜）１０７を形成することにより、ＬＯＣＯＳ構造を得ることができる。素子分離用絶縁膜１０７には希ガス元素と濃集した金属元素が残留するが、これらが素子形成領域に拡散することはない。
【００３０】
こうして形成されるＬＯＣＯＳ構造を用いてＭＯＳトランジスタを形成することができる。本発明のゲッタリング方法は表面シリコン層の厚さや、埋め込み酸化膜の厚さに影響を受けないので、完全空乏型または部分空乏型いずれのＭＯＳトランジスタの製造工程にも適用することができる。また、図１及び図１０で示すように、希ガス元素を注入して形成されるゲッタリングサイトは素子分離領域に残存するので、ＭＯＳトランジスタの製造工程の任意の段階でゲッタリングを行うこともできる。
【００３１】
以下、本発明の実施例について図面を参照して説明する。
【実施例１】
【００３２】
本実施例では、本発明を用いてＳＯＩにＭＯＳトランジスタを作製する工程の一例について図３及び図４を用いて説明する。図３（Ａ）において、まず、半導体基板３０３、埋め込み酸化膜３０２、表面シリコン層３０１から成るＳＯＩ構造の基板が準備される。ＳＯＩ構造はＳＩＭＯＸ法又は貼り合わせＳＯＩ法のいずれであっても良い。ここでは完全空乏型ＳＯＩによるＣＭＯＳプロセスを中心に説明する。
【００３３】
表面シリコン層上にはＣＶＤ法で５０ｎｍの酸化シリコン膜３０４を形成した後、１５０ｎｍの窒化シリコン膜３０５を形成する。次いで光露光工程によりフォトレジストによるマスク３０６を形成する。このマスク３０６の開口部は素子分離領域に対応して設けられるもので、その部分の窒化シリコン膜及び酸化シリコン膜をドライエッチングにより除去する。
【００３４】
その後、図３（Ｂ）に示すように、素子分離領域にイオン注入法又はイオンドープ法により希ガス元素としてアルゴンを１００keVの加速電圧で平均濃度１×１０21/cm3となるように注入し、希ガス添加領域３０７を形成する。そして、ファーネスアニール炉を用い、窒素雰囲気中にて６００℃の加熱処理を行い、希ガス添加領域に表面シリコン層に金属元素などの不純物を濃集させる。
【００３５】
加熱処理の方法としては、その他にハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いたＲＴＡ法を採用する。ＲＴＡ法で行う場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜８００℃程度にまで加熱されるようにする。
【００３６】
マスク３０６を除去した後、図３（Ｃ）に示すように１０００℃の飽和水蒸気中で酸化し、素子分離絶縁膜（フィールド酸化膜）３０８を形成することにより、ＬＯＣＯＳ構造を得ることができる。素子分離用絶縁膜１０７には希ガス元素と濃集した金属元素が残留するが、これらが素子形成領域に拡散することはない。
【００３７】
次いで、図３（Ｄ）に示すように、マスク３０９を形成した後、ｎチャネル型ＭＯＳトランジスタを形成する領域にアクセプタとしてボロンを添加してｐ型半導体領域３１０を形成する。
【００３８】
この後、ＰＭＯＳ及びＮＭＯＳのしきい値電圧を制御するために、アクセプタまたはドナーをイオン注入法で表面シリコン層に注入しても良い。
【００３９】
そして、熱酸化法によりゲート絶縁膜となる酸化シリコン膜３１１を７ｎｍの厚さに形成する。続いて、ゲート用の多結晶シリコン膜をＣＶＤ法により１００〜３００ｎｍの厚さで形成する。このゲート用の多結晶シリコン膜は、低抵抗化するために予め１０21/cm3程度の濃度でリン（Ｐ）をドープしておいても良いし、多結晶シリコン膜を形成した後で濃いｎ型不純物を拡散させても良い。ここでは、さらに低抵抗化するためにこの多結晶シリコン膜上にシリサイド膜を５０〜３００nmの厚さで形成する。シリサイド材料は、モリブデンシリサイド（ＭｏＳｉｘ）、タングステンシリサイド（ＷＳｉｘ）、タンタルシリサイド（ＴａＳｉｘ）、チタンシリサイド（ＴｉＳｉｘ）などを適用することが可能であり、公知の方法に従い形成すれば良い。そして、ゲート電極に対応したレジストパターンを形成してドライエッチングによりゲート電極を形成する。図２（Ｅ）で示すように、ゲート電極は多結晶シリコン（３１２、３１３）とシリサイド（３１４、３１５）から成るポリサイドゲートが形成される。
【００４０】
ゲートを形成した後、ＬＤＤを形成する不純物領域を形成する。ＮＭＯＳを形成する素子領域に対してリン（Ｐ）をイオン注入し、ＰＭＯＳを形成する領域に対してボロン（Ｂ）をイオン注入する。ドーズ量は１×１０13/cm2とする。図２（Ｅ）で示すように、Ｐ型ＭＯＳＦＥＴ形成領域にマスク３１６を設け、ゲートをマスクとしてイオン注入を行うことで、ｎ型ＭＯＳが形成される領域にリン（Ｐ）が添加された不純物領域３１６を形成する。また、図３（Ａ）で示すようにマスク３１７を設けた後、ｐ型ＭＯＳＦＥＴ領域にボロン（Ｂ）を添加し、ｐ型不純物領域３１８を形成する。
【００４１】
その後、全面にＣＶＤ法で酸化シリコン膜又は窒化シリコン膜などの絶縁膜を形成し、異方性ドライエッチングでこの膜を全面にわたって均一にエッチングする。その結果、図３（Ｂ）に示すように絶縁膜がゲートの側壁に残存し、サイドウオールスペーサ３１９、３２０を形成する。このサイドウオールスペーサをマスクに用い、ｎ型ＭＯＳＦＥＴの領域にドナーとなる砒素を５×１０15/cm2のドーズ量でイオン注入し、ｎ型不純物領域（ソースまたはドレイン領域）３２２を形成する。さらに図３（Ｃ）に示すように、ｐ型ＭＯＳＦＥＴの領域にアクセプタとなるボロン（Ｂ）をイオン注入し、ｐ型不純物領域（ソースまたはドレイン領域）３２４を形成する。
【００４２】
そして、ｎ型不純物領域（ソースまたはドレイン領域）３２０およびｐ型不純物領域（ソースまたはドレイン領域）３２４上に残存する酸化シリコン膜をエッチング除去して、層間絶縁膜３２５を全面に形成する。層間絶縁膜３２５は酸化シリコン膜、酸化窒化シリコン膜などにより１００〜２００ｎｍの厚さに形成する。
【００４３】
その後、イオン注入した不純物元素を活性化及び結晶性の回復のために加熱処理を行う。この加熱処理はファーネスアニール炉や瞬間熱アニール（Rapid Thermal Anneal）により行う。加熱処理の条件は任意なものとするが、ファーネスアニール炉を用いた８００℃アニールと１０００℃の瞬間熱アニールにより行うと良い。また、水素化処理は特性を向上させるために必要な処理であり、水素雰囲気中で加熱処理をする方法やプラズマ処理をする方法で行うことができる。層間絶縁膜を窒化シリコン膜で形成し、３５０〜５００℃の加熱処理を行うことで窒化シリコン膜３２０中の水素が放出される。この水素を半導体に拡散させることで水素化し、欠陥を補償することもできる。
【００４４】
そして、第１層間絶縁膜３２５に、ｎ型不純物領域（ソースまたはドレイン領域）３２０およびｐ型不純物領域（ソースまたはドレイン領域）３２４に達するコンタクトホールを形成し、配線３２６、３２７を形成する。配線に使用する材料に限定はないが、低抵抗材料として通常良く用いられるアルミニウム（Ａｌ）
を用いると良い。また、Ａｌとチタン（Ｔｉ）の積層構造としても良い。
【００４５】
第２層間絶縁膜３２９はＣＶＤ法により酸化シリコン膜を１〜２μmの厚さに形成し、その後ＣＭＰ（化学的機械的研磨）により表面を平坦化する。この第２層間絶縁膜にコンタクトホールを形成した後、Ｗプラグ電極を形成し、窒化チタン、アルミニウムの積層構造の第２電極を形成する。図４はこのようなｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの配置に上面図を示す。
【００４６】
このようにして、ｎチャネル型ＭＯＳトランジスタ３３１とｐチャネル型ＭＯＳトランジスタ３３０が完成する。本実施形態で説明したトランジスタの構造はあくまで一実施形態であり、図２〜３に示した作製工程及び構造に限定される必要はない。これらのトランジスタを使ってＣＭＯＳ回路やＮＭＯＳ回路、ＰＭＯＳ回路を形成することができる。また、シフトレジスタ、バッファ、サンプリング、Ｄ／Ａコンバータ、ラッチ、などの各種回路を形成することが可能であり、メモリ、ＣＰＵ、ゲートアレイ、ＲＩＳＣなどの半導体装置を作製することができる。そしてこのような回路は、ＭＯＳで構成されることにより高速動作が可能であり、また、駆動電圧を３〜５Ｖとして低消費電力化をすることもできる。
【実施例２】
【００４７】
本実施例では、サリサイド技術を用いたＭＯＳトランジスタの製造工程の一実施例を説明する。
【００４８】
図５（Ａ）において、実施例１と同様にしてゲート電極、サイドウオールスペーサを形成する。ゲート電極は２００ｎｍの多結晶シリコンで形成し、ｎ型及びｐ型ＭＯＳＦＥＴのそれぞれのソース及びドレイン領域形成時にｎ型、ｐ型の不純物を同時に添加してデュアルゲートを形成する。
【００４９】
その後、不純物の拡散、活性化及び結晶性回復のための加熱処理を行う。加熱処理は８００℃のファーネスアアニールと１０００℃の瞬間熱アニールにより行う。
【００５０】
次に、チタンシリサイド（ＴｉＳｉ2）を用いたサリサイドの形成を行う。２０ｎｍのチタン（Ｔｉ）膜３４０を堆積し、１回目のＲＴＡ処理を６００〜６５０℃で行う。その後、未反応のチタンを除去して２回目の８５０℃のＲＴＡ処理によってＴｉＳｉ2サリサイド膜３４３〜３４６が得られる。表面シリコン層上のサリサイド層の表面抵抗は１０Ω／sq.が得られる。
【００５１】
以降の工程は実施例１と同様にして行われ、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴを作製することができる。
【実施例３】
【００５２】
高圧水蒸気加熱処理は酸化力が強く、低温でも欠陥密度や固定電荷密度が低い酸化膜の形成が可能である。素子分離絶縁膜を形成する酸化処理に高圧水蒸気酸化を用いると、酸化膜中に希ガス元素を残した状態で、膜の緻密化が進みストレスの低い酸化膜の形成が可能となる。
希ガス元素が混入したシリコンを酸化すると、当然のことながら希ガス元素が酸化膜中に残留し、酸化膜中に欠陥の多い酸化膜が形成されてしまう。しかし、１×１０6〜５×１０6Paの水蒸気雰囲気中で加熱することにより酸化が促進され、欠陥の少ない酸化膜の形成が可能となる。
【００５３】
図６は高圧水蒸気酸化を行うための装置の構成を説明する図である。金属でできた圧力容器２０１の内側にヒーター２０３と石英製の反応管２０２が設けられている。基板２０５は石英製の基板カセット２０４に設置される。水蒸気は、純水供給手段２０７により圧力容器２０１内に供給され、蒸発手段２０６により水蒸気を反応管内に供給する。反応管内は飽和蒸気圧に達するまで水蒸気の圧力が増加する。
【００５４】
高圧水蒸気加熱処理は酸化膜の形成に好適に用いることができるが、特に本発明において希ガス元素をイオン注入した表面シリコン層の酸化に用いると良い。
【実施例４】
【００５５】
ＳＯＩ構造の半導体基板を用いた応用の一例として表示装置の構成を図７を用いて説明する。図７は液晶表示装置の一例であり、駆動回路４００のｐ型ＭＯＳＦＥＴ４０２、ｎ型ＭＯＳＦＥＴ４０３及び画素部４０１のｎ型ＭＯＳＦＥＴ４０４は実施例１と同様にして作製されるものである。画素を形成する画素電極４０８は平坦化の加工処理がなされた第２層間絶縁膜４０７上に形成されている。
４０９は画素電極と同時に形成される金属層であり、駆動回路４００上に設けられ遮光層となっている。液晶に印加する電圧を保持するために補助的に設けられる補助容量は素子分離絶縁膜上に形成された電極４０６と画素電極４０８と第２層間絶縁膜４０７とにより形成している。
【００５６】
対向側の基板４１０はガラスまたは石英材から形成し、透明電極４１１を画素部に形成する。配向膜４１２、４１３を形成しラビング処理をして対向側の基板４１０とＭＯＳＦＥＴが形成された半導体基板とをシール材を用いて貼り合わせる。液晶４１４はＴＮ液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。
【００５７】
画素部４０１にはスイッチング用のｎ型ＭＯＳＦＥＴ４０４のみを示しているが、それ以外にもｐ型ＭＯＳＦＥＴを形成して各画素に記憶回路（メモリー）を形成しても良い。図８はそのようなメモリーを設けた画素の構成を回路図として示している。
【００５８】
図８は１画素分の回路構成を示したものであり、液晶のスイッチング素子７０５と、スタティックメモリー（ＳＲＡＭ）７０７と液晶素子７０８とが設けられている。スイッチング素子７０５やＳＲＡＭ７０７はｐ型及びｎ型ＭＯＳＦＥＴで形成されている。
【００５９】
スイッチング素子７０５のゲートは走査線７０９に接続されている。また、スイッチング素子７０５のソース又はドレイン領域の一方はデータ線に接続し、他方はＳＲＡＭ７０７の入力側に接続されている。ＳＲＡＭ７０７はｎ型及びｐ型ＭＯＳＦＥＴで構成され、ｐ型ＭＯＳＦＥＴのソース側は高電位電源線（ＶDD）
接続され、ＶDDが印加されている。また、ｎ型ＭＯＳＦＥＴのソース側は低電位電源線（ＶSS）に接続されている。一対のｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴはそのゲート及びドレインはそれぞれ接続されている。そして、一方のｐ型及びｎ型ＭＯＳＦＥＴ対のドレインが、他方のｐ型及びｎ型ＭＯＳＦＥＴ対のゲートと同じ電位に保たれている。ＳＲＡＭの出力側は液晶セルの画素電極と接続されている。
【００６０】
ＳＲＡＭは入力電圧Ｖinを保持し、その反転信号であるＶoutを出力するように設計されている。ゲート線の選択信号によりスイッチング素子７０５がオンになり、データ線のデジタルビデオ信号がＳＲＡＭに入力される。ＳＲＡＭに入力されたデジタルビデオ信号は、次のジタルビデオが入力するまでの間保持される。そして、ＳＲＡＭの出力信号が液晶セルの画素電極に入力される。こうして液晶が駆動される。これを各画素毎に行うことにより画素部に映像を映し出すことができる。このように画素にＳＲＡＭを設けることにより各画素毎にデジタルビデオ信号を記憶することが可能となり、それをもって映像の表示を行うことができる。デジタルビデオ信号が各画素毎に記憶されるので、例えば静止画を表示するような場合には常時書き込みを繰り返す必要がなく、低消費電力化を図ることができる。
【００６１】
こうしてＳＯＩ構造の半導体基板を用い、反射型の液晶表示装置を形成することができる。半導体基板を用いたＭＯＳＦＥＴのプロセスはＬＳＩの生産技術をそのまま応用することができるので画素の高密度化に対して有利である。従って、好適な応用の一例として、プロジェクターのライトバルブを形成するのに用いることができる。
【００６２】
図９は、反射型の表示装置を三板式投影装置に適用した一例を示している。図９において、メタルハライドランプ、ハロゲンランプなどからなる光源９０１から放射された光は、偏光ビームスプリッター９０２で反射され、クロスダイクロイックミラー９０３に進む。尚、偏光ビームスプリッターとは光の偏光方向によって反射したり透過したりする機能を有した光学フィルターである。この場合、光源９０１からの光は偏光ビームスプリッター９０２で反射されるような偏光を与えてある。
【００６３】
クロスダイクロイックミラー９０３では、赤（Ｒ）に対応する液晶表示装置９０４の方向に赤（Ｒ）成分光が反射され、青（Ｂ）に対応する液晶表示装置９０６の方向に青（Ｂ）成分光が反射される。また、緑（Ｇ）成分光はクロスダイクロイックミラー９０３を透過して、緑（Ｇ）に対応する液晶表示装置９０５に入射する。各色に対応した液晶表示装置９０４〜９０６は、画素がオフ状態にある時は入射光の偏光方向を変化させないで反射するように液晶分子を配向している。また、画素がオン状態にある時は液晶層の配向状態が変化し、入射光の偏光方向もそれに伴って変化するように構成されている。
【００６４】
これらの液晶表示装置９０４〜９０６で反射された光は再びクロスダイクロイックミラー９０３で反射（緑（Ｇ）成分光は透過）して合成され、再び偏光ビームスプリッター９０２へと入射する。この時、オン状態にある画素領域で反射された光は偏光方向が変化するため偏光ビームスプリッター９０２を透過する。一方、オフ状態にある画素領域で反射された光は偏光方向が変化しないため偏光ビームスプリッター９０２で反射される。このように、画素部にマトリクス状に配置された画素領域を複数のトランジスタでオン・オフ制御することによって特定の画素領域で反射された光のみが偏光ビームスプリッター９０２を透過できるようになる。この動作は各液晶表示装置９０４〜９０６で共通である。
【００６５】
以上のようにして偏光ビームスプリッター９０２を透過した画像情報を含む光は投影レンズ等で構成される光学系レンズ９０７でスクリーン９０８に映し出される。ここでは、基本的な構成について示したが、このような原理を応用して投影型の電気光学装置を実現することができる。
【００６６】
尚、図９で示すプロジェクターの構成は一実施例であり、図９で示す光学系の構成にのみ限定されるものではない。また、ここでは本発明を液晶表示装置に応用した場合について示したが、その他にもマイクロプロセッサやメモリー、ゲートアレーによるＬＳＩなどあらゆる集積回路に適用することができる。
【実施例５】
【００６７】
本発明を用いることにより様々な半導体装置を製造することができる。その様な半導体装置として、ゴーグル型表示装置（ヘッドマウントディスプレイ）、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）などが挙げられる。それら半導体装置の具体例を図１１に示す。
【００６８】
図１１（Ａ）は携帯電話機であり、本体３４０１、音声出力部３４０２、音声入力部３４０３、表示部３４０４、操作スイッチ３４０５、アンテナ３４０６を含む。本発明を用いることにより、表示部３４０４やその他集積回路を製造することができる。
【００６９】
図１１（Ｂ）はヘッドマウントＥＬディスプレイの一部（右片側）であり、本体３３２１、信号ケーブル３３２２、頭部固定バンド３３２３、投影部３３２４、光学系３３２５、表示部３３２６等を含む。本発明を用いることにより、表示部３３２６やその他集積回路を製造することができる。
【００７０】
図１１（Ｃ）はゴーグル型表示装置（ヘッドマウントディスプレイ）であり、本体３３４１、表示部３３４２、アーム部３３４３を含む。本発明を用いることにより、表示部３３４２やその他集積回路を製造することができる。
【００７１】
以上の様に、本発明の適用範囲は極めて広く、様々な電子装置に適用することが可能である。また、本実施例の電子装置は実施例１〜４のどのような組み合わせからなる構成を用いても実現することができる。
【技術分野】
【０００１】
本発明は、特にＳＯＩ(silicon on insulator)に形成される素子の活性領域から重金属などの汚染物質を除去するゲッタリング方法を適用して得られる半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
シリコン単結晶基板を用いた大規模集積回路（ＬＳＩ）は、動作速度の高速化により種々の改善がなされているが、さらなる高速化を実現するには寄生容量の低減が必要不可欠であると考えられている。寄生容量の低減には絶縁層上にシリコン単結晶層を形成するＳＯＩが一つの解決手段と考えられている。
【０００３】
ＳＯＩには、シリコン単結晶基板に酸素をイオン注入して埋め込み酸化膜を形成してＳＯＩ構造を形成するＳＩＭＯＸ(Separation by Implanted Oxygen)や、貼り合わせＳＯＩなどが知られている。
【０００４】
ＳＩＭＯＸはシリコン単結晶基板に酸素イオンをイオン注入法により打ち込んだ後、１２００℃以上で熱処理して埋め込み酸化膜を形成し、ＳＯＩ構造を形成するものである。貼り合わせＳＯＩは２枚のシリコン単結晶基板を接着剤を用いずに直接貼り合わせＳＯＩ構造としたものである。
【０００５】
ＳＯＩを用いた素子形成において、素子間の分離方法にはＳＯＩ層を単にエッチングするメサ型素子分離や、ボティ領域にコンタクトを配置するための各種方法が提案されているが、ＬＳＩのプロセスとの整合性や信頼性などの観点からはＬＯＣＯＳ(Local Oxidation of Silicon)法が多く用いられている。
【０００６】
貼り合わせＳＯＩは２枚のシリコン単結晶基板を接着剤なしで直接貼り合わせてＳＯＩ構造とするものである。表面に所定の厚さで酸化膜が形成された第１シリコン単結晶基板と酸化されていない第２シリコン単結晶基板を貼り合わせる。
十分に高い接着強度を得るためには８００℃以上、好ましくは１１００℃、２時間、酸素雰囲気中での熱処理が必要となる。その後、第１シリコン単結晶基板を研磨して所定の厚さにすることによりＳＯＩ構造を得る。製法は若干異なるが、研磨せずに第１シリコン基板の所定の深さの領域に水素注入や多孔質シリコン層を形成し、これを剥離層として用いる方法もある。一方、ＳＩＭＯＸはシリコン単結晶基板に酸素をイオン注入し、埋め込み酸化膜を形成しＳＯＩ構造とするものである。このとき表面シリコン層の結晶を破壊せずに、埋め込み酸化膜を制御された深さに絶縁分離特性を十分満足する厚さと品質をもって形成する必要がある。
【０００７】
ＳＯＩにおいても素子の歩留まりを低下させる重金属などの汚染物質を除去するゲッタリング技術の重要性が認識されている。例えば、ＳＩＭＯＸを形成するには、長時間のイオン注入工程や、１２００℃を超える熱処理が必要となるため、製造過程で鉄、ニッケル、銅、アルミニウムなどの不純物が表面シリコン層に拡散することが問題となっている。また、貼り合わせＳＯＩでは水素結合で貼り合わせるために高温の熱処理が必要となる。やはり製造過程で外界から汚染物質が取り込まれ素子の活性領域を汚染する可能性を持っている。
【０００８】
ゲッタリング技術はシリコン単結晶基板の素子形成領域外に歪みや格子欠陥を形成し、加熱処理によりそこに重金属などの不純物を捕獲または固着させるものであり、汚染による素子の劣化または特性不良を低減する手段として積極的に導入されている。ゲッタリングにはシリコン単結晶基板の外部から物理的または化学的作用を与えてゲッタリング効果をもたせるエクストリンシッックと、シリコン単結晶基板の内部に生成された酸素が関与する格子欠陥の歪み場を利用したイントリンシックゲッタリングに大別されている。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＳＯＩの場合には、シリコン層の下に酸化膜が有ることがシリコン単結晶基板との大きな違いであり、酸化膜を貫いて重金属不純物をゲッタリングサイトに捕獲または固着させることができないか、或いは十分ゲッタリングの効果が得られないことが懸念されている。
【００１０】
一般的には、重金属の拡散係数は酸化膜中ではシリコン単結晶中よりも極めて小さな値をとる。ＳＯＩでは素子形成領域と、基板バルクまたは基板裏面との間に酸化膜が存在するため汚染不純物の拡散が著しく抑えられてしまう。従って、ＳＯＩではゲッタリング技術の適用が極めて困難な状況が発生する。本発明は、ＳＯＩにおいて適したゲッタリング方法を適用して得られる半導体装置及びその作製方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記問題を解決するために本発明は、ＳＯＩ構造を有する基板の表面シリコン層の選択された領域に、希ガス元素を注入し、加熱処理によりその選択された領域に表面シリコン層に含まれる金属などの汚染物質をゲッタリングすることを特徴としている。
【００１２】
希ガス元素としては、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）
、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。イオン注入法またはイオンドープ法（イオンを質量分離しないで注入する方法を指していう）を採用し、ドーズ量は１×１０14〜５×１０16/cm2として、注入領域の結晶構造を破壊する。希ガス元素を表面シリコン層に注入することの効果の一つは、注入によりダングリングボンドを形成し半導体膜に歪みを与えることであり、その他に半導体膜の格子間に当該イオンを注入することで格子歪みが与えることにより歪み場を形成しゲッタリングサイトとする効果がある。特に後者の効果はアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。
【００１３】
加熱処理の温度は不活性気体雰囲気中４５０〜１０００℃、好ましくは７００〜９００℃で行う。１×１０19〜１×１０22/cm2の濃度でシリコン中に注入された希ガス元素は、この熱処理温度範囲によっても外部に再放出されることなく、注入領域にとどまり再結晶化を阻害している。表面シリコン層に含まれる金属不純物は、この歪みが蓄積した希ガス注入領域に移動し、高いゲッタリング効率が得られる。
【００１４】
その後、酸化雰囲気中で８００〜１１５０℃の熱処理を行うと、表面シリコン層に酸化シリコン膜を形成することができる。希ガスを注入した領域は、結晶構造が破壊され酸素の拡散が早くなり、酸化されやすい状況になる。１×１０6〜１×１０7Paの水蒸気雰囲気での酸化（高圧酸化）では酸化がより促進され、７００℃程度でも十分な速度の酸化反応が得られる。
【００１５】
ＬＯＣＯＳによる素子分離構造を形成するためには、表面シリコン層上に酸化シリコン膜と窒化シリコン膜を積層し、開口部に合わせて希ガス元素を注入する。その後、酸化雰囲気中で８００〜１１５０℃の熱処理または、不活性気体雰囲気中４５０〜１０００℃と酸化雰囲気中で８００〜１１５０℃の熱処理を行うことによりゲッタリングとフィールド酸化膜の形成をすることができる。
【００１６】
形成されたフィールド酸化膜には希ガス元素が残存する領域が形成されるので歪みが残存し、金属元素はその領域に濃集したまま存在する。その後の熱処理によって再度表面シリコン層中に拡散することはない。
【００１７】
希ガス元素はイオン注入法またはイオンドープ法で行う。この方法はイオン化した元素を質量分離するか、或いは質量分離せずに注入するかの差はあるが、いずれにしてもイオンを電界により加速してシリコン層に注入する方法に代わりはない。希ガス元素を注入する深さは加速電圧により制御するが、表面シリコン層の表面近傍、表面シリコン層の内部、さらに埋め込み酸化膜にまで希ガス元素を分布させても良い。
【００１８】
このように、本発明の半導体装置は、ＳＯＩの素子分離領域に希ガス元素が注入されており、そこに金属元素を濃集させることにより素子の特性向上を図っている。希ガス元素を注入する深さは、表面シリコン層、又は表面シリコン層と埋め込み酸化膜、又は薄膜シリコン層と、埋め込み酸化膜及びその下層の半導体に注入することによりゲッタリングをすることができる。この素子分離領域にはフィールド酸化膜が形成されＬＯＣＯＳ構造が形成されていても同様な効果を得ることができる。
【００１９】
イオン注入法またはイオンドープ法で注入される希ガス元素としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選ばれた一種または複数種を適用することができる。注入する希ガス元素の濃度は、１０19〜１×１０22/cm3とする。
【００２０】
注入する希ガス元素は、表面シリコン層の素子分離領域に存在する可能性のある鉄、ニッケル、銅、アルミニウムなどの金属元素をゲッタリングすることを目的としている。ＳＩＭＯＸ法や貼り合わせ法で形成されるＳＯＩは、その製造過程で前記金属元素が混入する可能性があるが、従来技術にあるイントリンシックゲッタやエクストリンシックゲッタでは埋め込み酸化膜があるために有効に機能しない。一方、本発明にように素子分離領域に希ガス元素を注入してゲッタリングする方法は埋め込み酸化膜が介在せず、きわめて効果的にゲッタリングをすることができる。
【００２１】
このようなゲッタリングを行うために本発明の半導体装置の作製方法は、ＳＯＩの素子分離領域に希ガス元素を注入し、加熱処理により前記素子分離領域に金属元素を濃集することを特徴としている。希ガス元素を注入する深さは、イオン注入法又はイオンドープ法において加速電圧を増減させることにより制御されるが、表面シリコン層、又は表面シリコン層と埋め込み酸化膜、又は薄膜シリコン層と、埋め込み酸化膜及びその下層の半導体に注入する。
【００２２】
ゲッタリングのための加熱処理の温度は、希ガス元素が注入された薄膜シリコン層が非晶質化され歪みが蓄積されるため４００〜８００℃でゲッタリング効果を得ることができる。また、希ガス元素が注入された領域は素子分離領域であり、ＬＯＣＯＳ構造を形成する場合、フィールド酸化膜が形成されるが、その酸化によっても濃集した金属元素が再拡散するとはない。
【発明の効果】
【００２３】
本発明を用いることにより、ＳＯＩに含まれる金属などの汚染物質を容易にゲッタリングすることができる。ゲッタリングサイトは素子分離用絶縁膜に残るが、そこに濃集した金属元素は再放出されることはなく、作製される素子の信頼性を損なうことはない。本発明のゲッタリング方法は完全空乏型または部分空乏型いずれのＭＯＳトランジスタの製造工程にも適用することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明のゲッタリング法を用いた半導体装置の作製方法を説明する図。
【図２】ＳＯＩ構造の基板を用いたＭＯＳＦＥＴの作製工程を説明する断面図。
【図３】ＳＯＩ構造の基板を用いたＭＯＳＦＥＴの作製工程を説明する断面図。
【図４】ＭＯＳＦＥＴの上面図。
【図５】ＳＯＩ構造の基板を用いたサリサイドによるＭＯＳＦＥＴの作製工程を説明する断面図。
【図６】高圧水蒸気酸化を行うための熱処理装置の構成を説明する図。
【図７】ＳＯＩ構造の半導体基板を用いた液晶表示装置の構造を説明する断面図。
【図８】ＳＲＡＭを設けた画素の回路図を説明する図。
【図９】三板式プロジェクタターの構成を説明する図。
【図１０】希ガス元素を注入して形成されるゲッタリングサイトの形態を説明する図。
【図１１】半導体装置の一例を示す図。
【発明を実施するための形態】
【００２５】
本発明に適用するＳＯＩはその作製法や構造に特別限定を受けるものではない。代表的にはＳＩＭＯＸ、ＥＬＴＲＡＮ（キャノン社の登録商標）、ＵＮＩＢＯＮＤ（エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ社の登録商標）などを使用することができる。
【００２６】
図１（Ａ）は薄膜シリコン層１０１、埋め込み酸化膜１０２、半導体１０３から成るＳＯＩ構造を有する基板の断面構造図である。薄膜シリコン層１０１上には酸化シリコン膜１０４と窒化シリコン膜１０５が積層形成され、その開口部に形成される素子分離領域１０６に希ガス元素をイオン注入法またはイオンドープ法で添加する。注入する希ガス元素の濃度は１×１０19〜１×１０22/cm3とする。
【００２７】
表面シリコン層の希ガス元素が注入された領域では、希ガスがシリコンの格子間に挿入されることにより結晶構造が乱され、それに伴って歪みが蓄積する。その後、窒素雰囲気中において４００〜８００℃の加熱処理をすることにより鉄、ニッケル、銅、マグネシウムなどの金属元素をゲッタリングすることができる。
即ち、希ガス元素が注入された領域がゲッタリングサイトとなり、表面シリコン層の素子形成領域から金属元素を除去することができる。
【００２８】
ゲッタリングサイトの位置は希ガス元素を注入する深さにより決めることができ、図１０（Ａ）に示すように表面シリコン層１０１の表層部のみにゲッタリングサイトを形成しても良い。また、図１０（Ｂ）に示すように表面シリコン層１０１と埋め込み酸化膜１０２に希ガス元素を注入しても良い。また、図１０（Ｃ）に示すように表面シリコン層１０１と埋め込み酸化膜１０２と半導体基板１０３とに希ガス元素を注入しても良い。
【００２９】
さらに、図１（Ｂ）に示すようにドライ酸化又はスチーム酸化により素子分離用絶縁膜（フィールド酸化膜）１０７を形成することにより、ＬＯＣＯＳ構造を得ることができる。素子分離用絶縁膜１０７には希ガス元素と濃集した金属元素が残留するが、これらが素子形成領域に拡散することはない。
【００３０】
こうして形成されるＬＯＣＯＳ構造を用いてＭＯＳトランジスタを形成することができる。本発明のゲッタリング方法は表面シリコン層の厚さや、埋め込み酸化膜の厚さに影響を受けないので、完全空乏型または部分空乏型いずれのＭＯＳトランジスタの製造工程にも適用することができる。また、図１及び図１０で示すように、希ガス元素を注入して形成されるゲッタリングサイトは素子分離領域に残存するので、ＭＯＳトランジスタの製造工程の任意の段階でゲッタリングを行うこともできる。
【００３１】
以下、本発明の実施例について図面を参照して説明する。
【実施例１】
【００３２】
本実施例では、本発明を用いてＳＯＩにＭＯＳトランジスタを作製する工程の一例について図３及び図４を用いて説明する。図３（Ａ）において、まず、半導体基板３０３、埋め込み酸化膜３０２、表面シリコン層３０１から成るＳＯＩ構造の基板が準備される。ＳＯＩ構造はＳＩＭＯＸ法又は貼り合わせＳＯＩ法のいずれであっても良い。ここでは完全空乏型ＳＯＩによるＣＭＯＳプロセスを中心に説明する。
【００３３】
表面シリコン層上にはＣＶＤ法で５０ｎｍの酸化シリコン膜３０４を形成した後、１５０ｎｍの窒化シリコン膜３０５を形成する。次いで光露光工程によりフォトレジストによるマスク３０６を形成する。このマスク３０６の開口部は素子分離領域に対応して設けられるもので、その部分の窒化シリコン膜及び酸化シリコン膜をドライエッチングにより除去する。
【００３４】
その後、図３（Ｂ）に示すように、素子分離領域にイオン注入法又はイオンドープ法により希ガス元素としてアルゴンを１００keVの加速電圧で平均濃度１×１０21/cm3となるように注入し、希ガス添加領域３０７を形成する。そして、ファーネスアニール炉を用い、窒素雰囲気中にて６００℃の加熱処理を行い、希ガス添加領域に表面シリコン層に金属元素などの不純物を濃集させる。
【００３５】
加熱処理の方法としては、その他にハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いたＲＴＡ法を採用する。ＲＴＡ法で行う場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜８００℃程度にまで加熱されるようにする。
【００３６】
マスク３０６を除去した後、図３（Ｃ）に示すように１０００℃の飽和水蒸気中で酸化し、素子分離絶縁膜（フィールド酸化膜）３０８を形成することにより、ＬＯＣＯＳ構造を得ることができる。素子分離用絶縁膜１０７には希ガス元素と濃集した金属元素が残留するが、これらが素子形成領域に拡散することはない。
【００３７】
次いで、図３（Ｄ）に示すように、マスク３０９を形成した後、ｎチャネル型ＭＯＳトランジスタを形成する領域にアクセプタとしてボロンを添加してｐ型半導体領域３１０を形成する。
【００３８】
この後、ＰＭＯＳ及びＮＭＯＳのしきい値電圧を制御するために、アクセプタまたはドナーをイオン注入法で表面シリコン層に注入しても良い。
【００３９】
そして、熱酸化法によりゲート絶縁膜となる酸化シリコン膜３１１を７ｎｍの厚さに形成する。続いて、ゲート用の多結晶シリコン膜をＣＶＤ法により１００〜３００ｎｍの厚さで形成する。このゲート用の多結晶シリコン膜は、低抵抗化するために予め１０21/cm3程度の濃度でリン（Ｐ）をドープしておいても良いし、多結晶シリコン膜を形成した後で濃いｎ型不純物を拡散させても良い。ここでは、さらに低抵抗化するためにこの多結晶シリコン膜上にシリサイド膜を５０〜３００nmの厚さで形成する。シリサイド材料は、モリブデンシリサイド（ＭｏＳｉｘ）、タングステンシリサイド（ＷＳｉｘ）、タンタルシリサイド（ＴａＳｉｘ）、チタンシリサイド（ＴｉＳｉｘ）などを適用することが可能であり、公知の方法に従い形成すれば良い。そして、ゲート電極に対応したレジストパターンを形成してドライエッチングによりゲート電極を形成する。図２（Ｅ）で示すように、ゲート電極は多結晶シリコン（３１２、３１３）とシリサイド（３１４、３１５）から成るポリサイドゲートが形成される。
【００４０】
ゲートを形成した後、ＬＤＤを形成する不純物領域を形成する。ＮＭＯＳを形成する素子領域に対してリン（Ｐ）をイオン注入し、ＰＭＯＳを形成する領域に対してボロン（Ｂ）をイオン注入する。ドーズ量は１×１０13/cm2とする。図２（Ｅ）で示すように、Ｐ型ＭＯＳＦＥＴ形成領域にマスク３１６を設け、ゲートをマスクとしてイオン注入を行うことで、ｎ型ＭＯＳが形成される領域にリン（Ｐ）が添加された不純物領域３１６を形成する。また、図３（Ａ）で示すようにマスク３１７を設けた後、ｐ型ＭＯＳＦＥＴ領域にボロン（Ｂ）を添加し、ｐ型不純物領域３１８を形成する。
【００４１】
その後、全面にＣＶＤ法で酸化シリコン膜又は窒化シリコン膜などの絶縁膜を形成し、異方性ドライエッチングでこの膜を全面にわたって均一にエッチングする。その結果、図３（Ｂ）に示すように絶縁膜がゲートの側壁に残存し、サイドウオールスペーサ３１９、３２０を形成する。このサイドウオールスペーサをマスクに用い、ｎ型ＭＯＳＦＥＴの領域にドナーとなる砒素を５×１０15/cm2のドーズ量でイオン注入し、ｎ型不純物領域（ソースまたはドレイン領域）３２２を形成する。さらに図３（Ｃ）に示すように、ｐ型ＭＯＳＦＥＴの領域にアクセプタとなるボロン（Ｂ）をイオン注入し、ｐ型不純物領域（ソースまたはドレイン領域）３２４を形成する。
【００４２】
そして、ｎ型不純物領域（ソースまたはドレイン領域）３２０およびｐ型不純物領域（ソースまたはドレイン領域）３２４上に残存する酸化シリコン膜をエッチング除去して、層間絶縁膜３２５を全面に形成する。層間絶縁膜３２５は酸化シリコン膜、酸化窒化シリコン膜などにより１００〜２００ｎｍの厚さに形成する。
【００４３】
その後、イオン注入した不純物元素を活性化及び結晶性の回復のために加熱処理を行う。この加熱処理はファーネスアニール炉や瞬間熱アニール（Rapid Thermal Anneal）により行う。加熱処理の条件は任意なものとするが、ファーネスアニール炉を用いた８００℃アニールと１０００℃の瞬間熱アニールにより行うと良い。また、水素化処理は特性を向上させるために必要な処理であり、水素雰囲気中で加熱処理をする方法やプラズマ処理をする方法で行うことができる。層間絶縁膜を窒化シリコン膜で形成し、３５０〜５００℃の加熱処理を行うことで窒化シリコン膜３２０中の水素が放出される。この水素を半導体に拡散させることで水素化し、欠陥を補償することもできる。
【００４４】
そして、第１層間絶縁膜３２５に、ｎ型不純物領域（ソースまたはドレイン領域）３２０およびｐ型不純物領域（ソースまたはドレイン領域）３２４に達するコンタクトホールを形成し、配線３２６、３２７を形成する。配線に使用する材料に限定はないが、低抵抗材料として通常良く用いられるアルミニウム（Ａｌ）
を用いると良い。また、Ａｌとチタン（Ｔｉ）の積層構造としても良い。
【００４５】
第２層間絶縁膜３２９はＣＶＤ法により酸化シリコン膜を１〜２μmの厚さに形成し、その後ＣＭＰ（化学的機械的研磨）により表面を平坦化する。この第２層間絶縁膜にコンタクトホールを形成した後、Ｗプラグ電極を形成し、窒化チタン、アルミニウムの積層構造の第２電極を形成する。図４はこのようなｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴの配置に上面図を示す。
【００４６】
このようにして、ｎチャネル型ＭＯＳトランジスタ３３１とｐチャネル型ＭＯＳトランジスタ３３０が完成する。本実施形態で説明したトランジスタの構造はあくまで一実施形態であり、図２〜３に示した作製工程及び構造に限定される必要はない。これらのトランジスタを使ってＣＭＯＳ回路やＮＭＯＳ回路、ＰＭＯＳ回路を形成することができる。また、シフトレジスタ、バッファ、サンプリング、Ｄ／Ａコンバータ、ラッチ、などの各種回路を形成することが可能であり、メモリ、ＣＰＵ、ゲートアレイ、ＲＩＳＣなどの半導体装置を作製することができる。そしてこのような回路は、ＭＯＳで構成されることにより高速動作が可能であり、また、駆動電圧を３〜５Ｖとして低消費電力化をすることもできる。
【実施例２】
【００４７】
本実施例では、サリサイド技術を用いたＭＯＳトランジスタの製造工程の一実施例を説明する。
【００４８】
図５（Ａ）において、実施例１と同様にしてゲート電極、サイドウオールスペーサを形成する。ゲート電極は２００ｎｍの多結晶シリコンで形成し、ｎ型及びｐ型ＭＯＳＦＥＴのそれぞれのソース及びドレイン領域形成時にｎ型、ｐ型の不純物を同時に添加してデュアルゲートを形成する。
【００４９】
その後、不純物の拡散、活性化及び結晶性回復のための加熱処理を行う。加熱処理は８００℃のファーネスアアニールと１０００℃の瞬間熱アニールにより行う。
【００５０】
次に、チタンシリサイド（ＴｉＳｉ2）を用いたサリサイドの形成を行う。２０ｎｍのチタン（Ｔｉ）膜３４０を堆積し、１回目のＲＴＡ処理を６００〜６５０℃で行う。その後、未反応のチタンを除去して２回目の８５０℃のＲＴＡ処理によってＴｉＳｉ2サリサイド膜３４３〜３４６が得られる。表面シリコン層上のサリサイド層の表面抵抗は１０Ω／sq.が得られる。
【００５１】
以降の工程は実施例１と同様にして行われ、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴを作製することができる。
【実施例３】
【００５２】
高圧水蒸気加熱処理は酸化力が強く、低温でも欠陥密度や固定電荷密度が低い酸化膜の形成が可能である。素子分離絶縁膜を形成する酸化処理に高圧水蒸気酸化を用いると、酸化膜中に希ガス元素を残した状態で、膜の緻密化が進みストレスの低い酸化膜の形成が可能となる。
希ガス元素が混入したシリコンを酸化すると、当然のことながら希ガス元素が酸化膜中に残留し、酸化膜中に欠陥の多い酸化膜が形成されてしまう。しかし、１×１０6〜５×１０6Paの水蒸気雰囲気中で加熱することにより酸化が促進され、欠陥の少ない酸化膜の形成が可能となる。
【００５３】
図６は高圧水蒸気酸化を行うための装置の構成を説明する図である。金属でできた圧力容器２０１の内側にヒーター２０３と石英製の反応管２０２が設けられている。基板２０５は石英製の基板カセット２０４に設置される。水蒸気は、純水供給手段２０７により圧力容器２０１内に供給され、蒸発手段２０６により水蒸気を反応管内に供給する。反応管内は飽和蒸気圧に達するまで水蒸気の圧力が増加する。
【００５４】
高圧水蒸気加熱処理は酸化膜の形成に好適に用いることができるが、特に本発明において希ガス元素をイオン注入した表面シリコン層の酸化に用いると良い。
【実施例４】
【００５５】
ＳＯＩ構造の半導体基板を用いた応用の一例として表示装置の構成を図７を用いて説明する。図７は液晶表示装置の一例であり、駆動回路４００のｐ型ＭＯＳＦＥＴ４０２、ｎ型ＭＯＳＦＥＴ４０３及び画素部４０１のｎ型ＭＯＳＦＥＴ４０４は実施例１と同様にして作製されるものである。画素を形成する画素電極４０８は平坦化の加工処理がなされた第２層間絶縁膜４０７上に形成されている。
４０９は画素電極と同時に形成される金属層であり、駆動回路４００上に設けられ遮光層となっている。液晶に印加する電圧を保持するために補助的に設けられる補助容量は素子分離絶縁膜上に形成された電極４０６と画素電極４０８と第２層間絶縁膜４０７とにより形成している。
【００５６】
対向側の基板４１０はガラスまたは石英材から形成し、透明電極４１１を画素部に形成する。配向膜４１２、４１３を形成しラビング処理をして対向側の基板４１０とＭＯＳＦＥＴが形成された半導体基板とをシール材を用いて貼り合わせる。液晶４１４はＴＮ液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。
【００５７】
画素部４０１にはスイッチング用のｎ型ＭＯＳＦＥＴ４０４のみを示しているが、それ以外にもｐ型ＭＯＳＦＥＴを形成して各画素に記憶回路（メモリー）を形成しても良い。図８はそのようなメモリーを設けた画素の構成を回路図として示している。
【００５８】
図８は１画素分の回路構成を示したものであり、液晶のスイッチング素子７０５と、スタティックメモリー（ＳＲＡＭ）７０７と液晶素子７０８とが設けられている。スイッチング素子７０５やＳＲＡＭ７０７はｐ型及びｎ型ＭＯＳＦＥＴで形成されている。
【００５９】
スイッチング素子７０５のゲートは走査線７０９に接続されている。また、スイッチング素子７０５のソース又はドレイン領域の一方はデータ線に接続し、他方はＳＲＡＭ７０７の入力側に接続されている。ＳＲＡＭ７０７はｎ型及びｐ型ＭＯＳＦＥＴで構成され、ｐ型ＭＯＳＦＥＴのソース側は高電位電源線（ＶDD）
接続され、ＶDDが印加されている。また、ｎ型ＭＯＳＦＥＴのソース側は低電位電源線（ＶSS）に接続されている。一対のｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴはそのゲート及びドレインはそれぞれ接続されている。そして、一方のｐ型及びｎ型ＭＯＳＦＥＴ対のドレインが、他方のｐ型及びｎ型ＭＯＳＦＥＴ対のゲートと同じ電位に保たれている。ＳＲＡＭの出力側は液晶セルの画素電極と接続されている。
【００６０】
ＳＲＡＭは入力電圧Ｖinを保持し、その反転信号であるＶoutを出力するように設計されている。ゲート線の選択信号によりスイッチング素子７０５がオンになり、データ線のデジタルビデオ信号がＳＲＡＭに入力される。ＳＲＡＭに入力されたデジタルビデオ信号は、次のジタルビデオが入力するまでの間保持される。そして、ＳＲＡＭの出力信号が液晶セルの画素電極に入力される。こうして液晶が駆動される。これを各画素毎に行うことにより画素部に映像を映し出すことができる。このように画素にＳＲＡＭを設けることにより各画素毎にデジタルビデオ信号を記憶することが可能となり、それをもって映像の表示を行うことができる。デジタルビデオ信号が各画素毎に記憶されるので、例えば静止画を表示するような場合には常時書き込みを繰り返す必要がなく、低消費電力化を図ることができる。
【００６１】
こうしてＳＯＩ構造の半導体基板を用い、反射型の液晶表示装置を形成することができる。半導体基板を用いたＭＯＳＦＥＴのプロセスはＬＳＩの生産技術をそのまま応用することができるので画素の高密度化に対して有利である。従って、好適な応用の一例として、プロジェクターのライトバルブを形成するのに用いることができる。
【００６２】
図９は、反射型の表示装置を三板式投影装置に適用した一例を示している。図９において、メタルハライドランプ、ハロゲンランプなどからなる光源９０１から放射された光は、偏光ビームスプリッター９０２で反射され、クロスダイクロイックミラー９０３に進む。尚、偏光ビームスプリッターとは光の偏光方向によって反射したり透過したりする機能を有した光学フィルターである。この場合、光源９０１からの光は偏光ビームスプリッター９０２で反射されるような偏光を与えてある。
【００６３】
クロスダイクロイックミラー９０３では、赤（Ｒ）に対応する液晶表示装置９０４の方向に赤（Ｒ）成分光が反射され、青（Ｂ）に対応する液晶表示装置９０６の方向に青（Ｂ）成分光が反射される。また、緑（Ｇ）成分光はクロスダイクロイックミラー９０３を透過して、緑（Ｇ）に対応する液晶表示装置９０５に入射する。各色に対応した液晶表示装置９０４〜９０６は、画素がオフ状態にある時は入射光の偏光方向を変化させないで反射するように液晶分子を配向している。また、画素がオン状態にある時は液晶層の配向状態が変化し、入射光の偏光方向もそれに伴って変化するように構成されている。
【００６４】
これらの液晶表示装置９０４〜９０６で反射された光は再びクロスダイクロイックミラー９０３で反射（緑（Ｇ）成分光は透過）して合成され、再び偏光ビームスプリッター９０２へと入射する。この時、オン状態にある画素領域で反射された光は偏光方向が変化するため偏光ビームスプリッター９０２を透過する。一方、オフ状態にある画素領域で反射された光は偏光方向が変化しないため偏光ビームスプリッター９０２で反射される。このように、画素部にマトリクス状に配置された画素領域を複数のトランジスタでオン・オフ制御することによって特定の画素領域で反射された光のみが偏光ビームスプリッター９０２を透過できるようになる。この動作は各液晶表示装置９０４〜９０６で共通である。
【００６５】
以上のようにして偏光ビームスプリッター９０２を透過した画像情報を含む光は投影レンズ等で構成される光学系レンズ９０７でスクリーン９０８に映し出される。ここでは、基本的な構成について示したが、このような原理を応用して投影型の電気光学装置を実現することができる。
【００６６】
尚、図９で示すプロジェクターの構成は一実施例であり、図９で示す光学系の構成にのみ限定されるものではない。また、ここでは本発明を液晶表示装置に応用した場合について示したが、その他にもマイクロプロセッサやメモリー、ゲートアレーによるＬＳＩなどあらゆる集積回路に適用することができる。
【実施例５】
【００６７】
本発明を用いることにより様々な半導体装置を製造することができる。その様な半導体装置として、ゴーグル型表示装置（ヘッドマウントディスプレイ）、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）などが挙げられる。それら半導体装置の具体例を図１１に示す。
【００６８】
図１１（Ａ）は携帯電話機であり、本体３４０１、音声出力部３４０２、音声入力部３４０３、表示部３４０４、操作スイッチ３４０５、アンテナ３４０６を含む。本発明を用いることにより、表示部３４０４やその他集積回路を製造することができる。
【００６９】
図１１（Ｂ）はヘッドマウントＥＬディスプレイの一部（右片側）であり、本体３３２１、信号ケーブル３３２２、頭部固定バンド３３２３、投影部３３２４、光学系３３２５、表示部３３２６等を含む。本発明を用いることにより、表示部３３２６やその他集積回路を製造することができる。
【００７０】
図１１（Ｃ）はゴーグル型表示装置（ヘッドマウントディスプレイ）であり、本体３３４１、表示部３３４２、アーム部３３４３を含む。本発明を用いることにより、表示部３３４２やその他集積回路を製造することができる。
【００７１】
以上の様に、本発明の適用範囲は極めて広く、様々な電子装置に適用することが可能である。また、本実施例の電子装置は実施例１〜４のどのような組み合わせからなる構成を用いても実現することができる。
【特許請求の範囲】
【請求項１】
埋め込み酸化膜と、前記埋め込み酸化膜上に表面シリコン層と、を有するＳＯＩ構造を有する半導体装置であって、
前記埋め込み酸化膜上に、前記表面シリコン層を活性層として有するトランジスタと、素子分離絶縁膜と、を有し、
前記トランジスタと前記素子分離絶縁膜上に第１の絶縁膜を有し、
前記第１の絶縁膜上に、前記トランジスタと電気的に接続される第１の導電層と、前記素子分離絶縁膜と前記第１の絶縁膜を介して重なる第２の導電層と、を有し、
前記第２の導電層上に、第２の絶縁膜を有し、
前記第２の絶縁膜上に、前記第１の導電層と電気的に接続される第３の導電層を有し、
前記第３の導電層は、前記第２の絶縁膜を介して前記第２の導電層と重なり、
前記第２の導電層、前記第２の絶縁膜、及び前記第３の導電層により、容量が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１において、前記素子分離絶縁膜に希ガス元素又は金属元素が含まれていることを特徴とする半導体装置。
【請求項３】
請求項２において、前記希ガス元素は、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選ばれた一種または複数種であることを特徴とする半導体装置。
【請求項４】
請求項２において、前記希ガス元素の濃度は、１×１０１９〜１×１０２２／ｃｍ３であることを特徴とする半導体装置。
【請求項５】
請求項２において、前記金属元素は、鉄、ニッケル、銅、アルミニウムから選ばれた一種が含まれることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第３の導電層上に、配向膜を介して液晶を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項５のいずれか一において、
前記半導体装置は、携帯電話又はヘッドマウントＥＬディスプレイの表示部又は集積回路に用いられることを特徴とする半導体装置。
【請求項１】
埋め込み酸化膜と、前記埋め込み酸化膜上に表面シリコン層と、を有するＳＯＩ構造を有する半導体装置であって、
前記埋め込み酸化膜上に、前記表面シリコン層を活性層として有するトランジスタと、素子分離絶縁膜と、を有し、
前記トランジスタと前記素子分離絶縁膜上に第１の絶縁膜を有し、
前記第１の絶縁膜上に、前記トランジスタと電気的に接続される第１の導電層と、前記素子分離絶縁膜と前記第１の絶縁膜を介して重なる第２の導電層と、を有し、
前記第２の導電層上に、第２の絶縁膜を有し、
前記第２の絶縁膜上に、前記第１の導電層と電気的に接続される第３の導電層を有し、
前記第３の導電層は、前記第２の絶縁膜を介して前記第２の導電層と重なり、
前記第２の導電層、前記第２の絶縁膜、及び前記第３の導電層により、容量が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１において、前記素子分離絶縁膜に希ガス元素又は金属元素が含まれていることを特徴とする半導体装置。
【請求項３】
請求項２において、前記希ガス元素は、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選ばれた一種または複数種であることを特徴とする半導体装置。
【請求項４】
請求項２において、前記希ガス元素の濃度は、１×１０１９〜１×１０２２／ｃｍ３であることを特徴とする半導体装置。
【請求項５】
請求項２において、前記金属元素は、鉄、ニッケル、銅、アルミニウムから選ばれた一種が含まれることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第３の導電層上に、配向膜を介して液晶を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項５のいずれか一において、
前記半導体装置は、携帯電話又はヘッドマウントＥＬディスプレイの表示部又は集積回路に用いられることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−８０１１０（Ｐ２０１２−８０１１０Ａ）
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願番号】特願２０１１−２５２５６１（Ｐ２０１１−２５２５６１）
【出願日】平成２３年１１月１８日（２０１１．１１．１８）
【分割の表示】特願２００１−２２４９０（Ｐ２００１−２２４９０）の分割
【原出願日】平成１３年１月３０日（２００１．１．３０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願日】平成２３年１１月１８日（２０１１．１１．１８）
【分割の表示】特願２００１−２２４９０（Ｐ２００１−２２４９０）の分割
【原出願日】平成１３年１月３０日（２００１．１．３０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]