【課題】 低抵抗の電気的接続構造を提供する。
【解決手段】 導電体に炭素細長構造体が電気的に接続された電気的接続構造において、導電体上に、導電性触媒担持体層と炭素細長構造体を生成するための触媒微粒子層と炭素細長構造体とを順次積層して、電気的接続構造を得る。 （もっと読む）

【課題】 配線間を導通接続するコンタクト部において、接続電極の接続面が金属配線の形成領域からはみ出ることなく形成することができる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、まず、シリコン基板１２上に下層層間絶縁膜１３を形成し、下層層間絶縁膜１３上にアルミ膜１５ａを形成する。次に、アルミ膜１５ａ上に上層層間絶縁膜１６を形成し、上層層間絶縁膜１６にビアプラグ１７を形成する。そのあと、ビアプラグ１７の位置を基準に、ビアプラグ１７をマスクとしてアルミ膜１５ａにエッチング処理を施し、アルミ膜１５ａにおける不要な領域を除去して下層アルミ配線１５を形成する。これにより、アルミ配線１５の形成領域からビアプラグ１７の接続面がはみ出ることを抑える。 （もっと読む）

【課題】 半導体プロセスの微細化に伴って、ＬＳＩの面積縮小を阻害する要因としての影響が大きくなっている、加工形状及び位置合わせについてのマージンを削減する。
【解決手段】 半導体装置は、基板１００上に形成された導電性パターン１０２と、導電性パターン１０２の上面の少なくとも一部と接するように形成された導電性ランド１０３と、導電性ランド１０３上に形成された導電部１０４とを備え、導電部１０４は、導電性ランド１０３を介して導電性パターン１０２と電気的に接続されている。 （もっと読む）

【課題】 水素によるキャパシタ誘電体膜の劣化を防止することが可能な半導体装置の製造方法を提供すること。
【解決手段】 シリコン（半導体）基板１の上に下地絶縁膜１０を形成する工程と、下地絶縁膜１０の上に、下部電極１１ａ、キャパシタ誘電体膜１２ａ、及び上部電極１３ａを順に形成してなるキャパシタQを形成する工程と、キャパシタQを覆う第１層間絶縁膜１５を形成する工程と、第１層間絶縁膜１５の上に、シリコン基板１にバイアス電圧を印加しないプラズマCVD法により第１保護絶縁膜１６を形成する工程と、を有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】 半導体装置の信頼性を向上させることのできる技術を提供する。
【解決手段】 ウエハプロセスパッケージ（ＷＰＰ）技術が適用されたメモリであって、複数のメモリセルの上部に形成された配線Ｍ４を覆うように形成された層間膜９と、層間膜９上に形成された層間膜１０と、層間膜１０を覆うように形成された保護膜１２とを有してメモリ１００が構成される。この構造において、層間膜１０は、少なくとも保護膜１２と接する部分が酸化シリコンからなり、保護膜１２は、少なくとも層間膜１０と接する部分がポリイミド樹脂からなる。 （もっと読む）

【課題】より高性能、高信頼性の記憶装置、及びその記憶装置を備えた半導体装置を低コストで、歩留まりよく作製できる技術を提供することも目的とする。
【解決手段】半導体装置に含まれる記憶素子を構成する有機化合物層と、有機化合物層を挟んで形成される一対の導電層において少なくとも一方の導電層との間に複数の絶縁物が存在するように、一対の導電層において少なくとも一方の導電層が複数の絶縁物を含むように形成する。本発明の記憶装置の一は、複数の絶縁物を含む第１の導電層と、複数の絶縁物を含む第１の導電層上に有機化合物層と、有機化合物層上に第２の導電層とを有する。 （もっと読む）

【課題】接続孔の側面に形成される角部の曲率半径を大きくすることができる半導体装置の製造方法を提供する。
【解決手段】 酸化シリコン膜８上にマスク膜５０を形成する工程と、マスク膜５０をマスクとして酸化シリコン膜８を、フッ化水素とフッ化アンモニウムを含有するエッチング液を用いてウェットエッチングすることにより、酸化シリコン膜８に接続孔の上部９ａ，１０ａを形成する工程と、マスク膜５０をマスクとして酸化シリコン膜８をドライエッチングすることにより、酸化シリコン膜８に接続孔の残りの部分９ｂ，１０ｂを形成する工程と、マスク膜５０を除去する工程とを具備する。エッチング液中に含まれるフッ化アンモニウムの濃度が１５重量％以上２５重量％以下である。 （もっと読む）

【課題】 ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 ＣＭＩＳＦＥＴを構成するｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１は、ゲート絶縁膜１４，１５が酸窒化シリコン膜からなり、ゲート電極２３，２４が、ゲート絶縁膜１４，１５上に位置するシリコン膜を含んでいる。ゲート電極２３，２４とゲート絶縁膜１４，１５との界面近傍に、１×１０^１３〜５×１０^１４原子／ｃｍ^２の面密度でＨｆのような金属元素が導入されている。ｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１のチャネル領域の不純物濃度は、１．２×１０^１８／ｃｍ^３以下に制御されている。 （もっと読む）

【課題】低誘電率層間絶縁膜に導入されたダメージに起因する配線の性能の劣化を抑制した半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置は、配線溝若しくは接続孔の少なくとも一方が形成され、配線溝若しくは接続孔表面近傍の炭素濃度若しくは膜密度が内部の炭素濃度若しくは膜密度と同等若しくはそれより高い低誘電率絶縁膜と、前記配線溝若しくは接続孔内に形成された導電体層と、前記低誘電率絶縁膜と前記導電体層との間に設けられたバリアメタルと、前記バリアメタルと前記低誘電率絶縁膜との間に設けられた第２の絶縁膜とを具備する配線構造を具備する。 （もっと読む）

【課題】
ギガビット級ＤＲＡＭ用キャパシタの誘電体に用いる酸化タンタルの高誘電率化のために結晶化すると、結晶粒界が膜厚方向に貫通してリーク電流のパスが生成され電荷保持特性が劣化する。リーク電流の増大を回避し、酸化タンタルを含む誘電体のＥＯＴが２ｎｍ以下となる、ＭＩＭ構造でスタックトレンチ型のキャパシタおよびその製造方法を提供する。
【解決手段】
酸化タンタルを原子層蒸着法で形成し、ポスト酸化アニールを不要とし、金属下部電極の酸化剥離を防止する。酸化タンタルの結晶化が容易な４〜４．８ｎｍの膜厚で形成し非酸化性雰囲気で結晶化する。その上に厚さ０．５〜１．５ｎｍの結晶分断層を形成し、さらに酸化タンタルおよび結晶分断層を積層して多層化する。これにより、酸化タンタル積層時のエピタキシャル成長を抑止して結晶粒界の膜方向貫通を防止する。 （もっと読む）

【課題】エレクトロマイグレーション劣化が生じにくく、高電流密度まで安定して通電可能な高信頼半導体集積回路配線構造を実現させること。
【解決手段】半導体基板上に堆積された下敷き絶縁膜層である酸化シリコン膜11の上に、Ｔｉ層12-1、Ｐｔ層12-2、Ａｕ層12-3、Ｐｔ層12-4、Ｔｉ層12-5を順次堆積してリフトオフすることによって、積層配線金属層12を形成し、酸化シリコン膜11と積層配線金属層12との上に、層間絶縁膜層である窒化シリコン膜13を堆積することによって半導体集積回路配線構造を構成する。 （もっと読む）

【課題】エアギャップを形成する際にミスアライメントビアがエアギャップを貫通するのを極力低減すること。
【解決手段】ダミーフィーチャ（４８ａ，４８ｂ）が、層間誘電体層（３６）内に形成される。一実施形態では、非ギャップ充填誘電体層（７２）がダミーフィーチャ上に形成され、ダミーフィーチャ間、またはダミーフィーチャと導電領域（４４）間に空隙（７４）を形成する。一実施形態では、パッシベーション膜（３２および５４）が無電解めっきによって形成され、下層にある導電性領域（４４，４８ａ，４８ｂ，および３０）をエアギャップ（７４）が貫通するのを保護する。さらに、パッシベーション膜は、下層にある導電性領域に覆い被さって、それにより、導電性領域に隣接するダミーフィーチャを画定する。パッシベーション膜は、追加のパターニング工程なしに形成することができ、ミスアライメントビアがエアギャップを貫通するのを極力低減する。 （もっと読む）

【課題】低抵抗配線および低抵抗高アスペクト比ビアプラグを実現するＳｉＣパワーデバイスを提供する。
【解決手段】半導体デバイスは、炭化珪素半導体基板１１と、炭化珪素半導体基板１１の主面上に形成されたソース電極（オーミック電極）１５と、ソース電極１５と電気的接続をとるためのビアプラグ２５または配線２１と、炭化珪素半導体基板１１の裏面に形成されたドレイン電極（オーミック電極）２２とを備えている。ビアプラグ２５または配線２１は、ドレイン電極２２のシンター温度よりも高い融点の材料、好ましくはタングステンまたは銅を用いる。 （もっと読む）

【課題】 低誘電率膜の機械的、熱的ストレス耐性を向上しつつ、プロセスチャージングダメージ耐性の向上を実現する。
【解決手段】 基板１上に下方より順に形成された第１から第５の絶縁膜２，４，５，１３，１４と、第３の絶縁膜５内に設けられた、第１の導電性材料からなる第１のダミービア１１と、第５の絶縁膜１４内に設けられた、第２の導電性材料からなる第２のダミービア１６とを備え、平面的に見て、第２のダミービア１６は第１のダミービア１１の直上上方に形成され、第１のダミービア１１と第２のダミービア１６は、第４の絶縁膜１３によって電気的に絶縁されている。 （もっと読む）

【課題】 半導体装置の層間絶縁膜や配線間絶縁膜、パッシベ−ション膜等に用いた場合に低誘電率化を実現することができ、かつ、機械的強度、耐熱性及び柔軟性に優れる有機無機複合体、有機無機複合体の製造方法及び半導体装置を提供する。
【解決手段】下記一般式（１）に示す構造単位からなることを特徴とする有機無機複合体。
【化１】


式中、Ｍは金属又はケイ素、Ｘは−Ｏ−結合又はＯＨ、Ｒ^１は炭素数１〜２０の炭素原子含有分子鎖基、Ｒ^２はメチル基、エチル基、プロピル基又はフェニル基を表し、ｎ１及びｎ２は０、１又は２である。 （もっと読む）

【課題】引張応力膜と圧縮応力膜とを形成し、重なり合った応力膜について必要でない応力膜の応力を緩和することで、ＰＭＩＳトランジスタ上には圧縮応力膜を、ＮチャネルＭＩＳ型トランジスタ上には引張応力膜を形成することを可能とする。
【解決手段】基板（半導体基板１１）上にＮＭＩＳトランジスタ２１とＰＭＩＳトランジスタ３１とを備えた半導体装置１において、ＮＭＩＳトランジスタ２１上に形成された引張応力を有する第１層間膜４１と、第１層間膜４１上およびＰＭＩＳトランジスタ上に形成された圧縮応力を有する第２層間膜４２とを備え、第１層間膜４１上の第２層間膜４２は圧縮応力が緩和された応力緩和膜からなるものである。 （もっと読む）

【課題】エレクトロマイグレーション耐性およびストレスマイグレーション耐性に優れた配線構造およびこの配線構造を少ない工程数で形成する形成方法を提供する。
【解決手段】第１絶縁層１０２が有する下層溝の内面に第１拡散防止膜１０４を介して埋め込み形成された下層配線１０５と、下層配線１０５上に形成された高融点金属または高融点金属化合物からなる層間拡散防止膜１０６と、第２絶縁層１０８および層間拡散防止膜１０６を貫通して下層配線１０５に達するビアホール１０９の内面に形成された導電性の第２拡散防止膜１１２と、この第２拡散防止膜１１２を介してビアホール内に埋め込み形成された導電体１１４とを備え、ビアホール底部における下層配線１０５の上面から第２絶縁層１０８の側面にわたって層間拡散防止膜１０６の構成材料からなる付着膜１０６ａが形成されたことを特徴とする配線構造。 （もっと読む）

【課題】 ＭＩＭ(Metal Insulator Metal)構造を有するキャパシタの信頼性、製造歩留まりを向上させる。
【解決手段】 キャパシタ（Ｃ）は、層間絶縁膜２８の電極溝２９内に形成された下部電極３３と、下部電極３３上に形成された誘電膜３５と、誘電膜３５上に形成された上部電極３６とからなるＭＩＭ構造を有している。さらに、上部電極３６および誘電膜３５は、下部電極３３よりも大きい面積で形成され、下部電極３３の全体が上部電極３６および誘電膜３５の内側に配置されるようになっている。 （もっと読む）

低誘電率重合体は、一般式I：(Ｒ¹-Ｒ²)_n-Ｓｉ-(Ｘ¹)_4-n（ここで、Ｘ¹はそれぞれ独立して水素及び無機脱離基から選択され、Ｒ²は任意の基であって１〜６個の炭素原子を有するアルキレン又はアリーレンを備え、Ｒ¹はポリシクロアルキル基であり、ｎは整数１〜３である）で表される化合物から誘導された単量体単位を備える。重合体は優れた電気的及び機械的特性を有する。 （もっと読む）

【課題】信頼性の高い表示装置を低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
【解決手段】一導電型の不純物領域を含む半導体層と、半導体層上にゲート絶縁層と、ゲート電極層と、一導電型の不純物領域と接する配線層と、ゲート絶縁層上に設けられ、配線層と接する導電層と、導電層と接する第１の電極層と、第１の電極層上に電界発光層と、第２の電極層とを有し、配線層は導電層を介して第１の電極層と電気的に接続している。 （もっと読む）