【課題】 製造されるポリシリコン・レジスタのシート抵抗の許容誤差をより正確に制御する精密ポリシリコン・レジスタを製造するためのプロセスを提供する。
【解決手段】 プロセスは、一般に、部分的に形成されたポリシリコン・レジスタを有するウェハに対して、エミッタ／ＦＥＴ活性化高速熱アニール（ＲＴＡ）を行うステップと、それに続いて、保護誘電体層をポリシリコン上に堆積させるステップと、ドーパントを該保護誘電体層を通して該ポリシリコンに注入して、ポリシリコン・レジスタの抵抗を定めるステップと、シリサイドを形成するステップとを含む。 （もっと読む）

エッチング剤又はアッシング処理を受けた有機ケイ酸塩ガラス誘電体膜の表面に疎水性を回復するための方法。これらの膜は、これらの膜の低く安定な誘電特性を確保するために集積回路の製造で絶縁材料として使用されている。該方法は、これらの膜に応力誘起ボイドが形成されるのを防止する。有機ケイ酸塩ガラス誘電体膜は、ビア及びトレンチを形成するためにエッチング剤又はアッシング試薬による処理を受けてパターン化されるが、その処理が以前に存在していた炭素含有部分の少なくとも一部を除去するようなものであるため、前記有機ケイ酸塩ガラス誘電体膜の疎水性が削減される。ビア及びトレンチはその後金属で充填され、アニール処理を受ける。膜がエッチング剤又はアッシング試薬に当てられた後、アニール処理にかけられる前に、膜を強化剤組成物と接触させ、炭素含有部分の一部を回復し、有機ケイ酸塩ガラス誘電体膜の疎水性を増大させる。 （もっと読む）

半導体構成部品に導電性ビアを形成するための方法が開示される。この方法は、第１の表面及び反対側の第２の表面を有する基板１１２を設けるステップを含む。この基板に、第１の表面と反対側の第２の表面の間に延びる少なくとも１つの穴１１８が形成される。基板のこの少なくとも１つの穴を画定している側壁にシード層１２８が形成され、導電層１３０でコーティングされ、この少なくとも１つの穴の内部の残りの空間に、導電性材料又は非導電性充てん材料１３６が導入される。基板を貫通した導電性ビアを、ブラインド・ホールを使用して形成する方法も開示される。本発明の導電性ビアを含む基板を有する半導体構成部品及び電子システムも開示される。
（もっと読む）

【課題】　配線抵抗による電圧降下の影響や画素への信号の書き込み不良や階調不良などを防止し、より高画質のＥＬ表示装置や液晶表示装置を代表とする表示装置を提供することを課題とする。
【解決手段】　本発明はＥＬ表示装置や液晶表示装置を代表とする表示装置に用いられる電極や配線として、Ｃｕを有する配線を設ける。また、該配線のＣｕを主成分とする導電膜は、マスクを用いたスパッタ法により形成する。このような構成により、電圧降下や信号のなまりを低減することができる。 （もっと読む）

【課題】 パターニングフリーの能動素子基板の提供。
【解決手段】 能動素子基板は、基板上に形成された能動素子１と、能動素子１上に形成された導電膜２とを有する。導電膜２は、能動素子１から出力された電気信号を有限範囲内に伝達する。 （もっと読む）

【課題】 高い周波数が印加され、数ｃｍ〜数１０ｃｍの長さを有する配線の抵抗を低減し、伝送される信号波形のなまりを低減する。
【解決手段】 高周波が印加される配線１１１は、層間絶縁膜１０７を介して、配線１１１の線方向にそって複数設けられたコンタクトホールにより配線１０６と電気的に並列接続している配線構造を採用する。その配線構造を周辺回路一体型アクティブマトリクス型液晶表示装置の周辺回路に用いることで、高周波信号が印加される配線において信号波形のなまりを低減できる。 （もっと読む）

【課題】 高速情報処理用デジタル集積回路チップ内およびそのチップを搭載するためのパッケージ、モジュール、ボードなどの実装系内における多層配線の作製方法に関する新しい多層微細配線構造およびその作製方法を提案する。
【解決手段】 高解像感光性ポリイミドを絶縁層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層として用いて、ストリップライン、マイクロストリップライン、同軸ラインなどの伝送線路構造を有する多層微細配線構造を実現するため、広い周波数帯域について、インピーダンスが一定に制御され、デジタル高速信号伝送に適する線路を実現することができる。高解像特性を有する感光性ポリイミドを絶縁層として用いることにより、絶縁層へのビア穴加工がリソグラフィ工程のみで達成され、また、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、高密度の配線構造が実現でき、大幅に工程が簡略化される。 （もっと読む）

【課題】 放熱性が良好で、製造コストが低く、微細加工に好適なデュアルダマシンによる半導体装置の製造方法を提供する。
【解決手段】 基板１上に無機層間膜５、有機層間膜６、シリコン酸化膜からなる下部マスク７、シリコン窒化膜からなる上部マスク８を形成し、上部マスク８上にシリコン酸化窒化膜からなり膜厚が２０乃至１００ｎｍであるカバーマスク１０を形成する。そして、反射防止膜１１及びレジスト膜１２を形成する。次に、レジスト膜１２をマスクとして、反射防止膜１１、カバーマスク１０、下部マスク７をエッチングする。そして、カバーマスク１０をマスクとして、有機層間膜６及び無機層間膜５をエッチングしてビアホールを形成する。次に、上部マスク８をマスクとして有機層間膜６をエッチングして配線溝を形成する。 （もっと読む）

【課題】 微細トランジスタと高耐圧トランジスタの線幅バラツキを低減する。
【解決手段】 Ｐ型の半導体基板１上の段差部を境にしてＰ型ウエル２及びＮ型ウエル３が形成されたものにおいて、段差低部に形成される前記Ｐ型ウエル２上に第１線幅を有する第１のトランジスタ（微細トランジスタ）が形成され、段差高部に形成される前記Ｎ型ウエル３上に第１のトランジスタよりも線幅の太い第２線幅を有する第２のトランジスタ（高耐圧トランジスタ）が形成されていることを特徴とする。 （もっと読む）

【課題】複数の半導体チップを配線基板に積層しても、半導体チップを積層した半導体装置の厚みおよび基板面積の増大および半導体チップ間の配線長の増加を招かない半導体チップ、その製造方法および半導体装置等を提供する。
【解決手段】半導体基板１３と、半導体基板１３の第１の面１４に形成された第１の外部電極２１と、半導体基板１３の第２の面１７に形成された第２の外部電極２２と、半導体基板１３に形成された貫通孔１６とを有し、貫通孔１６は第２の面１７となす内角が鈍角をなして形成された斜面１５に設けられ、第１の外部電極２１と第２の外部電極２２とは、貫通孔１６の内壁および斜面１５を経由して形成された導電パターン１９により電気的に接続されている。 （もっと読む）

【課題】半導体回路の隣接導体線間容量性クロストークを減少させる。
【解決手段】フィラー材料を蒸発させて形成された空隙を有する金属被覆体の製造方法で、フィラー材料３０は透過性の誘電層４０により覆われる。フィラー材料はＰＰＧ、ＰＢ、ＰＥＧ、非結晶フッ化炭素及びＰＣＬからなる群から選択され、スピン・オン法又はＣＶＤ法により形成される。フィラー材料を、間隔をあけた導電線２０及び半導体構造体１０上に形成し、エッチバック処理し、導電線の上面を露出させる。次に、フィラー材料上に透過性の誘電層４０を形成する。透過性の誘電層は分解したガス相フィラー材料が拡散するのを許容する性質がある。フィラー材料を蒸発させ、気相フィラー材料に変化させる。気相のフィラー材料は透過性の誘電層を通じて拡散して、間隔をあけた導電線の間に空隙を形成する。透過性の誘電層上に絶縁層が形成される。 （もっと読む）

【課題】 絶縁層及びヴィア形成において、形成された絶縁層の表面が非常に平滑となり、薄膜素子等を信頼性及び歩留り良く、高い自由度を以って形成でき、さらには微小なヴィア形成が可能である絶縁層及びヴィア（接続孔）の形成方法、及びそれを用いた多層配線基板並びにモジュール基板等の配線構造及びその形成方法を提供する。
【解決手段】 台座２０を介してマスク基板２１を配置し、この基板２１とコア基板１との間に感光性エポキシ樹脂などの感光性絶縁材料３Ａを介在させ、これをパターン露光して現像してヴィアホール７を形成する。この現像により、微小なヴィアホール７を形成できると同時に、マスク基板２１のコア基板対向面２１ａによって絶縁材料（従って、絶縁層３）を平坦かつ滑らかな表面に、しかも常に設定された厚みに形成することができる。 （もっと読む）