【課題】 ボンディングパッドの下面にも電子部品を配置することができる構造を備えた半導体装置を提供する。
【解決手段】 外部接続端子を構成するボンディングパッド２４と、ボンディングパッド２４の下面に、少なくとも二層の銅膜４４，１６と、前記隣接する銅膜４４，１６同士を接続するように設けられる接続ビア１８から形成されるボンディングパッド下部領域４８と、ボンディングパッド下部領域４８を取り囲むように銅膜および隣接する銅膜同士を接続する環状導体より構成されるシールリング４２と、シールリング４２の外側においてボンディングパッド２４に接続される配線２６と、を含む。 （もっと読む）

本方法およびシステムによって、ソケットのタイプのそれぞれが異なるピン・マップによって特定される多種多様の業界基準ソケットと互換性を有する半導体ダイが提供される。一実施例において、ダイは、複数の信号線、１またはそれ以上の表面接点、ならびに、信号線および表面の接点に結合された１またはそれ以上の信号セレクタを有する。各信号セレクタは、プログラム信号に基づいて、信号線の１つを表面接点の１つに電気的に接続する。特定の実施例では、各信号セレクタは、マルチプレクサおよびヒューズ要素を含み、マルチプレクサは、ヒューズ要素のプログラム値に基づいて、その入力ポートの１つからその出力ポートへの経路を定める。プログラム信号は、プログラム値を設定することができる。
（もっと読む）

集積回路は、気密封止された空洞（６４）内の能動面（５８）と、前記空洞を気密封止するカバー（６６）と、を有するオンチップ電子部品（３２）と、追加の電子部品（７４）とを含み、前記追加の電子部品は、前記カバーに固定される。
（もっと読む）

本発明は、ボンディングパッドで発生する応力に対する強度を向上させることが可能な半導体装置を提供することを目的とする。本発明に係る半導体装置においては、半導体チップ上にボンディングパッド（１）が複数個設けられる。それぞれのボンディングパッド（１）においては、最上層の配線層を用いて形成された第１メタル（１１）の下に、ライン状の第２メタル（１２）が複数個設けられる。そして、上記目的を達成するために、ボンディングパッド（１）は、第２メタル（１２）の長手方向に並べて配設される。つまり、第２メタル（１２）の長手方向（Ｌ１）と、ボンディングパッド（１）の配列方向（Ｌ２）とが同じ方向になるように、ボンディングパッド（１）を並べて配設する。 （もっと読む）

チップのＩ／Ｏ端子群を、入力端子と出力端子と双方向端子とのうちどれかになるように構成できる。更に、このＩ／Ｏ端子群が出力端子又は双方向端子の場合、このＩ／Ｏ端子群を別々の信号源で構成できる。加えて、この端子群を、いずれの方向に動作する際も反転されるよう構成できる。この構成を要望に応じて変更する為に、例えば、パッケージの別々のピンに対応する為にパッケージ構成及び他の実装に必要なものが適切に与えられるような機構が供給される。この構成可能性によって、集積回路が組み込まれているチップとパッケージとの間の柔軟性及び独立を極めて大きくすることができる。
（もっと読む）

半導体装置（１）は、集積回路（３，４）が形成された半導体基板（２）と、集積回路（３，４）と外部の接地電極とを電気的に接続する第１の接地端子（７）及び第２の接地端子（８）と、第１の接地端子（７）と第２の接地端子（８）とを電気的に接続する静電破壊保護素子（５）とを備える。第１の接地端子（７）は、半導体基板（２）に電気的に接続され、第２の接地端子（８）は、半導体基板（２）に電気的に接続されない。 （もっと読む）

集積回路への電力供給方法であり、前記集積回路は組立パッケージ内にチップを備え、前記チップは複数の論理回路を有し、各論理回路は所定の最大動作電圧を超えた電圧を受けない少なくとも一つの入力端子を有する。その方法は、（ステップ９８にて）チップ内の少なくとも一つの論理回路の電力入力端子で集積回路へ供給される電圧を測定するステップと、（ステップ９６にて）チップの少なくとも一つの論理回路の電力入力端子へ供給される電圧がこの論理回路の所定の最大動作電圧と等しくなるようこの電圧を調整するステップとを含む。
（もっと読む）

半導体（１０）はトランジスタのような能動素子を有し、この能動素子はキャパシタ（７５，７７，７９）のような受動素子の直下に位置し、能動素子及び受動素子はビアまたは導電領域（５２）及び配線（６８，９９）によって接続される。ビアまたは導電領域（５２）はトランジスタの拡散領域またはソース領域（２２）の底面にコンタクトし、更にキャパシタ電極の内の第１電極（７５）にコンタクトする。横方向に位置する縦型ビア（３２，５４，６８）及び配線（９９）はキャパシタ電極の内の第２電極（７９）にコンタクトする。金属配線または導電材料（６８）は電源プレーンとして使用することができ、この電源プレーンは、電源プレーンをトランジスタに隣接させるのではなくトランジスタの下に位置するように用いることによって回路面積を節約するように作用する。
（もっと読む）

半導体装置（１０）は、ワイヤボンディングのために周囲に多数のボンド・パッド（２４）を有する。半導体装置（１０）は、モジュール（１２）およびその他の回路を有するが、モジュール（１２）は検査のために他の回路よりも遥かに長い時間を必要とする。比較的少数のボンド・パッド（２０）、モジュール・ボンド・パッド（２０）が、少なくとも部分的に、内蔵自己検査（ＢＩＳＴ）（１６）回路を有する半導体装置によるモジュール検査のために必要である。これらのモジュール・ボンド・パッド（２２）の機能性は、半導体装置（１０）の上面上および内部に二重化されており、モジュール検査パッド（２２）は周辺のボンド・パッド（２４）よりも遥かに大きい。検査のために大きなパッド（２２）を有することにより、プローブ・ニードルを長くすることができ、したがって並行検査機能が向上する。機能性の二重化は、モジュール・ボンド・パッド（２０）およびモジュール検査パッド（２２）が互いに短絡しなくてよいように、検査パッド・インターフェースを介して達成する。
（もっと読む）

垂直方向の半導体装置は、電気装置そして／または相互接続を含む分離して作られた基板に付加される。多くの垂直方向の半導体装置は物理的に互いに分離され、そして同一半導体本体又は半導体基板内には配置されない。多くの垂直方向の半導体装置は取り付けられた後に個別のドープされたスタック構造を生成するため、エッチングされた数個のドーピングされた半導体領域を含む薄い層として分離して作られた基板へ付加される。あるいは多くの垂直方向の半導体装置が分離して作られた基板に取り付けるのに先立ち製作される。ドープされたスタック構造は、ダイオードキャパシタ、ｎ‐ＭＯＳＦＥＴ、ｐ‐ＭＯＳＦＥＴ、バイポーラトランジスタ、及び浮遊ゲートトランジスタのベースを形成する。強誘電体メモリー装置、強磁性体メモリー装置、カルコゲニド位相変更装置が分離して作られた基板と連結して使用するために、堆積可能なアッド‐オン層に形成される。堆積可能なアッド‐オン層は相互接続ラインを含む。

（もっと読む）

半導体基板は、共通の誘電層を有する垂直相互接続部および垂直キャパシタの両方を備えている。基板は、アセンブリを形成するために更なるデバイスと適切に組み合わせることができる。基板は、一方の面を第１のステップを含むエッチング処理で形成した後、基板の他方の面を第２のステップを含む処理で形成することができる。
（もっと読む）

【課題】ＳＯＩ層に形成された素子の誘電損失をより低減させることが可能な半導体装置およびその製造方法を提供することにある。
【解決手段】支持基板１の一部を除去して溝Ｇを形成する。溝Ｇは，支持基板１による誘電損失が想定される素子の直下に位置するように形成される。溝Ｇには，誘電体としてのシリコン結晶が薄くしか存在しないか，あるいは全く存在しないため，その上に位置する素子の誘電損失は極めて小さなものとなる。この素子が高周波回路の構成要素であるならば，この高周波回路は，高周波信号の処理に関して，高い応答性や安定性を発揮することになる。 （もっと読む）

【課題】　デュアルバンド送受信用半導体集積回路の低雑音増幅器と受信ミキサの周波数特性を劣化させない。
【解決手段】　低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器を配置する。接地ピン同士、及び高周波信号ピン同士が隣接しない配置とする。低雑音増幅器の接地ピンと、バイアス回路の接地を分ける。高周波信号線同志が交差しないピンレイアウトとする。 （もっと読む）