【課題】、環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００は、キャパシタ２１０または抵抗２２０と接続される第１電極１３と、第１電極１３と絶縁されつつ、第１電極１３と同一主面上に形成されて、キャパシタ２１０または抵抗２２０と接続される第２電極１４とを有する。 （もっと読む）

【課題】還流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタと抵抗を有する半導体スナバ回路２００と、から構成され、半導体スナバ回路中２００のキャパシタが、還流ダイオードＤの遮断状態において、還流ダイオードＤにより空乏層が形成される前記半導体基体中の領域とは異なる位置に形成されるので、還流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】還流ダイオードの逆回復動作時に生じる振動現象の収束時間を低減することが可能な半導体装置を提供する。
【解決手段】 ユニポーラ動作をする還流ダイオード１００と、還流ダイオード１００に並列接続され、半導体基板領域を含む半導体スナバ２００とを備える。半導体スナバ２００は、還流ダイオード１００の逆バイアス時に少なくとも前記基板領域の一端側に形成されるキャパシタ２１０と、基板領域の一部を含む抵抗２２０と、還流ダイオード１００の順バイアスに対して逆阻止状態となるように、基板領域の少なくとも一部に形成された逆阻止型ダイオード２２２とを含む。 （もっと読む）

【課題】ＲＣスナバ回路の抵抗Ｒの値を任意に設計可能な半導体スナバ回路を用いた半導体装置、電力変換装置、半導体装置の製造方法を提供する。
【解決手段】ユニポーラ動作をする還流ダイオード１００と、還流ダイオード１００に並列接続され、キャパシタ２１０及び抵抗２２０をモノリシックに集積化した半導体スナバ回路２００とを備える半導体装置において、抵抗２２０が、半導体スナバ回路２００の基材となる半導体基体の一部に形成され、半導体基体の比抵抗よりも高い比抵抗を有する高抵抗層を含む。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に接続されたユニポーラ型の還流ダイオード１５０と、還流ダイオード１００に並列接続され、少なくともキャパシタ２１０と抵抗２２０とを有する半導体スナバ２００、及び、還流ダイオード１５０に並列接続され、少なくともキャパシタ２６０と抵抗２７０とを有する半導体スナバ２５０が形成された基板領域１１を有する半導体チップ１０００とを備えている。 （もっと読む）

【課題】並列接続された還流ダイオードと半導体スナバ回路が隣接して配置されるので、小型化され且つ逆バイアス時に還流ダイオードに発生する振動現象の収束時間を短縮できる半導体装置を提供する。
【解決手段】ユニポーラ動作する還流ダイオード１００と、少なくともキャパシタ２１０及び抵抗２２０を有し、還流ダイオード１００と並列接続されて還流ダイオード１００に隣接して配置された半導体スナバ回路２００とを備える。 （もっと読む）

【課題】線形性に優れた半導体抵抗素子を提供する。
【解決手段】本発明の半導体装置は、ＧａＡｓ基板１０１上に形成され、３−５族化合物半導体から構成されるＨＢＴ１３０と、ＧａＡｓ基板１０１上に形成され、ＨＢＴ１３０を構成する半導体エピタキシャル層の少なくとも１層から構成される半導体抵抗素子１２０とを備え、半導体抵抗素子１２０は、ヘリウム不純物を含む。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に対し並列接続され、基板領域２１とキャパシタ２１０と抵抗２２０とを含む半導体スナバ２００とを備えている。抵抗２２０の少なくとも一部が、半導体スナバ２００の基板領域２１の一主面上に直接的にもしくは間接的に形成された、導電性材料からなる膜状の導電層１７を含み、かつ、抵抗２２０に電流が流れる際に、導電層１７に流れる電流の経路の少なくとも一部が、膜厚方向以外の方向へ流れる。 （もっと読む）

【課題】帰還容量を低減し、耐電圧特性を向上させるとともに、トランジスタ素子の最大有能利得を増加させ、高周波領域における利得を向上させる。
【解決手段】半導体装置を、ゲート電極２と、ゲート電極２の上方に絶縁膜６を介して形成されたフィールドプレート電極７と、誘導性素子８とを備えるものとし、フィールドプレート電極７を、誘導性素子８を介して接地する。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置１は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタＣと抵抗Ｒを有する半導体スナバ２を備え、環流ダイオードＤの遮断状態における静電容量に対するキャパシタＣの静電容量の比が０．１以上になっている。このような構成によれば、振動現象の収束効果が高くなるように半導体スナバ２を構成するキャパシタＣの静電容量が設定されているので、環流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】外付け部品点数の増加、占有面積の増加及びコストの増大を招くことなく、高いスイッチング性能を有する半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板１０１の上に形成された半導体層積層体１０５と、半導体層積層体１０５の上に互いに間隔をおいて形成された第１のオーミック電極１１１及び第２のオーミック電極１１３と、第１のオーミック電極１１１と第２のオーミック電極１１３との間に形成された第１のコントロール層１１７と、第１のコントロール層１１７の上に形成された第１のゲート電極１１５とを備えている。第１のコントロール層１１７は、下層１１７ａと、下層１１７ａの上に形成され、下層１１７ａと比べて不純物濃度が低い中層１１７ｂと、中層１１７ｂの上に形成され、中層１１７ｂと比べて不純物濃度が高い上層１１７ｃとを有している。 （もっと読む）

【課題】測定のための回路部品を減じるとともに入力する周波数の帯域を広くして、単電子トランジスタのインピーダンスを高感度に求めることができる単電子素子インピーダンス測定装置を提供する。
【解決手段】単電子素子インピーダンス測定装置が、単電子の帯電エネルギーが動作温度における熱エネルギーと同程度またはそれ以上となるような微小伝導領域である微小島と当該微小島にトンネル障壁を介して接合する電極である入力電極とを有する単電子トランジスタと、微小島と静電的に結合されているポイント接合と、ポイント接合に接合する一方の電極および入力電極に広帯域周波数の位相可変高周波電圧信号が入力信号として独立して入力され、当該入力信号によって誘起される微小島と入力電極との間の時間的な電荷移動に伴う単電子トランジスタのインピーダンス変分を、ポイント接合に接合する他方の電極からの信号により位相検波する電荷検出計とを有する。 （もっと読む）

【課題】高誘電率でありかつリーク電流を低減することが可能なゲート絶縁膜を備えた半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１１上に設けられ、かつランタンアルミシリコン酸化物若しくは酸窒化物を含む第１の誘電体膜２３と、第１の誘電体膜２３上に設けられ、かつハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、及び希土類金属のうち少なくとも１つを含む酸化物若しくは酸窒化物を含む第２の誘電体膜２４と、第２の誘電体膜２４上に設けられた電極１４とを含む。 （もっと読む）

【課題】伝送線路の損失を低減することが可能な半導体集積回路を提供する。
【解決手段】本発明の半導体集積回路は、表面から裏面までを貫通するビアホール１０７が設けられたサファイア基板１０１と、サファイア基板１０１の表面に形成されたＡｌＧａＮ／ＧａＮエピタキシャル成長層１０２内の導電層をチャネルとするＨＦＥＴ１０６と、サファイア基板１０１の裏面に形成され、ビアホール１０７を介してＨＦＥＴ１０６と電気的に接続された入力側信号線１０９及び出力側信号線１１０と接地電極１０８とから構成されるコプレーナ型伝送線路とを備える。 （もっと読む）

【課題】入出力ボンディングワイヤ若しくは入出力伝送線路のインダクタンス分布を調整して、信号位相を同相化し、利得および出力電力を向上させ、かつ各ＦＥＴセルのアンバランス動作による発振を抑制する。
【解決手段】ゲート端子電極Ｇ１〜Ｇ１０、ソース端子電極Ｓ１〜Ｓ１１およびドレイン端子電極Ｄを有するＦＥＴ２４と、ＦＥＴに隣接する入力回路パターン１７，出力回路パターン１８と、ゲート端子電極Ｇ１〜Ｇ１０と入力回路パターン１７とを接続する複数の入力ボンディングワイヤ１２，１２Ｌと、ドレイン端子電極Ｄと出力回路パターン１８とを接続する複数の出力ボンディングワイヤ１４，１４Ｌとを備え、複数の入力ボンディングワイヤ１２，１２Ｌのインダクタンス分布を調整して、入力信号の位相を同相化し、かつ複数の出力ボンディングワイヤ１４，１４Ｌのインダクタンス分布を調整して、出力信号の位相を同相化した高周波半導体装置２５。 （もっと読む）

【課題】ＰＩＮダイオードとＭＩＭキャパシタとを備え、その製造工程の短縮を可能とする構造を有する半導体装置を提供する。
【解決手段】ＧａＡｓ基板１０Ａ上に、オーミック電極４２ａ、４４ａを備えたＰＩＮダイオードと、下側電極４５と上側電極４８ｃとの間に誘電体層４６が介在するＭＩＭキャパシタとが設けられた半導体装置であって、ＰＩＮダイオードは、ＧａＡｓ基板１０Ａ上に設けられたｎ型半導体層３２およびｐ型半導体層３８と、ｎ型半導体層３２上に設けられた第１のオーミック電極４２ａと、ｐ型半導体層３８上に設けられた第２のオーミック電極４４ａとを具備し、下側電極４５は第１のオーミック電極４２ａと同じ構造を有し、かつ、ＧａＡｓ基板１０Ａと下側電極４５との間には絶縁膜４０が設けられている。 （もっと読む）

【課題】 向上した製造可能性を有する金属−絶縁体−金属キャパシタ、及びその製造方法を提供する。
【解決手段】 垂直型金属−絶縁体−金属キャパシタを含む半導体構造体、及び垂直型金属−絶縁体−金属キャパシタを含む半導体構造体の製造方法がそれぞれ、半導体基板の上に配置された分離領域の上に配置され形成されたダミー金属酸化物半導体電界効果トランジスタからの構造コンポーネントを用いる。ダミー金属酸化物電界効果トランジスタは、分離領域を含む半導体基板の上に配置された金属酸化物半導体電界効果トランジスタと同時に形成することができる。金属−絶縁体−金属キャパシタは、キャパシタ・プレートとしてゲートを用い、ゲート誘電体として均一な厚さのゲート・スペーサを用い、別のキャパシタ・プレートとしてコンタクト・ビアを用いる。容量の増大のために、均一な厚さのゲート・スペーサは、導体層を含むことができる。容量の増大のために、単一のコンタクト・ビアを用いる鏡像となる金属−絶縁体−金属キャパシタ構造体を用いることもできる。 （もっと読む）

基板（基材）上で論理デバイスを製造すること、論理デバイスの表面上に中間半導体基板を形成すること、およびその中間半導体基板上にキャパシタレスメモリセルを製造することを含む集積回路を製造するための方法である。論理デバイスの表面上に形成されるキャパシタレスメモリセルを備える集積回路もまた開示される。それらは、そのような集積回路を含むマルチコアマイクロプロセッサとして使用される。
（もっと読む）

【課題】垂直ＭＯＳＦＥＴデバイス及び容量に関連したプロセス及び構成を提供する。
【解決手段】半導体デバイスは半導体材料の第１の層と、第１の層中に形成された第１のソース／ドレイン領域を有する電界効果トランジスタを含む。チャネル領域は、第１の層上に形成され、第２のソース／ドレイン領域２３５はチャネル領域上に形成される。集積回路構造は底部プレート２６６、誘電体層２５８及び最上部容量プレート２５９を有する容量を更に含む。作製方法において、電界効果トランジスタのソース領域及びドレイン領域から成るグループから選択された第１のデバイス領域が、半導体層上に形成される。第１の電界効果トランジスタゲート領域２６５が、第１のデバイス領域上に形成される。間にはさまれた誘電体層を有する最上部及び底部層も、半導体層上に形成される。別の実施例において、容量層は半導体層中に形成された溝又は窓内に形成される。 （もっと読む）

【課題】電磁信号のための低位相速度を与えるミリメートル波伝送線構造を含む半導体構造、このための設計構造、およびこれを動作させるための方法を提供する。
【解決手段】接地面および伝送線は、誘電材料層の積層において提供される。伝送線において、第１の幅を有する第１の伝送線部分は、第２の幅を有する第２の伝送線部分と交互に交差（インターレース）されている。第２の幅は第１の幅より大きいので、固定幅を有する伝送線に比べて、伝送線のインダクタンスが増大する。誘電材料層の積層において、接地面と伝送線部分との間に金属フィンを設けることも可能である。金属フィンを接地面に接地して、伝送線と接地面との間の静電容量を増大させることも可能である。伝送線と接地面との間のインダクタンスおよび単位長当たりの静電容量の増大を有利に用いて、伝送線を介して伝送される電磁信号のための低い位相速度を与える。伝送線構造の設計構造を提供する。 （もっと読む）