【課題】トランジスタにおけるオフ電流を低減し、電圧調整回路における出力電圧の変換効率を向上させる。
【解決手段】ゲート、ソース、及びドレインを有し、ソース及びドレインの一方に第１の信号が入力され、ゲートにクロック信号である第２の信号が入力され、チャネル形成層として酸化物半導体層を有し、オフ電流が１０ａＡ／μｍ以下であるトランジスタと、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極に高電源電圧及び低電源電圧が交互に与えられる容量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する構成とする。 （もっと読む）

【課題】ＦＥＴセルごとに電源を用意・制御することなく、所望の出力電力値に合わせて、出力電力値を調整可能な高周波半導体装置を提供する。
【解決手段】分配・入力整合回路３２と入力伝送線路パターン３６とを搭載した分配・入力整合回路基板１４と、複数の入力キャパシタセル４０を搭載した入力キャパシタ基板１６と、複数の電界効果トランジスタセルを搭載した半導体基板１８と、複数の出力キャパシタセル４１を搭載した出力キャパシタ基板２０と、出力伝送線路パターン３８と合成・出力整合回路３４とを搭載した合成・出力整合回路基板２２とを備え、所望の出力電力値に合わせて複数のセルからなる電界効果トランジスタのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を調整可能な高周波半導体装置３０。 （もっと読む）

【課題】抵抗層で発生する熱が基板の側に伝導しやすい状態で、基板との界面への導電層の形成が抑制できるようにする。
【解決手段】ＩｎＰからなる基板１０１と、基板１０１の上に形成された窒化シリコン層１０２と、窒化シリコン層１０２の上に形成された酸化シリコン層１０３と、ＷＳｉＮから構成されて酸化シリコン層１０３の上に形成された抵抗層１０４と、酸化シリコン層１０３の上に形成されて抵抗層１０４に接続された配線１０５および配線１０６とを少なくとも備える。 （もっと読む）

【課題】保護素子の素子面積を小さく抑え且つ製造工程を複雑にすることなくサージ耐性が高い半導体装置を実現できるようにする。
【解決手段】半導体装置は、第１の素子領域１０６Ａに形成された第１のトランジスタ１１１と、第２の素子領域１０６Ｂに形成された第２のトランジスタ１２１を含む第１の保護素子とを備えている。第２の保護素子オーミック電極１２３Ｂは第１のゲート電極１１５と接続され、第１の保護素子オーミック電極１２３Ａは第１のオーミック電極１１３Ａと接続され、第１の保護素子ゲート電極１１５は、第１の保護素子オーミック電極１２３Ａ及び第２の保護素子オーミック電極１２３Ｂの少なくとも一方と接続されている。第２の素子領域１０６Ｂの面積は、第１の素子領域１０６Ａよりも小さい。 （もっと読む）

【課題】半導体素子を保護する保護素子を備え、静電破壊が抑制され、信頼性の高い半導体装置を提供する。
【解決手段】半導体装置１は、チャネル層１０５とキャップ層１１２とを含む半導体積層体１１３と、半導体積層体１１３上に形成された下部電極２１３と上部電極２１６とを有する少なくとも１つの半導体素子１Ｘと、半導体素子１Ｘと共通の半導体積層体１１３を有し、半導体素子１Ｘを保護する少なくとも１つの保護素子１Ｙとを備えたものである。保護素子１Ｙは、キャップ層１１２を厚み方向に貫通するリセス部２２１と、リセス部２２１の底面２２１Ｂから半導体積層体１１３内に厚み方向に形成された絶縁領域２１８Ｙと、リセス部２２１を挟んで両側に形成されたキャップ層１１２に接続された一対のオーミック電極２１９、２２０とを備えたものである。 （もっと読む）

【課題】高速フォトダイオードの特性を劣化させることなく高速フォトダイオードと容量とを１チップ上に集積させる。
【解決手段】基板上に形成された高速フォトダイオード素子と、高速フォトダイオード素子と異なる層に形成されたＭＩＭ（Metal Insulation Metal）容量と、高速フォトダイオードの絶縁膜およびＭＩＭ容量の下地となる絶縁膜として機能する有機系塗布膜とを備えた集積素子。有機系塗布膜は、ポリイミド膜とすることができる。 （もっと読む）

【課題】ゲート電極間の間隔が狭い場合においても、ゲート電極間のシリサイドブロック膜の抜け性を向上させる。
【解決手段】ゲート電極１４と抵抗素子２４とが同一半導体基板１上に混載された半導体装置において、シリサイドブロック膜２５を介して抵抗素子２４の側面にサイドウォール１７を形成する。 （もっと読む）

【課題】 チップ面積を大きくし過ぎることなく、過電圧、過電力が加わっても破壊されない電界効果トランジスタを提供する。
【解決手段】 本発明の電界効果トランジスタは、
半導体層上に、ゲート電極１１０と、ドレイン電極１０９と、ソース電極１０８と、保護ダイオード（保護ダイオード電極）１１１とが配置され、
ドレイン電極１０９が、保護ダイオード１１１の周囲の一部もしくは全部を囲む状態で形成されているか、または、
ドレイン電極１０９は、複数であり、複数のドレイン電極１０９の少なくとも一対のドレイン電極間に、保護ダイオード１１１が配置されるように形成されていることを特徴とする。 （もっと読む）

【課題】 パッケージに封止される半導体素子は、使用環境によって湿度の影響を受けて、半導体素子の劣化が起こることがある。パッケージに実装することが容易で、半導体素子周囲の湿度・水分量を測定・記録できる湿度センサを得る。
【解決手段】 半導体基板２上に形成した絶縁膜７の上に、水溶性金属の薄膜８を用いた湿度センサ６を形成し、水溶性金属の薄膜８の抵抗を測定する。水溶性金属とは、電位−ｐＨ図において、電位がゼロ、ｐＨが７付近で腐食域にある金属を意味する。 （もっと読む）

ＩＩＩ−ＮトランジスタとＩＩＩ−Ｎ整流デバイスをともに単一パッケージ内に封入して備える電子部品。ＩＩＩ−Ｎトランジスタのゲート電極は、単一パッケージの第１リードまたは単一パッケージの導電構造部と電気的に接続される。ＩＩＩ−Ｎトランジスタのドレイン電極は、単一パッケージの第２リードおよびＩＩＩ−Ｎ整流デバイスの第１電極と電気的に接続される。ＩＩＩ−Ｎ整流デバイスの第２電極は、単一パッケージの第３リードと電気的に接続される。 （もっと読む）

【課題】高い信頼性を有する直流変換回路を提供する。
【解決手段】流れる電流の変化に応じて起電力が発生する誘導素子と、ゲート、ソース、及びドレインを有し、オン状態又はオフ状態になることにより、誘導素子における起電力の発生を制御するトランジスタと、トランジスタがオフ状態のときに導通状態になる整流素子と、トランジスタのオン状態又はオフ状態を制御する制御回路と、を具備し、トランジスタは、チャネル形成層として水素濃度が５×１０^１９ａｔｏｍｓ／ｃｍ^３以下である酸化物半導体層を有する構成とする。 （もっと読む）

【課題】ＳｉＧｅ等の半導体膜が形成された領域と、酸化シリコン膜から成るゲート絶縁膜が形成された領域とが同一基板上に形成される際に、ゲート絶縁膜を精度良く形成する。
【解決手段】基板１０を熱酸化することにより、第１素子領域１０１及び第２素子領域２０１に、第１ゲート絶縁膜１１０及び第２ゲート絶縁膜２１０を形成し、かつ第３素子領域３０１及び第４素子領域４０１それぞれに位置する基板１０に熱酸化膜を形成する。次いで、第４素子領域４０１に位置する熱酸化膜を除去する。次いで、第４素子領域４０１に位置する基板１０上に半導体膜４１４を成膜する。次いで、第３素子領域３０１に位置する熱酸化膜を除去する。次いで、第４素子領域４０１に位置する半導体膜４１４上、及び第３素子領域３０１に位置する基板１０上に第３ゲート絶縁膜３１０及び第４ゲート絶縁膜４１０を形成する。 （もっと読む）

【課題】プロセスの複雑化を招くことなく、サイリスタとしての機能を実現することの出来る半導体装置を提供することを課題の一とする。
【解決手段】リセット動作及び初期化動作により所定の電位が記憶されたメモリ回路を有する半導体装置において、トリガー信号の供給に応じて、メモリ回路の書き換えが行われる回路を設ける構成とする。そして、メモリ回路の書き換えにより、半導体装置に流れる電流を負荷に流す構成とすることで、サイリスタとしての機能を実現しうる半導体装置とする。 （もっと読む）

【課題】複数に分割された接続部とこれらの接続部の間に形成された抵抗体とが、電極パッドにより良好に接続される半導体装置の製造方法を提供すること。
【解決手段】複数のＦＥＴ１２が化合物半導体基板１１上に並列に形成され、ゲートパッド２７が複数に分割された半導体装置の製造方法であって、化合物半導体基板１１上に抵抗体２２を形成する工程と、抵抗体２２上にこの抵抗体２２を保護する保護パターン２３を形成する工程と、複数のＦＥＴ１２、抵抗体２２および保護パターン２３を含む化合物半導体基板１１上に保護膜２４を形成する工程と、複数のＦＥＴ１２の各電極１３、１４、１５をそれぞれ接続する電極接続部１７、１８、２１上および保護パターン２３上の保護膜２４をエッチングにより除去する工程と、エッチングにより除去した位置に電極パッド２５、２６、２７を形成する工程と、を具備する。 （もっと読む）

【課題】 従来のポリシリコン層を抵抗層とする抵抗素子は、抵抗素子のシート抵抗を例えば１０ＭΩ／□以上に高くしたい場合、所望のシート抵抗が得られない問題があった。この原因は、製造工程中にポリシリコン層上の絶縁膜が帯電することが考えられ、このため設計値より２桁以上も低い値となってしまっていた。また、同一ウエハ内であっても抵抗素子毎に抵抗層のばらつきが大きくなる問題があった。
【解決手段】 ポリシリコン層を抵抗層とする抵抗素子において、抵抗層を被覆する絶縁膜の上に、保護層を設ける。保護層は金属層であり、抵抗素子の配線層や、電極等の金属層と同一金属層で形成できる。保護層は、ポリシリコン層の曲折部が露出するパターンに設ける。また、保護層に固定電位を印加する。固定電位に応じて、異なるシート抵抗が得られる。 （もっと読む）

【課題】インダクタンス値を変えることができ、インダクタ素子が占める基板上でのスペースを小さくしつつ、インダクタ素子を簡便な構成により実現可能とした可変スパイラルインダクタを提供する。
【解決手段】接地導体７を設けた半絶縁性の基板２と、この基板２に形成され、平面スパイラル状のパターンを有し、一端から入力された高周波信号を他端へ通過させるスパイラル導体５と、このスパイラル導体５に対し基板面に直交する方向で間隔を介して設けられたマイクロストリップライン導体６と、このマイクロストリップライン導体６の電位を接地電位又は開放電位にするための駆動バイアスを印加される電極４と、を備え、この電極４へ印加される駆動バイアスのオンオフ駆動により、マイクロストリップライン導体６の状態を高周波信号に対して等価的に接地状態又は短絡状態にし、高周波信号に対して値の異なるインダクタンスを生成する。 （もっと読む）

【課題】シリコン半導体の原理は解明されていることが多いが、酸化物半導体の原理は不明な部分が未だに多いため、酸化物半導体の評価方法も確立されていなかった。そこで、新たなたな酸化物半導体の評価方法を提供することを課題とする。
【解決手段】キャリア密度の量を評価するとともに水素濃度の量も評価する。具体的にはＭＯＳキャパシタ（ダイオード又はトライオード）を作製し、当該ＭＯＳキャパシタのＣＶ特性を取得する。そして、取得したＣＶ特性からキャリア密度を見積もる。 （もっと読む）

【課題】誘電損を回避でき、挿入損失を小さくすることが可能なスパイラルインダクタを提供する
【解決手段】接地導体を設けた半絶縁性の基板２と、この基板２上に形成された誘電体膜３と、それぞれこの誘電体膜３上に形成された複数の支持体４と、これらの支持体４によって支持され、基板２上でスパイラル形状の導体パターンを有し、一方の端部７ａから入力された信号を他方の端部７ｂへ通過させるマイクロストリップライン導体５と、を備え、このマイクロストリップライン導体５は、それぞれ導体パターンの形状に沿って設けられた複数の支持体４によってパターン裏面を支持される架橋構造を有する。 （もっと読む）

【課題】アバランシェ耐量のマージンが小さいスイッチング素子のジャンクション又はチャネルの温度が上昇した場合であっても、過電圧を印加されたときの降伏によってスイッチング素子が破壊されるのを防止することが可能な半導体装置を提供する。
【解決手段】縦型のＭＯＳＦＥＴからなる保護トランジスタ２０は、半導体基板２の一面にゲート電極２３及びソース電極２２を、他面にドレイン電極２１を形成してある。出力トランジスタ１０が形成された半導体基板１の一面に存するソース電極１２と、半導体基板２の一面とを導電性の接着剤６で接着して、ソース電極１２にソース電極２２及びゲート電極２３を電気的に接続し、熱的に密結合させる。ドレイン電極１１，２１同士はリード線３２で接続する。高温の場合、保護トランジスタ２０は、閾値が０Ｖ以下に低下してオンし、出力トランジスタのアバランシェ電流の一部又は全部を分担する。 （もっと読む）

基板上のデバイスと基板内のクラックストップとを備える装置である。デバイスを形成する方法も開示される。これらの方法は、半導体デバイスのようなデバイスを第１の厚さを有する基板上に設けることと、基板の厚さを第２の厚さまで低減することと、クラックストップを基板内に設けることとを含み得る。基板の厚さを低減することは、この基板を支持用の担体基板に取り付けることと、その後、この担体基板を取り外すこととを含み得る。クラックストップは、クラックがデバイスに到達することを妨げ得る。
（もっと読む）