【課題】半導体装置を小型化することを課題の一とする。また、記憶素子を有する半導体装置の駆動回路の面積を縮小することを課題の一とする。
【解決手段】入力端子と出力端子の位置が固定された複数のセルを第１の方向に配置し、各セルの入力端子および出力端子とそれぞれ電気的に接続される配線を複数のセル上に積層させ、且つ、その配線の延在方向をセルが並べられた第１の方向と同方向とすることで、駆動回路の小型化を図った半導体装置を提供する。 （もっと読む）

【課題】酸化プラセオジムの誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法を提供し、以って半導体素子のリーク電流及び等価酸化物膜厚の過大の問題を解決すること。
【解決手段】本発明では、酸化プラセオジムを備えたトランジスタは、少なくとも一つのIII−Ｖ族基板と、一つのゲート誘電層と、一つのゲート電極とを含む。また、III−Ｖ族基板にゲート誘電層が設けられ、ゲート誘電層にゲート電極が設けられ、誘電層は酸化プラセオジム（Ｐｒ_xＯ_y）である。本発明は、誘電層材料として高誘電率及び高エネルギーギャップを備えた酸化プラセオジム（Ｐｒ₆Ｏ₁₁）を用いることにより、リーク電流を有効に抑制する外、更にIII−Ｖ族材料を基板とした素子の等価酸化膜厚（ＥＯＴ）を薄くさせることもできる。 （もっと読む）

【課題】複数の基準電位を要する半導体装置、及び半導体装置の駆動において、より消費電力を軽減する。
【解決手段】電源線に直列に接続された複数の抵抗素子により、電源線に供給された電位を抵抗分割し、電源線と電気的に接続するスイッチトランジスタを介して所望の分割された電位を出力する電位分割回路を有する半導体装置であり、スイッチトランジスタのドレイン端子は出力側の回路に設けられたトランジスタのゲート端子（又は容量素子の一方の端子）と電気的に接続しノードを構成する。 （もっと読む）

【課題】端子切替時の挿入損失の増加を抑制した半導体スイッチを提供する。
【解決手段】実施形態によれば、電源回路部と制御回路部とスイッチ部とを備えた半導体スイッチが提供される。前記電源回路部は、内部電位生成回路と第１のトランジスタとを有する。前記内部電位生成回路部は、電源線に接続され、入力電位よりも高い第１の電位を生成する。前記第１のトランジスタは、前記内部電位生成回路の入力と出力との間に接続され、前記第１の電位が前記入力電位よりも低下したときオンして前記第１の電位を前記入力電位以上に保持するようにしきい値電圧が設定されたことを特徴とする。前記制御回路部は、前記第１の電位を供給され、ハイレベルまたはローレベルの制御信号を出力する。前記スイッチ部は、前記制御信号を入力して端子間の接続を切り替える。 （もっと読む）

【課題】容量耐性を高めると共に信頼性の向上を図った容量付ＰＤを提供する。
【解決手段】ＰＤ、ダイオードを含む素子と複数のＭＩＭ容量を基板上に集積した化合物半導体装置において、前記素子からの引き出し配線とＭＩＭ容量の下部配線を結ぶ線を第１配線、ＭＩＭ容量の上部電極とボンディングパッドを結ぶ線を第２配線としたときに前記第１配線と第２配線をスルーホールで接続し、ＭＩＭ容量に印加する電圧方向を１方向に揃えるように、ＭＩＭ容量の上下メタルに電圧を印加した。 （もっと読む）

【課題】半導体領域に酸化物半導体を用いた、高耐圧で、大電流の制御が可能であり、かつ量産性に優れた半導体素子を提供することを課題の一とする。また、該半導体素子を用いた半導体装置を提供することを課題の一とする。また、該半導体素子の作製方法を提供することを課題の一とする。
【解決手段】半導体領域に酸化物半導体を用いたトランジスタと、トランジスタのゲート電極層、ソース電極層及びドレイン電極層の各々と電気的に接続した貫通電極を備えた半導体チップを積層し、トランジスタを電気的に並列接続することによって、実質的にＷ長の長い半導体素子を提供する。 （もっと読む）

【課題】容量増加による高周波特性の劣化及び裏面電極に起因する絶縁破壊を抑止し、チップ面積を増加させることなく、インパクトイオン化により生成したホールを容易且つ確実に引き抜いて排出することを可能として、高耐圧性及び高信頼性を実現する化合物半導体装置及びその製造方法を提供する。
【解決手段】絶縁性又は半絶縁性の基板１の表面に電子走行層３、電子供給層４が形成され、電子供給層４内には局所的なｐ型領域７が形成されており、基板１の裏面にｐ型領域７の一部を露出させる開口１ａが形成され、開口１ａを導電材料で埋め込みｐ型領域７とオーミック接続された裏面電極８を備え、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴが構成される。 （もっと読む）

【課題】消費電力を増大させずにオンチップでＨＥＭＴの動作状況をモニターする。
【解決手段】
この半導体装置１０においては、第１の半導体層である電子走行層１１上に、第２の半導体層である電子供給層１２が形成されている。これらの界面（ヘテロ接合界面）における電子走行層側に、２次元電子ガス（２ＤＥＧ）層１３が形成される。この半導体装置１０において、電子は、電子供給層１２の表面に形成された第１の主電極であるソース電極１４と、同様にこの表面に形成された第２の主電極であるドレイン電極１５との間を、この２ＤＥＧ層１３を通って流れる。ゲート電極１６とソース電極１４との間の電子供給層１２上に電位検出電極１７が設置される。この電位検出電極１７には、動作時にこの電位検出電極１７に流れる電流がドレイン電流と比べて無視できる程度となるような、充分に高い抵抗値をもつ抵抗１８が接続される。 （もっと読む）

【課題】ゲートリセスの深さの制御を安定的に行なえるようにして、ノーマリオフ動作のデバイスを安定的に作製できるようにする。
【解決手段】半導体装置を、基板１の上方に設けられたＧａＮ電子走行層２と、ＧａＮ電子走行層２上に設けられた第１ＡｌＧａＮ電子供給層３と、第１ＡｌＧａＮ電子供給層３上に設けられたＡｌＮ電子供給層４と、ＡｌＮ電子供給層４上に設けられた第２ＡｌＧａＮ電子供給層５と、第２ＡｌＧａＮ電子供給層５及びＡｌＮ電子供給層４に設けられたゲートリセス９と、ゲートリセス９に設けられたゲート電極１２とを備えるものとする。 （もっと読む）

【課題】キャパシタ装置及びその製造方法を提供する。
【解決手段】本発明に係るキャパシタ装置１０は、第１導電型を有して第１電圧が印加される第１ウェル１０５及び第２導電型を有して第２電圧が印加される第２ウェル１１０を有する基板１００、及び第１または第２ウェル１０５，１１０と絶縁されるように第１または第２ウェル１０５，１１０の上部に配されたゲート電極１２６を含み、キャパシタ装置１０のキャパシタンスは、第１ウェル１０５と第２ウェル１１０との間の第１キャパシタンス及び第１または第２ウェル１０５，１１０とゲート電極１２６との間の第２キャパシタンスを含む。 （もっと読む）

【課題】化合物半導体材料を節減しつつ化合物半導体を用いた高性能な半導体素子を得ることができる半導体装置、半導体回路基板および半導体回路基板の製造方法を提供する。
【解決手段】半導体回路基板が、トランジスタ形成基板１０と回路形成基板５０とを有する。トランジスタ形成基板１０は、ＧａＮ基板であり、表面にＢＪＴ４０が形成されている。トランジスタ形成基板１０の裏面は平滑であり、かつ裏面にコンタクト領域を有する。回路形成基板５０は、化合物半導体以外の材料で形成され、半導体能動素子を有さない。回路形成基板５０は、平滑な表面、表面に露出するように埋め込まれたコンタクト領域５２、５４、および受動回路（図示せず）を有する。トランジスタ形成基板１０と回路形成基板５０は、絶縁膜等の他の膜を介在させずに直接に接合している。 （もっと読む）

【課題】電力変換効率の向上を実現するＤＣＤＣコンバータの提供を目的の一とする。
【解決手段】出力電力を制御するためのスイッチング素子として機能するトランジスタが、通常のゲート電極に加えて、閾値電圧を制御するためのバックゲート電極を備える。そして、ＤＣＤＣコンバータから出力される出力電力の大きさに従って、バックゲート電極に与える電位の高さを制御するための、バックゲート制御回路を備える。バックゲート制御回路により、バックゲート電極に与える電位を制御することで、出力電力が大きい場合にはオン抵抗が下がるように閾値電圧を調整し、出力電力が小さい場合にはオフ電流が下がるように閾値電圧を調整することができる。さらに、スイッチング素子として機能するトランジスタが、オフ電流の極めて小さい絶縁ゲート電界効果型トランジスタである。 （もっと読む）

【課題】サイズやコストを増大させることなく、テスト容易なシステムインパッケージを実現するとともに、そのシステムインパッケージをテストボードとして活用する。
【解決手段】テスト容易化回路内装ＳＩＰ１ｃは、少なくともその１つに集積回路チップが搭載された複数のコア基板を、絶縁樹脂層を介して貼り合わせて構成するとともに、コア基板に形成された配線層を、スルーホールを介して接続して構成される。そのコア基板の１つであるテスト容易化回路内装基板１０ｃには、テスト対象の集積回路であるＤＵＴ１２１を装着するソケット１２２が搭載されており、また、そのソケット１２２内に設けられたポゴピン１２２０には、インピーダンス整合用のチップ抵抗１２２４、インダクタ１２２５などの受動素子が設けられている。 （もっと読む）

【課題】アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供する。
【解決手段】直列に複数個接続されたそれぞれのＭＩＳＦＥＴＱ_Ｎ１〜Ｑ_Ｎ５のソース領域とドレイン領域の間に、ソース領域の電位を基準としてドレイン領域に正電圧を印加する場合と、ソース領域の電位を基準としてドレイン領域に負電圧を印加する場合のいずれの状態においても、ソース領域の電位とドレイン電極の電位が同電位の状態よりも容量が減少する電圧依存性を持つ歪補償用容量回路ＣＡＰＣ２が接続されている。 （もっと読む）

【課題】
マイクロ波帯域において容易に設計可能な半導体チップおよび半導体パッケージ（ディジタル受信装置）を提供することを目的とする
【解決手段】
半導体チップと、前記半導体チップ上に配置されたディジタル部と、前記半導体チップ上に配置されたアナログＲＦ部と、前記ディジタル部から伝播するノイズを遮断するような位置に配置された周期構造を有する誘電体と、を備えた半導体装置である。 （もっと読む）

【課題】ＦＥＴを提供する。
【解決手段】ＦＥＴは、基板と、基板上に配置されたバッファ層と、バッファ層上に配置されたチャネル層と、チャネル層上に配置された障壁層とを含む。ソース、ゲート及びドレイン電極は障壁層上に配置されて長手方向に延伸する。チャネル及び障壁層の一部分は長手方向に延伸するメサ部を形成し、ソース及びドレイン電極がメサ部の縁を超えて延伸する。ゲート電極はメサ部の縁側壁に沿って延伸する。導電性ソース相互接続部は障壁層上に配置されソース電極に電気的に接続された第一の端部を有する。第一の誘電体層はバッファ層及びソース相互接続部上に配置される。ゲートビアは第一の誘電体層に形成される。導電性ゲートノードがバッファ層に沿って延伸して前記メサ部の側壁に沿って延伸するゲート電極の一部分に電気的に接続する。ゲートパッドはメサ部に隣接する第一の誘電体層上に配置される。 （もっと読む）

【課題】十分な逆方向耐圧を有し、順方向電圧が０Ｖに近い理想的なダイオード特性を有するダイオード回路を提供する。
【解決手段】アノード端子Ａ及びカソード端子Ｋを有するアクティブダイオード１００であって、ゲート端子１１１と、アノード端子Ａ及びカソード端子Ｋの一方に接続されたドレイン端子１１２と、アノード端子Ａ及びカソード端子Ｋの他方に接続されたソース端子１１３とを有するトランジスタ１１０と、トランジスタ１１０の閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子１１１に供給するゲート電圧発生回路１２０とを備える。 （もっと読む）

【課題】電源電圧の分離数や接地電圧の分離数の増大により静電保護回路の回路数もしくは静電保護素子数の増大を軽減する。
【解決手段】半導体集積回路１は、第１と第２と第３の動作電圧供給端子２１、２２、２３と、第１と第２と第３の内部回路１１、１２、１３と、第１と第２と第３の静電保護回路４１、４２、４３と、接続中Ｃｄとを具備する。第１と第２と第３の内部回路１１、１２、１３は、第１と第２と第３の動作電圧供給端子２１、２２、２３の第１と第２と第３の動作電圧でそれぞれ動作する。第１と第２と第３の静電保護回路４１、４２、４３は、第１と第２と第３の動作電圧供給端子２１、２２、２３と接続中点Ｃｄの間にそれぞれ接続される。すなわち、第１と第２と第３の静電保護回路４１、４２、４３は、従来のΔ(デルタ)接続ではなく、接続中点Ｃｄに関してＹ(スター)接続される。 （もっと読む）

【課題】部品点数増加を抑制する双方向スイッチを提供する。
【解決手段】双方向スイッチにおいて半導体装置１０１は、第１の電極１０９Ａ、第２の電極１０９Ｂ、第１のゲート電極１１２Ａおよび第２のゲート電極１１２Ｂとを備え、過渡期間において、前記第１の電極１０９Ａの電位が前記第２の電極１０９Ｂの電位よりも高い場合、第１の閾値電圧よりも低い電圧を第１のゲート電極１１２Ａに印加し、かつ、第２の閾値電圧よりも高い電圧を前記第２のゲート電極１１２Ｂに印加し、逆の場合、第１の閾値電圧よりも高い電圧を前記第１のゲート電極に印加し、かつ、第２の閾値電圧よりも低い電圧を前記第２のゲート電極に印加する。 （もっと読む）

【課題】演算処理や電力消費を増大させることなく、温度特性が安定する半導体装置を提供することを課題とする。
【解決手段】高周波信号を処理する半導体装置１であって、高周波信号を処理する複数の素子２〜８が形成された半導体基板を備え、半導体基板には、複数の素子２〜８のうち温度に応じて特性が変化する特定の素子２，３，５〜８に隣接して該特定の素子２，３，５〜８を加熱する発熱素子９Ａ〜Ｆが形成されている。 （もっと読む）