【課題】ＭＩＭキャパシタの耐圧を高めることが可能な半導体装置を提供する。
【解決手段】半導体基板上に形成される下部電極層と、この下部電極層上に積層される誘電体層２２と、この誘電体層上に積層される上部電極層２３とで構成されるＭＩＭキャパシタと、このＭＩＭキャパシタの上部電極層に対して、接続角度が９０度より大きくなるように線幅を広くして接続される第１の配線層パターン１２と、前記ＭＩＭキャパシタの下部電極層に対して、接続角度が９０度より大きくなるように線幅を広くして接続される第２の配線層パターン１３ａ、１３ｂと、を有する。 （もっと読む）

【課題】本発明は、製造コストの増加を抑制可能な半導体装置を提供する。
【解決手段】半導体装置１は、半導体基板部１０、誘電体膜２２、再配線２４、上部電極２５、絶縁膜２６、及び外部接続端子２８を有する。半導体基板部１０は、回路が形成され、回路にそれぞれ接続される下部電極１５、上部電極パッド１６、接続パッド１７、１８を上面に有する。誘電体膜２２は、下部電極１５を被い、上部電極パッド１６、接続パッド１７、１８の上面に達する開口部を有する。再配線２４は、一部の接続パッド１７、１８に電気的に接続される。上部電極２５は、誘電体膜２２を介して下部電極１５の上面に対向して配置され、上部電極パッド１６に接続され、再配線２４を含む。絶縁膜２６は、誘電体膜２２、再配線２４、及び上部電極２５を被う。外部接続端子２８は、絶縁膜２６を貫通し再配線２４に接続され、絶縁膜２６の上面から露出する。 （もっと読む）

【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。 （もっと読む）

【課題】ＭＯＳ型デバイスのゲート絶縁膜の破壊を防止すると共に、信頼性を向上させた、窒化物系半導体装置を提供することを目的とする。
【解決手段】ドレイン電極２６とゲート電極２８との間に設けられたＳＢＤ金属電極３０がＡｌＧａＮ層２０とショットキー接合されている。また、ＳＢＤ金属電極３０とソース電極２４とが接続されており、電気的に短絡している。これにより、ゲート電極２８にオフ信号が入ると、ＭＯＳＦＥＴ部３２がオフ状態となり、ＭＯＳＦＥＴ部３２のドレイン側の電圧がドレイン電極２６の電圧値と近くなる。ドレイン電極２６の電圧が上昇すると、ＳＢＤ金属電極３０の電圧値が、ＭＯＳＦＥＴ部３２のドレイン側の電圧値よりも低くなるため、ＳＢＤ金属電極３０によってＭＯＳＦＥＴ部３２のドレイン側とドレイン電極２６とが電気的に切断される。 （もっと読む）

【課題】ＭＭＩＣの特性測定において，ＤＣバイアス印加時の発振を抑制する。
【解決手段】この発明に係る高周波回路チップのＭＭＩＣ６０は、ＧａＡｓ基板１２上に所定の間隔をおいて並行して配設されたＤＣバイアス線路６２が、その端部に互いに間隔をおいて隣接したＤＣパッド６４を備えたもので、ＤＣバイアス線路６２の端部のＤＣパッド６４に個別にＤＣバイアスを印加することができ、高周波信号の影響を少ない状態でチップの電気的特性を測定することができる。 （もっと読む）

【課題】主面をｍ面とするIII 族窒化物半導体で構成されたＨＦＥＴにおいて、正のしきい値電圧を高めること。
【解決手段】ＨＦＥＴ１００は、凹凸加工されたａ面サファイア基板１０１上に、ｍ面を主面とするＧａＮからなるバッファ層１０２、ノンドープのＧａＮからなるチャネル層１０３、ノンドープのＡｌＧａＮからなる障壁層１０４、酸素ドープのｎ−ＡｌＧａＮからなるキャリア供給層１０５を有している。キャリア供給層１０５は２つの領域に分離して形成されている。キャリア供給層１０５は、障壁層１０４上に選択的に再成長させて形成した層である。ゲート電極１０９にバイアスを印加しない状態では、ゲート電極１０９直下に２ＤＥＧが形成されないため、正のしきい値電圧を高めることができる。 （もっと読む）

【課題】可変ゲート電界効果トランジスタ（ＦＥＴ）及びこのＦＥＴを備える電気電子装置を提供する。
【解決手段】熱によるＦＥＴのソース及びドレイン間の電流減少の問題を効果的に解決し、またＦＥＴの温度を低めることができる可変ゲートＦＥＴ及びこのＦＥＴを備える電気電子装置を提供し、可変ゲートＦＥＴは、ＦＥＴと、ＦＥＴの表面または発熱部分に取り付けられ、回路的には、ＦＥＴのゲート端子に連結されておりゲート端子の電圧を変化させるゲート制御素子と、を備え、ＦＥＴの温度が所定温度以上に上昇しているときに、ゲート制御素子が、ゲート端子の電圧を変化させて、ＦＥＴのソース及びドレイン間のチャンネル電流を制御する。 （もっと読む）

【課題】ＭＩＭキャパシタの耐圧低下や耐湿劣化を防ぐことができる半導体装置及びその製造方法を得る。
【解決手段】半導体基板１上にベース電極４を形成する。ベース電極４を覆うようにレジスト膜５を形成する。レジスト膜５をマスクとした等方性エッチングにより、ベース電極４の周辺の半導体基板１を掘り込んでベースメサ溝６を形成する。ベース電極４上に絶縁膜７を形成する。絶縁膜７上に配線電極８を形成する。レジスト膜５の外周とベース電極４の外周との最小幅ｗは、ベースメサ溝６がベース電極４の下に入り込まないような値に設定されている。 （もっと読む）

【課題】安定に動作する双方向スイッチ素子を実現できるようにする。
【解決手段】双方向スイッチ素子は、窒化物半導体からなる半導体層積層体２０３と、半導体層積層体２０３の上に形成された第１のオーミック電極２１１及び第２のオーミック電極２１２と、第１のゲート電極２１７及び第２のゲート電極２１８とを備えている。第１のゲート電極２１７は、第１のオーミック電極２１１と電位が実質的に等しい第１のシールド電極２２１に覆われている。第２のゲート電極２１８は、第２のオーミック電極２１２と電位が実質的に等しい第２のシールド電極２２２に覆われている。第１のシールド電極２２１の端部は、第１のゲート電極２１７よりも第２のゲート電極２１８側に位置し、第２のシールド電極２２２の端部は、第２のゲート電極２１８よりも第１のゲート電極２１７側に位置している。 （もっと読む）

【課題】信頼性と性能に優れた電子デバイスを提供する。
【解決手段】表面がシリコン結晶であるベース基板と、シリコン結晶上の一部の領域に形成された３−５族化合物半導体結晶と、３−５族化合物半導体結晶の一部を活性層として含む電子素子と、ベース基板上に形成され、当該電子素子を覆う絶縁膜と、絶縁膜上に形成された電極と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と電極とを電気的に結合する第１の結合配線と、絶縁膜上に形成された受動素子と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と受動素子とを電気的に結合する第２の結合配線とを備える電子デバイスを提供する。 （もっと読む）

【課題】半導体装置の小型化を図ることを課題とする。
【解決手段】炭化珪素基体１と、炭化珪素基体１上に形成された第１導電型のドリフト領域２と、ドリフト領域２の主面に接するようにドリフト領域２内に形成された第２導電型のウェル領域３と、ドリフト領域２の主面に接するようにウェル領域３内に形成された第１導電型のソース領域４と、ドリフト領域２とソース領域４に挟まれたウェル領域３上にゲート絶縁膜５を介して形成されたゲート電極６と、ウェル領域３とソース領域４に接続されたソース電極７と、炭化珪素基体１に接続されたドレイン電極９とを備えたトランジスタと、ドリフト領域２に形成された第２導電型の拡散領域１０からなるアノードと、第２導電型の拡散領域１０内に形成された第１導電型の拡散領域１１からなるカソードとを備え、カソードはゲート電極６に接続されて構成されたダイオード１２とを有することを特徴とする。 （もっと読む）

【課題】スイッチング素子による高温の悪影響を回避して、誤点弧を防止する回路をスイッチング素子と同一の基板上に配置した半導体装置を提供する。
【解決手段】基板５上の導電体パターン５１，５２上にＮチャネル型のＭＯＳＦＥＴ１０、及びＮチャネル型で半導体材料が炭化珪素からなるＪＦＥＴ３０を各別に近接して配置し、ＭＯＳＦＥＴ１０のゲート電極１３とＪＦＥＴ３０のドレイン電極３１とをリード線６１で接続する。ＭＯＳＦＥＴ１０をオン／オフに制御する外部からの駆動信号がＪＦＥＴ３０のソース電極３２及びドレイン電極３１間を伝播するときに、ソース電極３２及びゲート電極３３間のゲート電圧の低／高に応じてＪＦＥＴ３０のチャネル抵抗を大／小に変更することにより、ＭＯＳＦＥＴ１０のドレイン電極１１及びソース電極１２間のスイッチング波形の前縁を、後縁に比較して緩やかな傾斜にする。 （もっと読む）

【課題】高い絶縁破壊耐圧のＭＩＭキャパシタを提供する。
【解決手段】半導体基板上に形成された下部電極１２と、前記下部電極上に形成された第１の絶縁体膜１３と、前記第１の絶縁体膜上に形成される第２の絶縁体膜１４と、前記第２の絶縁体膜上に形成される第３の絶縁体膜１５と、前記第３の絶縁体膜上に形成される上部電極１６と、を有し、前記第１の絶縁体膜における密度は、前記第２の絶縁体膜における密度よりも高く、前記第３の絶縁体膜における密度は、前記第２の絶縁体膜における密度よりも高いことを特徴とする。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）

【課題】 本発明の目的は、半導体装置単体で負電源を必要とせずにスイッチングが可能な素子を提供することである。
【解決手段】 この発明の半導体装置は、ノーマリオンFETと、一方の電極を前記FETのゲートに、他方の電極を入力端子に電気的に接続されたキャパシタと、アノード電極が前記FETのゲートに、カソード電極が前記FETのソースに電気的に接続されたダイオードと、を前記FETと同一チップ上に形成したことを特徴としており、さらに、前記キャパシタが、前記FETのゲート引き出し電極上に誘電体などの絶縁膜を形成し、形成した前記絶縁膜に金属膜を形成することにより形成されたことが好ましい。 （もっと読む）

【課題】配線の表皮効果の抑制と低抵抗化を図る。
【解決手段】第１配線部４１と、その第１配線部４１の周りを被覆する、高融点金属窒化物を含む第２配線部４２とを含む配線４０ａを形成する。このような配線４０ａにおける第２配線部４２は、第１配線部４１側から外周に向かって窒素含有率が高くなる部分を有するように形成する。これにより、配線４０ａにおける表皮効果が抑制されると共に、配線４０ａの低抵抗化が図られるようになる。 （もっと読む）

【課題】電流駆動型の半導体装置のゲートへの寄生インダクタンスによる外乱ノイズを低減し、ゲート駆動を高精度化及び安定化させる。
【解決手段】半導体装置１００であって、電流駆動型の半導体素子３と、半導体素子３を制御するゲート駆動回路１１と、接続端子部とを備え、半導体素子３は、窒化物半導体層の積層体の上に形成されたゲート電極パッド１と、オーミック電極パッド２及び５とを有し、接続端子部は、オーミック電極パッド２と接続されたオーミック電極端子６と、オーミック電極パッド５と接続されたオーミック電極端子１０と、オーミック電極パッド２と接続されたゲート駆動用端子７と、ゲート電極パッド１と接続されたゲート端子８とを有し、ゲート駆動回路１１の入力端子はゲート駆動用端子７に接続され、ゲート駆動回路１１の出力端子はゲート端子８に接続され、ゲート駆動回路１１の基準電位をオーミック電極パッド２の電位とする。 （もっと読む）

【課題】集積回路をＤＣおよびＲＦ遮蔽する方法と構造を提供すること。
【解決手段】組み合わせられて集積回路デバイスを形成する回路を電磁気的に遮蔽するための方法であって、導電性材料によって横方向および下方を囲まれた隔離型のシリコン・アイランドを供給する。 （もっと読む）

【課題】トランジスタにおけるオフ電流を低減し、電圧調整回路における出力電圧の変換効率を向上させる。
【解決手段】ゲート、ソース、及びドレインを有し、ソース及びドレインの一方に第１の信号が入力され、ゲートにクロック信号である第２の信号が入力され、チャネル形成層として酸化物半導体層を有し、オフ電流が１０ａＡ／μｍ以下であるトランジスタと、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極に高電源電圧及び低電源電圧が交互に与えられる容量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する構成とする。 （もっと読む）