ダイオード回路
【課題】十分な逆方向耐圧を有し、順方向電圧が０Ｖに近い理想的なダイオード特性を有するダイオード回路を提供する。
【解決手段】アノード端子Ａ及びカソード端子Ｋを有するアクティブダイオード１００であって、ゲート端子１１１と、アノード端子Ａ及びカソード端子Ｋの一方に接続されたドレイン端子１１２と、アノード端子Ａ及びカソード端子Ｋの他方に接続されたソース端子１１３とを有するトランジスタ１１０と、トランジスタ１１０の閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子１１１に供給するゲート電圧発生回路１２０とを備える。
【解決手段】アノード端子Ａ及びカソード端子Ｋを有するアクティブダイオード１００であって、ゲート端子１１１と、アノード端子Ａ及びカソード端子Ｋの一方に接続されたドレイン端子１１２と、アノード端子Ａ及びカソード端子Ｋの他方に接続されたソース端子１１３とを有するトランジスタ１１０と、トランジスタ１１０の閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子１１１に供給するゲート電圧発生回路１２０とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオード回路に関し、特に、トランジスタを用いて、一方向に電流を流し、逆方向の電流を阻止する特徴を有するダイオード特性を実現するダイオード回路に関する。
【背景技術】
【０００２】
従来、より改善したダイオード特性を実現するためには、専用の半導体デバイスを使用するか、あるいは、トランジスタなどの能動素子を含む回路によってダイオード特性を改善するダイオード回路（いわゆる、アクティブダイオード）を使用している。
【０００３】
専用の半導体デバイスとしては、シリコン基板上のＰＮ接合を用いる方法と、ショットキー接合を用いる方法とがよく知られている。ＰＮ接合を用いる場合、専用の半導体デバイスは、シリコン基板にＰ型不純物とＮ型不純物とを拡散し、互いが接するデバイス構造となる。ショットキー接合を用いる場合、専用の半導体デバイスは、白金などの金属とシリコンとの接合を有するデバイス構造となる。
【０００４】
ダイオードの順方向電圧は、材料とデバイス構造とに基づいて決定されるバンドギャップ構造により、物性的に決まる。したがって、順方向電圧は、ＰＮ接合シリコンダイオードの場合、１Ａ以下程度の小電流領域で約０．６Ｖ、ショットキー接合ダイオードの場合、１Ａ以下程度の小電流領域で約０．４Ｖとなる。
【０００５】
順方向電圧を変えたい場合は、材料及び不純物濃度などのデバイス構造を変えるが、その可変範囲は、前述の電圧値から高々０．１Ｖ程度である。したがって、どのように拡散プロセスを最適化しようとも、また、デバイス構造及び寸法設計を最適化しようとも、理想的なダイオード特性と言える順方向電圧を０Ｖ付近に設定することは不可能である。
【０００６】
そこで、トランジスタを用いてダイオード特性を実現するダイオード回路が知られている。ダイオード回路は、アクティブダイオードと呼ばれる。また、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）をトランジスタとして用いたダイオード回路は、ＭＯＳダイオードと呼ばれる。
【０００７】
図５は、従来のＭＯＳダイオードの構成を示す図である。図５において、従来のＭＯＳダイオードは、Ｐ型ＭＯＳＦＥＴ（以下、ＰｃｈＭＯＳＦＥＴと記載）のゲート端子５０３とドレイン端子５０２とが接続され、バックゲート端子５０４と電源電圧５０５とが接続された構成を有する。
【０００８】
図６は、図５の等価回路又は通常のダイオード素子を示す回路図である。また、図５のソース端子５０１が図６のアノード６０１に相当し、図５のドレイン端子５０２が図６のカソード６０２に相当する。
【０００９】
図５に示すように構成されたアクティブダイオードについて、以下、その動作を説明する。
【００１０】
従来、ＭＯＳＦＥＴを用いて、図５のようなＭＯＳダイオードを構成することが多かった。これは、複数のＭＯＳＦＥＴを集積し、隣接するトランジスタ間の素子間分離を行うため、バックゲート端子５０４と同電位で接続されているボディー又はウェルと呼ばれている部分を、最低電位又は最高電位に接続する。図５の例は、トランジスタがＰｃｈＭＯＳＦＥＴであるので、最高電位である電源電圧５０５に接続されている。
【００１１】
この例の場合、ＭＯＳダイオードのサイズを小さくすることができるという利点があるが、図７に示す従来のＭＯＳダイオードの電流電圧特性７０２のように、ダイオード特性の順方向電圧は、ＰｃｈＭＯＳＦＥＴの閾値電圧とほぼ一致し、約０．７Ｖであることが多い。
【００１２】
そこで、ダイオード特性の順方向電圧をより低下させるダイオード回路が、特許文献１に開示されている。
【００１３】
図８は、特許文献１に記載の従来例のＰｃｈＭＯＳＦＥＴを用いて、理想的なダイオード特性を実現するためのアクティブダイオードの構成を示す図である。図８において、ＰｃｈＭＯＳＦＥＴのゲート端子８０３とドレイン端子８０２とバックゲート端子８０４とが接続される。図８のソース端子８０１が図６のアノード６０１に相当し、図８のドレイン端子８０２が図６のカソード６０２に相当する。
【００１４】
特許文献１に書かれているように、順方向電圧を改善するために、図８において、ＰｃｈＭＯＳＦＥＴのボディー又はウェルを独立した１個の素子領域とし、バックゲート端子８０４をドレイン端子８０２に接続すると、ＰｃｈＭＯＳＦＥＴの閾値電圧が小さくなる。
【００１５】
その結果、図７に示す改善されたＭＯＳダイオードの電流電圧特性７０１のように、ダイオード特性の順方向電圧は、小さくなったＰｃｈＭＯＳＦＥＴの閾値電圧とほぼ一致し、より理想的なダイオードに近づく。例えば、順方向電圧を０．３Ｖ程度にすることが可能である。
【００１６】
また、ダイオード特性の順方向電圧をより低下させるダイオード回路の別の例が、特許文献２に開示されている。
【００１７】
図９は、特許文献２に記載の従来例のＮ型ＭＯＳＦＥＴ（以下、ＮｃｈＭＯＳＦＥＴと記載）を用いて、理想的なダイオード特性を実現するための構成を示す図である。図９において、トランジスタ（３端子スイッチング手段）９００のソース端子と電圧比較器９０２の正入力端子９０３とアノード端子Ａとが接続され、トランジスタ９００のドレイン端子と電圧比較器９０２の負入力端子９０４とカソード端子Ｋとが接続され、電圧比較器９０２の出力端子９０５とトランジスタ９００のゲート端子とが接続された構成を有する。トランジスタ９００は、ＮｃｈＭＯＳＦＥＴであり、ソース端子とドレイン端子との間に固定ダイオード９０１を備えている。
【００１８】
図９に示すように構成されたアクティブダイオードについて、以下にその動作を説明する。
【００１９】
アノード端子Ａの電圧とカソード端子Ｋの電圧とを電圧比較器９０２によって比較し、アノード端子Ａの電圧が大きい場合、トランジスタ９００のゲート信号がＨｉｇｈレベルとなり、トランジスタ９００がオンする。このとき、ダイオード特性の順方向電圧はほぼ０Ｖとなり、ほぼ理想的なダイオード特性を実現することができる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００１−２３０４２５号公報
【特許文献２】特表２００２−５１１６９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上記従来技術には、以下のような課題がある。
まず、特許文献１に記載のダイオード回路では、順方向電圧の制御は、不純物濃度及び拡散深さなどの拡散プロセス設計によって行うことになり、任意の設計値に設定することは極めて困難である。
【００２２】
また、特許文献２に記載のダイオード回路では、アノード端子Ａとカソード端子Ｋとの間に電圧比較器が挿入されているため、当該電圧比較器の耐圧がダイオード回路の耐圧に影響を与える。電圧比較器の入力耐圧は、高々４０Ｖ程度であるので、特許文献２に記載のダイオード回路の耐圧も４０Ｖとなる。したがって、特許文献２に記載のダイオード回路を、１００Ｖ〜２４０Ｖの電灯線電圧の整流、又は、絶縁トランスの２次側電圧が４０Ｖ以上の高電圧大電力応用の整流において、使用することは困難である。
【００２３】
そこで、本発明は、十分な逆方向耐圧を有し、順方向電圧が０Ｖに近い理想的なダイオード特性を有するダイオード回路を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記課題を解決するために、本発明に係るダイオード回路は、アノード端子及びカソード端子を有するダイオード回路であって、ゲート端子と、前記アノード端子及び前記カソード端子の一方に接続されたドレイン端子と、前記アノード端子及び前記カソード端子の他方に接続されたソース端子とを有する第１トランジスタと、前記カソード端子に接続されておらず、前記ゲート端子と前記アノード端子との間に設けられた回路であり、前記第１トランジスタの閾値電圧に電圧発生回路とを備える。
【００２５】
これにより、第１トランジスタの閾値電圧に等しくなるように調整されたゲート電圧をゲート端子に供給するので、順方向電圧を０Ｖに近づけることができる。また、ゲート電圧発生回路はカソード端子に接続されていないので、ダイオード回路の逆方向耐圧に影響を与えない。このため、ダイオード回路の耐圧は、第１トランジスタの耐圧によって決定されるので、良好な逆方向耐圧を実現することができる。
【００２６】
また、前記ダイオード回路は、さらに、前記第１トランジスタとの間で、ゲート端子同士、及び、前記アノード端子に接続されたドレイン端子又はソース端子同士が接続された第２トランジスタを備え、前記ゲート電圧発生回路は、基準電圧を発生する基準電圧源と、前記第２トランジスタに流れるドレイン電流に相当する電圧を発生するための抵抗と、前記基準電圧が入力される正入力端子と、前記抵抗に発生する電圧が入力される負入力端子と、前記第１トランジスタ及び前記第２トランジスタのゲート端子に接続される出力端子とを有するオペアンプとを備え、前記第２トランジスタは、前記オペアンプの負帰還回路の一部であってもよい。
【００２７】
これにより、第１トランジスタと第２トランジスタとの間において、ゲート端子同士とソース端子同士（又は、ドレイン端子同士）とをそれぞれ接続し、第２トランジスタのドレイン電流を利用して、基準電圧とリーク電流設定値とが等しくなるように、オペアンプで負帰還回路を構成することができる。よって、ゲート電圧発生回路は、正確に閾値電圧付近のゲート電圧を発生することが可能になり、順方向電圧を０Ｖに近づけることが可能となる。
【発明の効果】
【００２８】
本発明によれば、十分な逆方向耐圧を有し、順方向電圧が０Ｖに近い理想的なダイオード特性を実現することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態１に係るダイオード回路の構成の一例を示す図である。
【図２】本発明の実施の形態１に係るダイオード回路の電流電圧特性を示す図である。
【図３】本発明の実施の形態２に係るダイオード回路の構成の一例を示す図である。
【図４】本発明の実施の形態２に係るダイオード回路の電流電圧特性を示す図である。
【図５】従来のＰｃｈＭＯＳＦＥＴを用いたＭＯＳダイオードを示す回路図である。
【図６】ＭＯＳダイオードの等価回路又はダイオード素子を示す回路図である。
【図７】従来のダイオードの電流電圧特性を示す図である。
【図８】第１の従来例であるＰｃｈＭＯＳＦＥＴを用いたダイオード回路を示す図である。
【図９】第２の従来例であるＮｃｈＭＯＳＦＥＴを用いたダイオード回路を示す図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態に係るダイオード回路について、図面を参照しながら説明する。
【００３１】
（実施の形態１）
本発明の実施の形態１に係るダイオード回路（アクティブダイオード）は、ゲート端子、アノード端子及びカソード端子の一方に接続されたドレイン端子、並びに、アノード端子及びカソード端子の他方に接続されたソース端子を有するトランジスタと、トランジスタの閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子に供給するゲート電圧発生回路とを備える。そして、ゲート電圧発生回路は、カソード端子には接続されておらず、アノード端子とゲート端子との間に設けられていることを特徴とする。
【００３２】
図１は、本発明の実施の形態１のダイオード回路（アクティブダイオード１００）の構成の一例を示す図である。アクティブダイオード１００は、アノード端子Ａとカソード端子Ｋとを有する。アクティブダイオード１００では、アノード端子Ａとカソード端子Ｋとの間に順方向電圧が加えられた場合に、アノード端子Ａからカソード端子Ｋに電流が流れる。ここで、順方向電圧は、カソード端子Ｋの電位がアノード端子Ａの電位より低くなるような電圧である。
【００３３】
また、アクティブダイオード１００では、アノード端子Ａとカソード端子Ｋとの間に逆方向電圧が加えられた場合には、ほぼ電流は流れない。逆方向電圧は、カソード端子Ｋの電位がアノード端子Ａの電位より高くなるような電圧である。なお、アクティブダイオード１００の具体的な電流電圧特性については、後で説明する。
【００３４】
図１に示すように、アクティブダイオード１００は、トランジスタ１１０と、閾値電圧に等しくなるように調整されたゲート電圧発生回路１２０とを備える。
【００３５】
トランジスタ１１０は、第１トランジスタの一例であり、例えば、ガリウムナイトライド ゲートインジェクショントランジスタ（以下、ＧａＮ ＧＩＴと記載）である。トランジスタ１１０は、ゲート端子１１１と、ドレイン端子１１２と、ソース端子１１３とを有する。
【００３６】
図１に示すように、ゲート端子１１１は、ゲート電圧発生回路１２０に接続されている。ドレイン端子１１２は、カソード端子Ｋに接続されている。ソース端子１１３は、アノード端子Ａに接続されている。また、ソース端子１１３は、閾値電圧に等しくなるように調整されたゲート電圧発生回路１２０に接続されている。
【００３７】
なお、トランジスタ１１０は、ＰｃｈＭＯＳＦＥＴ及びＮｃｈＭＯＳＦＥＴのいずれでもよい。例えば、トランジスタ１１０が高耐圧ＰｃｈＭＯＳＦＥＴである場合は、ＰｃｈＭＯＳＦＥＴのソース端子がカソード端子に接続され、ドレイン端子がアノード端子に接続される。また、トランジスタ１１０が高耐圧ＮｃｈＭＯＳＦＥＴである場合は、ＮｃｈＭＯＳＦＥＴのドレイン端子がカソード端子に接続され、ソース端子がアノード端子に接続される。
【００３８】
ゲート電圧発生回路１２０は、トランジスタ１１０の閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子１１１に供給する。具体的には、ゲート電圧発生回路１２０は、トランジスタ１１０のソース端子１１３を基準として、トランジスタ１１０のゲート端子１１１に電圧を供給する。つまり、ゲート電圧発生回路１２０は、ゲート−ソース間電圧を供給する。
【００３９】
図１において、閾値電圧に等しくなるように調整されたゲート電圧発生回路１２０は、基準電圧を直流増幅器で定数倍可変するなどして、予め測定しておいたトランジスタ１１０の閾値電圧と一致する電圧を発生する電圧源である。例えば、ゲート電圧発生回路は、一例として、基準電圧源に直列に直流増幅器を接続し、直流増幅器の負帰還回路に半固定抵抗又は可変抵抗を接続することで構成されてもよい。
【００４０】
以上の構成により、本発明の実施の形態１に係るアクティブダイオード１００は、トランジスタ１１０の閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子に供給するので、アクティブダイオード１００の順方向電圧を０Ｖに近づけることができる。また、アノード端子Ａとカソード端子Ｋとの間には、トランジスタ１１０以外の素子が挿入されていないので、アクティブダイオード１００の耐圧は、トランジスタ１１０の耐圧によって決定される。トランジスタ１１０の耐圧は通常４０Ｖ以上であるので、アクティブダイオード１００は、良好な逆方向耐圧を実現することができる。
【００４１】
続いて、本発明の第１の実施の形態に係るアクティブダイオード１００の電流電圧特性について説明する。図２は、図１に示すアクティブダイオード１００の電流電圧特性の一例を示す図である。
【００４２】
トランジスタ１１０のように代表的なＧａＮ ＧＩＴの閾値電圧は、例えば、２Ｖである。電流電圧特性２０１は、ゲート電圧発生回路１２０によって、ほぼ完全にトランジスタ１１０の閾値電圧に等しくなるように調整された基準電圧がゲート端子１１１に供給された場合であって、順方向電圧が０Ｖになった場合の電流電圧特性である。電流電圧特性２０２は、ゲート電圧発生回路１２０によって、ある程度の調整された基準電圧がゲート端子１１１に供給された場合であって、順方向電圧が１Ｖの場合の電流電圧特性である。電流電圧特性２０３は、ゲート電圧発生回路１２０が電圧を発生しない場合、すなわち、０Ｖを出力した場合であって、順方向電圧が２Ｖの場合の電流電圧特性である。
【００４３】
以上のように構成されたアクティブダイオード１００の動作について、以下で説明する。なお、トランジスタ１１０の閾値電圧が、例えば、２Ｖである場合について説明する。
【００４４】
ゲート電圧発生回路１２０が発生するゲート電圧が２Ｖの場合は、アクティブダイオード１００の電流電圧特性は、順方向電圧０Ｖの電流電圧特性２０１となり、理想的なダイオードの電流電圧特性となる。しかしながら、ＧａＮ ＧＩＴの閾値電圧のばらつきは、例えば、±１Ｖ程度ある。
【００４５】
例えば、トランジスタ１１０の閾値電圧が１Ｖで、ゲート電圧発生回路１２０が発生するゲート電圧が２Ｖの場合、アクティブダイオード１００の電流電圧特性は、図２に示すような順方向電圧が−１Ｖの電流電圧特性２０５のようになる。これでは、整流動作中に逆流（リーク電流２０４）を許すことになり、理想的なダイオード特性から逸脱してしまっている。
【００４６】
また、トランジスタ１１０の閾値電圧が３Ｖで、ゲート電圧発生回路１２０が発生する電圧が２Ｖの場合、アクティブダイオード１００の電流電圧特性は、図２に示すような順方向電圧１Ｖの電流電圧特性２０２のようになる。これでは、損失がシリコンＰＮ接合ダイオードよりも大きくなってしまう。
【００４７】
以上のことから、理想的なダイオード特性を実現するためには、ゲート電圧発生回路１２０は、トランジスタ１１０のゲート端子１１１に供給するゲート電圧を、高精度でトランジスタ１１０の閾値電圧と一致させる必要がある。具体的には、ゲート電圧発生回路１２０は、基準電圧を直流増幅器で定数倍可変するなどの調整手段により、トランジスタ１１０の閾値電圧に等しくなるように調整することで、トランジスタ１１０の閾値電圧に等しいゲート電圧を生成する。
【００４８】
以上のように、本発明の実施の形態１に係るアクティブダイオード１００では、ゲート電圧発生回路１２０が、トランジスタ１１０の閾値電圧に等しくなるように調整したゲート電圧をトランジスタ１１０のゲート端子１１１に供給する。これにより、アクティブダイオード１００の順方向電圧をほぼ０Ｖにすることができ、良好なダイオード特性を実現することができる。
【００４９】
また、本発明の実施の形態１に係るアクティブダイオード１００では、ゲート電圧発生回路１２０は、トランジスタ１１０のドレイン電圧を監視していない。このため、アクティブダイオード１００は、４０Ｖ以上の高電圧領域においても、制御回路（ゲート電圧発生回路１２０）の耐圧不足になることもなく、良好な逆方向耐圧を得ることができる。
【００５０】
（実施の形態２）
本発明の実施の形態２に係るダイオード回路（アクティブダイオード）は、ゲート端子同士、及び、アノード端子に接続されたソース端子同士が接続された第１トランジスタ及び第２トランジスタと、第１トランジスタの閾値電圧に等しくなるように調整されたゲート電圧を、共通のゲート端子に供給するゲート電圧発生回路とを備える。そして、ゲート電圧発生回路は、基準電圧を発生する基準電圧源と、第２トランジスタに流れるドレイン電流に相当する電圧を発生するための抵抗と、基準電圧が入力される正入力端子、抵抗に発生する電圧が入力される負入力端子、及び、ゲート端子に接続される出力端子を有するオペアンプとを備えることを特徴とする。
【００５１】
図３は、本発明の実施の形態２に係るダイオード回路（アクティブダイオード３００）の構成の一例を示す図である。アクティブダイオード３００は、アノード端子Ａとカソード端子Ｋとを有する。
【００５２】
図３に示すように、アクティブダイオード３００は、第１トランジスタ３１０と、第２トランジスタ３１５と、ゲート電圧発生回路３２０とを備える。
【００５３】
第１トランジスタ３１０は、例えば、ＧａＮ ＧＩＴである。第１トランジスタ３１０は、ゲート端子３１１と、ドレイン端子３１２と、ソース端子３１３とを有する。
【００５４】
ゲート端子３１１は、第２トランジスタ３１５のゲート端子と共通であり、ゲート電圧発生回路３２０に接続されている。ドレイン端子３１２は、カソード端子Ｋに接続されている。ソース端子３１３は、第２トランジスタ３１５のソース端子と共通であり、アノード端子Ａに接続されている。ソース端子３１３は、第２トランジスタ３１５のソース端子と共通であり、アノード端子Ａに接続されている。つまり、第１トランジスタ３１０と第２トランジスタ３１５との間では、ゲート端子同士、及び、アノード端子Ａに接続されているソース端子同士が接続されている。
【００５５】
第２トランジスタ３１５は、例えば、ＧａＮ ＧＩＴである。第２トランジスタ３１５は、ゲート端子３１１と、ドレイン端子３１６と、ソース端子３１３とを有する。ドレイン端子３１６は、ゲート電圧発生回路３２０に接続されている。また、第２トランジスタ３１５は、ゲート電圧発生回路３２０が備えるオペアンプ３２３の負帰還回路の一部である。
【００５６】
なお、第１トランジスタ３１０及び第２トランジスタ３１５は、ＰｃｈＭＯＳＦＥＴ及びＮｃｈＭＯＳＦＥＴのいずれでもよい。
【００５７】
ゲート電圧発生回路３２０は、第１トランジスタ３１０の閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子３１１に供給する。図３に示すように、ゲート電圧発生回路３２０は、基準電圧源３２１と、目標リーク電流設定抵抗３２２と、オペアンプ３２３と、ＰｃｈＭＯＳＦＥＴ３２４及び３２５とを備える。
【００５８】
基準電圧源３２１は、基準電圧を発生する電圧源である。基準電圧源３２１は、オペアンプ３２３の正入力端子（＋）に接続されている。
【００５９】
目標リーク電流設定抵抗３２２は、リーク電流を設定するための抵抗である。目標リーク電流設定抵抗３２２の一端は、オペアンプ３２３の負入力端子（−）に接続されている。目標リーク電流設定抵抗３２２の他端は、基準電圧源３２１及びソース端子３１３に接続されている。
【００６０】
オペアンプ３２３は、正入力端子（＋）と負入力端子（−）とに入力される電圧差を増幅し、出力端子から出力する。オペアンプ３２３の出力端子は、第１トランジスタ３１０と第２トランジスタ３１５との共通のゲート端子３１１に接続されている。
【００６１】
ＰｃｈＭＯＳＦＥＴ３２４及び３２５は、いわゆるミラー回路を構成する。ＰｃｈＭＯＳＦＥＴ３２４とＰｃｈＭＯＳＦＥＴ３２５との間では、ゲート端子が互いに接続され、ソース端子も互いに接続されている。また、ＰｃｈＭＯＳＦＥＴ３２４のドレイン端子は、目標リーク電流設定抵抗３２２の一端とオペアンプ３２３の負入力端子とに接続されている。また、ＰｃｈＭＯＳＦＥＴ３２５のドレイン端子は、ＰｃｈＭＯＳＦＥＴ３２５のゲート端子と、第２トランジスタ３１５のドレイン端子３１６とに接続されている。
【００６２】
以上のように構成されたアクティブダイオード３００の動作について、以下で説明する。
【００６３】
ゲート電圧発生回路３２０と第２トランジスタ３１５とは、負帰還回路を構成する。
オペアンプ３２３の入力電圧差（＝正入力電圧−負入力電圧）は増幅され、オペアンプ３２３の出力より、第２トランジスタ３１５のゲート端子へ出力される。第２トランジスタ３１５は、ゲート端子に入力された信号を反転増幅し、ドレイン電流としてドレイン端子３１６から出力する。
【００６４】
第２トランジスタ３１５のドレイン端子３１６は、ＰｃｈＭＯＳＦＥＴ３２５のドレイン端子とゲート端子とへ接続されている。ＰｃｈＭＯＳＦＥＴ３２５とＰｃｈＭＯＳＦＥＴ３２４とは、いわゆるミラー回路を構成する。したがって、第２トランジスタ３１５からＰｃｈＭＯＳＦＥＴ３２５のドレイン端子に入力された電流は、ＰｃｈＭＯＳＦＥＴ３２４のドレイン端子へミラーされ、そのミラー比倍の電流が流れる。
【００６５】
ＰｃｈＭＯＳＦＥＴ３２４のドレイン端子から流れ出すドレイン電流は、目標リーク電流設定抵抗３２２に流れ、抵抗の一端に第２トランジスタ３１５のドレイン電流に比例した電圧を発生させる。
【００６６】
オペアンプ３２３は、このリーク電流に比例した電圧と、基準電圧源３２１が発生する基準電圧とを比較し、負帰還動作を行う。その結果、第１トランジスタ３１０と第２トランジスタ３１５との絶対ばらつき、及び、温度特性の変化に対して影響を受けず、正確に第１トランジスタ３１０の閾値付近のゲート電圧を発生することが可能である。これにより、本発明の実施の形態２に係るアクティブダイオード３００は、理想的なダイオード特性をもたらす順方向電圧０Ｖを実現できる。
【００６７】
以上のように構成されたアクティブダイオード３００の特性等を、以下では説明する。
図４は、本発明の実施の形態２に係るアクティブダイオード３００の電流電圧特性の一例を示す図である。図４には、リーク電流４０１、順方向電圧０Ｖの電流電圧特性４０２、及び、基準電圧４０３が示されている。
【００６８】
本発明の実施の形態２に係るアクティブダイオード３００の電流電圧特性が、基準電圧４０３とリーク電流４０１との交差する点を通るように、ゲート電圧発生回路３２０のオペアンプ３２３が動作する。基準電圧４０３とリーク電流４０１とを原点である０Ｖ、０ｍＡ近くに設定すると、ゲート電圧発生回路３２０のオペアンプ３２３の出力電圧は、第１トランジスタ３１０の閾値電圧付近の値を示し、順方向電圧０Ｖの電流電圧特性を実現することが可能である。
【００６９】
以上のように、本発明の実施の形態２に係るアクティブダイオード３００は、ゲート電圧発生回路３２０を備えることにより、順方向電圧をほぼ０Ｖにすることが可能で、ダイオード損失を著しく減らすことができる。つまり、アクティブダイオード３００では、第１トランジスタ３１０と第２トランジスタ３１５との間において、ゲート端子同士とソース端子同士とをそれぞれ接続し、第２トランジスタ３１５のドレイン電流を利用して、基準電圧とリーク電流設定値とが等しくなるように、オペアンプ３２３の負帰還回路を構成する。これにより、ゲート電圧発生回路３２０は、正確に閾値電圧付近のゲート電圧を発生することが可能になり、順方向電圧を０Ｖに近づけることが可能となる。
【００７０】
また、本発明の実施の形態２に係るアクティブダイオード３００では、ゲート電圧発生回路３２０は、第１トランジスタ３１０のドレイン電圧を監視しておらず、４０Ｖ以上の高電圧領域においても、オペアンプ及びコンパレータなどの制御回路の耐圧不足になることもなく、良好な逆方向耐圧を得ることができる。
【００７１】
以上、本発明に係るダイオード回路（アクティブダイオード）について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【００７２】
例えば、本発明の実施の形態におけるトランジスタとは、ノーマリーオフ型の数種のパワートランジスタを想定しているが、上記の実施の形態では、具体的に、ＧａＮ ＧＩＴにおけるドレイン、ゲート、ソースという端子名を用いて説明をした。しかしながら、他のノーマリーオフ型のパワートランジスタとしては、例えば、ガリウムナイトライド メタルインシュレータセミコンダクタ（ＧａＮ ＭＩＳ）と呼ばれる絶縁ゲート構造を持つものでもよい。あるいは、ガリウムナイトライド メタルセミコンダクタ（ＧａＮ ＭＥＳ）と呼ばれる金属と半導体とのショットキー接合のゲート構造を持つもの、ＭＯＳＦＥＴ、ダブルディフューズドメタルオキサイドシリコン（ＤＭＯＳ）、又は、シリコンカーバイドＦＥＴ（ＳｉＣ ＦＥＴ）などがあり、本発明に係るトランジスタとして利用することが可能である。
【産業上の利用可能性】
【００７３】
本発明は、例えば、１００Ｖ〜２４０Ｖの電灯線電圧の整流、絶縁トランスの２次側電圧が４０Ｖ以上の高電圧大電力応用の整流などにおいて、整流回路として利用することができる。
【符号の説明】
【００７４】
１００、３００ アクティブダイオード
１１０、９００ トランジスタ
１１１、３１１、５０３、８０３ ゲート端子
１１２、３１２、３１６、５０２、８０２ ドレイン端子
１１３、３１３、５０１、８０１ ソース端子
１２０、３２０ ゲート電圧発生回路
２０１、２０２、２０３、２０５、４０２、７０１、７０２ 電流電圧特性
２０４、４０１ リーク電流
３１０ 第１トランジスタ
３１５ 第２トランジスタ
３２１ 基準電圧源
３２２ 目標リーク電流設定抵抗
３２３ オペアンプ
３２４、３２５ ＰｃｈＭＯＳＦＥＴ
４０３ 基準電圧
５０４、８０４ バックゲート端子
５０５ 電源電圧
６０１ アノード
６０２ カソード
９０１ 固定ダイオード
９０２ 電圧比較器
９０３ 正入力端子
９０４ 負入力端子
９０５ 出力端子
【技術分野】
【０００１】
本発明は、ダイオード回路に関し、特に、トランジスタを用いて、一方向に電流を流し、逆方向の電流を阻止する特徴を有するダイオード特性を実現するダイオード回路に関する。
【背景技術】
【０００２】
従来、より改善したダイオード特性を実現するためには、専用の半導体デバイスを使用するか、あるいは、トランジスタなどの能動素子を含む回路によってダイオード特性を改善するダイオード回路（いわゆる、アクティブダイオード）を使用している。
【０００３】
専用の半導体デバイスとしては、シリコン基板上のＰＮ接合を用いる方法と、ショットキー接合を用いる方法とがよく知られている。ＰＮ接合を用いる場合、専用の半導体デバイスは、シリコン基板にＰ型不純物とＮ型不純物とを拡散し、互いが接するデバイス構造となる。ショットキー接合を用いる場合、専用の半導体デバイスは、白金などの金属とシリコンとの接合を有するデバイス構造となる。
【０００４】
ダイオードの順方向電圧は、材料とデバイス構造とに基づいて決定されるバンドギャップ構造により、物性的に決まる。したがって、順方向電圧は、ＰＮ接合シリコンダイオードの場合、１Ａ以下程度の小電流領域で約０．６Ｖ、ショットキー接合ダイオードの場合、１Ａ以下程度の小電流領域で約０．４Ｖとなる。
【０００５】
順方向電圧を変えたい場合は、材料及び不純物濃度などのデバイス構造を変えるが、その可変範囲は、前述の電圧値から高々０．１Ｖ程度である。したがって、どのように拡散プロセスを最適化しようとも、また、デバイス構造及び寸法設計を最適化しようとも、理想的なダイオード特性と言える順方向電圧を０Ｖ付近に設定することは不可能である。
【０００６】
そこで、トランジスタを用いてダイオード特性を実現するダイオード回路が知られている。ダイオード回路は、アクティブダイオードと呼ばれる。また、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）をトランジスタとして用いたダイオード回路は、ＭＯＳダイオードと呼ばれる。
【０００７】
図５は、従来のＭＯＳダイオードの構成を示す図である。図５において、従来のＭＯＳダイオードは、Ｐ型ＭＯＳＦＥＴ（以下、ＰｃｈＭＯＳＦＥＴと記載）のゲート端子５０３とドレイン端子５０２とが接続され、バックゲート端子５０４と電源電圧５０５とが接続された構成を有する。
【０００８】
図６は、図５の等価回路又は通常のダイオード素子を示す回路図である。また、図５のソース端子５０１が図６のアノード６０１に相当し、図５のドレイン端子５０２が図６のカソード６０２に相当する。
【０００９】
図５に示すように構成されたアクティブダイオードについて、以下、その動作を説明する。
【００１０】
従来、ＭＯＳＦＥＴを用いて、図５のようなＭＯＳダイオードを構成することが多かった。これは、複数のＭＯＳＦＥＴを集積し、隣接するトランジスタ間の素子間分離を行うため、バックゲート端子５０４と同電位で接続されているボディー又はウェルと呼ばれている部分を、最低電位又は最高電位に接続する。図５の例は、トランジスタがＰｃｈＭＯＳＦＥＴであるので、最高電位である電源電圧５０５に接続されている。
【００１１】
この例の場合、ＭＯＳダイオードのサイズを小さくすることができるという利点があるが、図７に示す従来のＭＯＳダイオードの電流電圧特性７０２のように、ダイオード特性の順方向電圧は、ＰｃｈＭＯＳＦＥＴの閾値電圧とほぼ一致し、約０．７Ｖであることが多い。
【００１２】
そこで、ダイオード特性の順方向電圧をより低下させるダイオード回路が、特許文献１に開示されている。
【００１３】
図８は、特許文献１に記載の従来例のＰｃｈＭＯＳＦＥＴを用いて、理想的なダイオード特性を実現するためのアクティブダイオードの構成を示す図である。図８において、ＰｃｈＭＯＳＦＥＴのゲート端子８０３とドレイン端子８０２とバックゲート端子８０４とが接続される。図８のソース端子８０１が図６のアノード６０１に相当し、図８のドレイン端子８０２が図６のカソード６０２に相当する。
【００１４】
特許文献１に書かれているように、順方向電圧を改善するために、図８において、ＰｃｈＭＯＳＦＥＴのボディー又はウェルを独立した１個の素子領域とし、バックゲート端子８０４をドレイン端子８０２に接続すると、ＰｃｈＭＯＳＦＥＴの閾値電圧が小さくなる。
【００１５】
その結果、図７に示す改善されたＭＯＳダイオードの電流電圧特性７０１のように、ダイオード特性の順方向電圧は、小さくなったＰｃｈＭＯＳＦＥＴの閾値電圧とほぼ一致し、より理想的なダイオードに近づく。例えば、順方向電圧を０．３Ｖ程度にすることが可能である。
【００１６】
また、ダイオード特性の順方向電圧をより低下させるダイオード回路の別の例が、特許文献２に開示されている。
【００１７】
図９は、特許文献２に記載の従来例のＮ型ＭＯＳＦＥＴ（以下、ＮｃｈＭＯＳＦＥＴと記載）を用いて、理想的なダイオード特性を実現するための構成を示す図である。図９において、トランジスタ（３端子スイッチング手段）９００のソース端子と電圧比較器９０２の正入力端子９０３とアノード端子Ａとが接続され、トランジスタ９００のドレイン端子と電圧比較器９０２の負入力端子９０４とカソード端子Ｋとが接続され、電圧比較器９０２の出力端子９０５とトランジスタ９００のゲート端子とが接続された構成を有する。トランジスタ９００は、ＮｃｈＭＯＳＦＥＴであり、ソース端子とドレイン端子との間に固定ダイオード９０１を備えている。
【００１８】
図９に示すように構成されたアクティブダイオードについて、以下にその動作を説明する。
【００１９】
アノード端子Ａの電圧とカソード端子Ｋの電圧とを電圧比較器９０２によって比較し、アノード端子Ａの電圧が大きい場合、トランジスタ９００のゲート信号がＨｉｇｈレベルとなり、トランジスタ９００がオンする。このとき、ダイオード特性の順方向電圧はほぼ０Ｖとなり、ほぼ理想的なダイオード特性を実現することができる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００１−２３０４２５号公報
【特許文献２】特表２００２−５１１６９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上記従来技術には、以下のような課題がある。
まず、特許文献１に記載のダイオード回路では、順方向電圧の制御は、不純物濃度及び拡散深さなどの拡散プロセス設計によって行うことになり、任意の設計値に設定することは極めて困難である。
【００２２】
また、特許文献２に記載のダイオード回路では、アノード端子Ａとカソード端子Ｋとの間に電圧比較器が挿入されているため、当該電圧比較器の耐圧がダイオード回路の耐圧に影響を与える。電圧比較器の入力耐圧は、高々４０Ｖ程度であるので、特許文献２に記載のダイオード回路の耐圧も４０Ｖとなる。したがって、特許文献２に記載のダイオード回路を、１００Ｖ〜２４０Ｖの電灯線電圧の整流、又は、絶縁トランスの２次側電圧が４０Ｖ以上の高電圧大電力応用の整流において、使用することは困難である。
【００２３】
そこで、本発明は、十分な逆方向耐圧を有し、順方向電圧が０Ｖに近い理想的なダイオード特性を有するダイオード回路を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記課題を解決するために、本発明に係るダイオード回路は、アノード端子及びカソード端子を有するダイオード回路であって、ゲート端子と、前記アノード端子及び前記カソード端子の一方に接続されたドレイン端子と、前記アノード端子及び前記カソード端子の他方に接続されたソース端子とを有する第１トランジスタと、前記カソード端子に接続されておらず、前記ゲート端子と前記アノード端子との間に設けられた回路であり、前記第１トランジスタの閾値電圧に電圧発生回路とを備える。
【００２５】
これにより、第１トランジスタの閾値電圧に等しくなるように調整されたゲート電圧をゲート端子に供給するので、順方向電圧を０Ｖに近づけることができる。また、ゲート電圧発生回路はカソード端子に接続されていないので、ダイオード回路の逆方向耐圧に影響を与えない。このため、ダイオード回路の耐圧は、第１トランジスタの耐圧によって決定されるので、良好な逆方向耐圧を実現することができる。
【００２６】
また、前記ダイオード回路は、さらに、前記第１トランジスタとの間で、ゲート端子同士、及び、前記アノード端子に接続されたドレイン端子又はソース端子同士が接続された第２トランジスタを備え、前記ゲート電圧発生回路は、基準電圧を発生する基準電圧源と、前記第２トランジスタに流れるドレイン電流に相当する電圧を発生するための抵抗と、前記基準電圧が入力される正入力端子と、前記抵抗に発生する電圧が入力される負入力端子と、前記第１トランジスタ及び前記第２トランジスタのゲート端子に接続される出力端子とを有するオペアンプとを備え、前記第２トランジスタは、前記オペアンプの負帰還回路の一部であってもよい。
【００２７】
これにより、第１トランジスタと第２トランジスタとの間において、ゲート端子同士とソース端子同士（又は、ドレイン端子同士）とをそれぞれ接続し、第２トランジスタのドレイン電流を利用して、基準電圧とリーク電流設定値とが等しくなるように、オペアンプで負帰還回路を構成することができる。よって、ゲート電圧発生回路は、正確に閾値電圧付近のゲート電圧を発生することが可能になり、順方向電圧を０Ｖに近づけることが可能となる。
【発明の効果】
【００２８】
本発明によれば、十分な逆方向耐圧を有し、順方向電圧が０Ｖに近い理想的なダイオード特性を実現することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態１に係るダイオード回路の構成の一例を示す図である。
【図２】本発明の実施の形態１に係るダイオード回路の電流電圧特性を示す図である。
【図３】本発明の実施の形態２に係るダイオード回路の構成の一例を示す図である。
【図４】本発明の実施の形態２に係るダイオード回路の電流電圧特性を示す図である。
【図５】従来のＰｃｈＭＯＳＦＥＴを用いたＭＯＳダイオードを示す回路図である。
【図６】ＭＯＳダイオードの等価回路又はダイオード素子を示す回路図である。
【図７】従来のダイオードの電流電圧特性を示す図である。
【図８】第１の従来例であるＰｃｈＭＯＳＦＥＴを用いたダイオード回路を示す図である。
【図９】第２の従来例であるＮｃｈＭＯＳＦＥＴを用いたダイオード回路を示す図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態に係るダイオード回路について、図面を参照しながら説明する。
【００３１】
（実施の形態１）
本発明の実施の形態１に係るダイオード回路（アクティブダイオード）は、ゲート端子、アノード端子及びカソード端子の一方に接続されたドレイン端子、並びに、アノード端子及びカソード端子の他方に接続されたソース端子を有するトランジスタと、トランジスタの閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子に供給するゲート電圧発生回路とを備える。そして、ゲート電圧発生回路は、カソード端子には接続されておらず、アノード端子とゲート端子との間に設けられていることを特徴とする。
【００３２】
図１は、本発明の実施の形態１のダイオード回路（アクティブダイオード１００）の構成の一例を示す図である。アクティブダイオード１００は、アノード端子Ａとカソード端子Ｋとを有する。アクティブダイオード１００では、アノード端子Ａとカソード端子Ｋとの間に順方向電圧が加えられた場合に、アノード端子Ａからカソード端子Ｋに電流が流れる。ここで、順方向電圧は、カソード端子Ｋの電位がアノード端子Ａの電位より低くなるような電圧である。
【００３３】
また、アクティブダイオード１００では、アノード端子Ａとカソード端子Ｋとの間に逆方向電圧が加えられた場合には、ほぼ電流は流れない。逆方向電圧は、カソード端子Ｋの電位がアノード端子Ａの電位より高くなるような電圧である。なお、アクティブダイオード１００の具体的な電流電圧特性については、後で説明する。
【００３４】
図１に示すように、アクティブダイオード１００は、トランジスタ１１０と、閾値電圧に等しくなるように調整されたゲート電圧発生回路１２０とを備える。
【００３５】
トランジスタ１１０は、第１トランジスタの一例であり、例えば、ガリウムナイトライド ゲートインジェクショントランジスタ（以下、ＧａＮ ＧＩＴと記載）である。トランジスタ１１０は、ゲート端子１１１と、ドレイン端子１１２と、ソース端子１１３とを有する。
【００３６】
図１に示すように、ゲート端子１１１は、ゲート電圧発生回路１２０に接続されている。ドレイン端子１１２は、カソード端子Ｋに接続されている。ソース端子１１３は、アノード端子Ａに接続されている。また、ソース端子１１３は、閾値電圧に等しくなるように調整されたゲート電圧発生回路１２０に接続されている。
【００３７】
なお、トランジスタ１１０は、ＰｃｈＭＯＳＦＥＴ及びＮｃｈＭＯＳＦＥＴのいずれでもよい。例えば、トランジスタ１１０が高耐圧ＰｃｈＭＯＳＦＥＴである場合は、ＰｃｈＭＯＳＦＥＴのソース端子がカソード端子に接続され、ドレイン端子がアノード端子に接続される。また、トランジスタ１１０が高耐圧ＮｃｈＭＯＳＦＥＴである場合は、ＮｃｈＭＯＳＦＥＴのドレイン端子がカソード端子に接続され、ソース端子がアノード端子に接続される。
【００３８】
ゲート電圧発生回路１２０は、トランジスタ１１０の閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子１１１に供給する。具体的には、ゲート電圧発生回路１２０は、トランジスタ１１０のソース端子１１３を基準として、トランジスタ１１０のゲート端子１１１に電圧を供給する。つまり、ゲート電圧発生回路１２０は、ゲート−ソース間電圧を供給する。
【００３９】
図１において、閾値電圧に等しくなるように調整されたゲート電圧発生回路１２０は、基準電圧を直流増幅器で定数倍可変するなどして、予め測定しておいたトランジスタ１１０の閾値電圧と一致する電圧を発生する電圧源である。例えば、ゲート電圧発生回路は、一例として、基準電圧源に直列に直流増幅器を接続し、直流増幅器の負帰還回路に半固定抵抗又は可変抵抗を接続することで構成されてもよい。
【００４０】
以上の構成により、本発明の実施の形態１に係るアクティブダイオード１００は、トランジスタ１１０の閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子に供給するので、アクティブダイオード１００の順方向電圧を０Ｖに近づけることができる。また、アノード端子Ａとカソード端子Ｋとの間には、トランジスタ１１０以外の素子が挿入されていないので、アクティブダイオード１００の耐圧は、トランジスタ１１０の耐圧によって決定される。トランジスタ１１０の耐圧は通常４０Ｖ以上であるので、アクティブダイオード１００は、良好な逆方向耐圧を実現することができる。
【００４１】
続いて、本発明の第１の実施の形態に係るアクティブダイオード１００の電流電圧特性について説明する。図２は、図１に示すアクティブダイオード１００の電流電圧特性の一例を示す図である。
【００４２】
トランジスタ１１０のように代表的なＧａＮ ＧＩＴの閾値電圧は、例えば、２Ｖである。電流電圧特性２０１は、ゲート電圧発生回路１２０によって、ほぼ完全にトランジスタ１１０の閾値電圧に等しくなるように調整された基準電圧がゲート端子１１１に供給された場合であって、順方向電圧が０Ｖになった場合の電流電圧特性である。電流電圧特性２０２は、ゲート電圧発生回路１２０によって、ある程度の調整された基準電圧がゲート端子１１１に供給された場合であって、順方向電圧が１Ｖの場合の電流電圧特性である。電流電圧特性２０３は、ゲート電圧発生回路１２０が電圧を発生しない場合、すなわち、０Ｖを出力した場合であって、順方向電圧が２Ｖの場合の電流電圧特性である。
【００４３】
以上のように構成されたアクティブダイオード１００の動作について、以下で説明する。なお、トランジスタ１１０の閾値電圧が、例えば、２Ｖである場合について説明する。
【００４４】
ゲート電圧発生回路１２０が発生するゲート電圧が２Ｖの場合は、アクティブダイオード１００の電流電圧特性は、順方向電圧０Ｖの電流電圧特性２０１となり、理想的なダイオードの電流電圧特性となる。しかしながら、ＧａＮ ＧＩＴの閾値電圧のばらつきは、例えば、±１Ｖ程度ある。
【００４５】
例えば、トランジスタ１１０の閾値電圧が１Ｖで、ゲート電圧発生回路１２０が発生するゲート電圧が２Ｖの場合、アクティブダイオード１００の電流電圧特性は、図２に示すような順方向電圧が−１Ｖの電流電圧特性２０５のようになる。これでは、整流動作中に逆流（リーク電流２０４）を許すことになり、理想的なダイオード特性から逸脱してしまっている。
【００４６】
また、トランジスタ１１０の閾値電圧が３Ｖで、ゲート電圧発生回路１２０が発生する電圧が２Ｖの場合、アクティブダイオード１００の電流電圧特性は、図２に示すような順方向電圧１Ｖの電流電圧特性２０２のようになる。これでは、損失がシリコンＰＮ接合ダイオードよりも大きくなってしまう。
【００４７】
以上のことから、理想的なダイオード特性を実現するためには、ゲート電圧発生回路１２０は、トランジスタ１１０のゲート端子１１１に供給するゲート電圧を、高精度でトランジスタ１１０の閾値電圧と一致させる必要がある。具体的には、ゲート電圧発生回路１２０は、基準電圧を直流増幅器で定数倍可変するなどの調整手段により、トランジスタ１１０の閾値電圧に等しくなるように調整することで、トランジスタ１１０の閾値電圧に等しいゲート電圧を生成する。
【００４８】
以上のように、本発明の実施の形態１に係るアクティブダイオード１００では、ゲート電圧発生回路１２０が、トランジスタ１１０の閾値電圧に等しくなるように調整したゲート電圧をトランジスタ１１０のゲート端子１１１に供給する。これにより、アクティブダイオード１００の順方向電圧をほぼ０Ｖにすることができ、良好なダイオード特性を実現することができる。
【００４９】
また、本発明の実施の形態１に係るアクティブダイオード１００では、ゲート電圧発生回路１２０は、トランジスタ１１０のドレイン電圧を監視していない。このため、アクティブダイオード１００は、４０Ｖ以上の高電圧領域においても、制御回路（ゲート電圧発生回路１２０）の耐圧不足になることもなく、良好な逆方向耐圧を得ることができる。
【００５０】
（実施の形態２）
本発明の実施の形態２に係るダイオード回路（アクティブダイオード）は、ゲート端子同士、及び、アノード端子に接続されたソース端子同士が接続された第１トランジスタ及び第２トランジスタと、第１トランジスタの閾値電圧に等しくなるように調整されたゲート電圧を、共通のゲート端子に供給するゲート電圧発生回路とを備える。そして、ゲート電圧発生回路は、基準電圧を発生する基準電圧源と、第２トランジスタに流れるドレイン電流に相当する電圧を発生するための抵抗と、基準電圧が入力される正入力端子、抵抗に発生する電圧が入力される負入力端子、及び、ゲート端子に接続される出力端子を有するオペアンプとを備えることを特徴とする。
【００５１】
図３は、本発明の実施の形態２に係るダイオード回路（アクティブダイオード３００）の構成の一例を示す図である。アクティブダイオード３００は、アノード端子Ａとカソード端子Ｋとを有する。
【００５２】
図３に示すように、アクティブダイオード３００は、第１トランジスタ３１０と、第２トランジスタ３１５と、ゲート電圧発生回路３２０とを備える。
【００５３】
第１トランジスタ３１０は、例えば、ＧａＮ ＧＩＴである。第１トランジスタ３１０は、ゲート端子３１１と、ドレイン端子３１２と、ソース端子３１３とを有する。
【００５４】
ゲート端子３１１は、第２トランジスタ３１５のゲート端子と共通であり、ゲート電圧発生回路３２０に接続されている。ドレイン端子３１２は、カソード端子Ｋに接続されている。ソース端子３１３は、第２トランジスタ３１５のソース端子と共通であり、アノード端子Ａに接続されている。ソース端子３１３は、第２トランジスタ３１５のソース端子と共通であり、アノード端子Ａに接続されている。つまり、第１トランジスタ３１０と第２トランジスタ３１５との間では、ゲート端子同士、及び、アノード端子Ａに接続されているソース端子同士が接続されている。
【００５５】
第２トランジスタ３１５は、例えば、ＧａＮ ＧＩＴである。第２トランジスタ３１５は、ゲート端子３１１と、ドレイン端子３１６と、ソース端子３１３とを有する。ドレイン端子３１６は、ゲート電圧発生回路３２０に接続されている。また、第２トランジスタ３１５は、ゲート電圧発生回路３２０が備えるオペアンプ３２３の負帰還回路の一部である。
【００５６】
なお、第１トランジスタ３１０及び第２トランジスタ３１５は、ＰｃｈＭＯＳＦＥＴ及びＮｃｈＭＯＳＦＥＴのいずれでもよい。
【００５７】
ゲート電圧発生回路３２０は、第１トランジスタ３１０の閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子３１１に供給する。図３に示すように、ゲート電圧発生回路３２０は、基準電圧源３２１と、目標リーク電流設定抵抗３２２と、オペアンプ３２３と、ＰｃｈＭＯＳＦＥＴ３２４及び３２５とを備える。
【００５８】
基準電圧源３２１は、基準電圧を発生する電圧源である。基準電圧源３２１は、オペアンプ３２３の正入力端子（＋）に接続されている。
【００５９】
目標リーク電流設定抵抗３２２は、リーク電流を設定するための抵抗である。目標リーク電流設定抵抗３２２の一端は、オペアンプ３２３の負入力端子（−）に接続されている。目標リーク電流設定抵抗３２２の他端は、基準電圧源３２１及びソース端子３１３に接続されている。
【００６０】
オペアンプ３２３は、正入力端子（＋）と負入力端子（−）とに入力される電圧差を増幅し、出力端子から出力する。オペアンプ３２３の出力端子は、第１トランジスタ３１０と第２トランジスタ３１５との共通のゲート端子３１１に接続されている。
【００６１】
ＰｃｈＭＯＳＦＥＴ３２４及び３２５は、いわゆるミラー回路を構成する。ＰｃｈＭＯＳＦＥＴ３２４とＰｃｈＭＯＳＦＥＴ３２５との間では、ゲート端子が互いに接続され、ソース端子も互いに接続されている。また、ＰｃｈＭＯＳＦＥＴ３２４のドレイン端子は、目標リーク電流設定抵抗３２２の一端とオペアンプ３２３の負入力端子とに接続されている。また、ＰｃｈＭＯＳＦＥＴ３２５のドレイン端子は、ＰｃｈＭＯＳＦＥＴ３２５のゲート端子と、第２トランジスタ３１５のドレイン端子３１６とに接続されている。
【００６２】
以上のように構成されたアクティブダイオード３００の動作について、以下で説明する。
【００６３】
ゲート電圧発生回路３２０と第２トランジスタ３１５とは、負帰還回路を構成する。
オペアンプ３２３の入力電圧差（＝正入力電圧−負入力電圧）は増幅され、オペアンプ３２３の出力より、第２トランジスタ３１５のゲート端子へ出力される。第２トランジスタ３１５は、ゲート端子に入力された信号を反転増幅し、ドレイン電流としてドレイン端子３１６から出力する。
【００６４】
第２トランジスタ３１５のドレイン端子３１６は、ＰｃｈＭＯＳＦＥＴ３２５のドレイン端子とゲート端子とへ接続されている。ＰｃｈＭＯＳＦＥＴ３２５とＰｃｈＭＯＳＦＥＴ３２４とは、いわゆるミラー回路を構成する。したがって、第２トランジスタ３１５からＰｃｈＭＯＳＦＥＴ３２５のドレイン端子に入力された電流は、ＰｃｈＭＯＳＦＥＴ３２４のドレイン端子へミラーされ、そのミラー比倍の電流が流れる。
【００６５】
ＰｃｈＭＯＳＦＥＴ３２４のドレイン端子から流れ出すドレイン電流は、目標リーク電流設定抵抗３２２に流れ、抵抗の一端に第２トランジスタ３１５のドレイン電流に比例した電圧を発生させる。
【００６６】
オペアンプ３２３は、このリーク電流に比例した電圧と、基準電圧源３２１が発生する基準電圧とを比較し、負帰還動作を行う。その結果、第１トランジスタ３１０と第２トランジスタ３１５との絶対ばらつき、及び、温度特性の変化に対して影響を受けず、正確に第１トランジスタ３１０の閾値付近のゲート電圧を発生することが可能である。これにより、本発明の実施の形態２に係るアクティブダイオード３００は、理想的なダイオード特性をもたらす順方向電圧０Ｖを実現できる。
【００６７】
以上のように構成されたアクティブダイオード３００の特性等を、以下では説明する。
図４は、本発明の実施の形態２に係るアクティブダイオード３００の電流電圧特性の一例を示す図である。図４には、リーク電流４０１、順方向電圧０Ｖの電流電圧特性４０２、及び、基準電圧４０３が示されている。
【００６８】
本発明の実施の形態２に係るアクティブダイオード３００の電流電圧特性が、基準電圧４０３とリーク電流４０１との交差する点を通るように、ゲート電圧発生回路３２０のオペアンプ３２３が動作する。基準電圧４０３とリーク電流４０１とを原点である０Ｖ、０ｍＡ近くに設定すると、ゲート電圧発生回路３２０のオペアンプ３２３の出力電圧は、第１トランジスタ３１０の閾値電圧付近の値を示し、順方向電圧０Ｖの電流電圧特性を実現することが可能である。
【００６９】
以上のように、本発明の実施の形態２に係るアクティブダイオード３００は、ゲート電圧発生回路３２０を備えることにより、順方向電圧をほぼ０Ｖにすることが可能で、ダイオード損失を著しく減らすことができる。つまり、アクティブダイオード３００では、第１トランジスタ３１０と第２トランジスタ３１５との間において、ゲート端子同士とソース端子同士とをそれぞれ接続し、第２トランジスタ３１５のドレイン電流を利用して、基準電圧とリーク電流設定値とが等しくなるように、オペアンプ３２３の負帰還回路を構成する。これにより、ゲート電圧発生回路３２０は、正確に閾値電圧付近のゲート電圧を発生することが可能になり、順方向電圧を０Ｖに近づけることが可能となる。
【００７０】
また、本発明の実施の形態２に係るアクティブダイオード３００では、ゲート電圧発生回路３２０は、第１トランジスタ３１０のドレイン電圧を監視しておらず、４０Ｖ以上の高電圧領域においても、オペアンプ及びコンパレータなどの制御回路の耐圧不足になることもなく、良好な逆方向耐圧を得ることができる。
【００７１】
以上、本発明に係るダイオード回路（アクティブダイオード）について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【００７２】
例えば、本発明の実施の形態におけるトランジスタとは、ノーマリーオフ型の数種のパワートランジスタを想定しているが、上記の実施の形態では、具体的に、ＧａＮ ＧＩＴにおけるドレイン、ゲート、ソースという端子名を用いて説明をした。しかしながら、他のノーマリーオフ型のパワートランジスタとしては、例えば、ガリウムナイトライド メタルインシュレータセミコンダクタ（ＧａＮ ＭＩＳ）と呼ばれる絶縁ゲート構造を持つものでもよい。あるいは、ガリウムナイトライド メタルセミコンダクタ（ＧａＮ ＭＥＳ）と呼ばれる金属と半導体とのショットキー接合のゲート構造を持つもの、ＭＯＳＦＥＴ、ダブルディフューズドメタルオキサイドシリコン（ＤＭＯＳ）、又は、シリコンカーバイドＦＥＴ（ＳｉＣ ＦＥＴ）などがあり、本発明に係るトランジスタとして利用することが可能である。
【産業上の利用可能性】
【００７３】
本発明は、例えば、１００Ｖ〜２４０Ｖの電灯線電圧の整流、絶縁トランスの２次側電圧が４０Ｖ以上の高電圧大電力応用の整流などにおいて、整流回路として利用することができる。
【符号の説明】
【００７４】
１００、３００ アクティブダイオード
１１０、９００ トランジスタ
１１１、３１１、５０３、８０３ ゲート端子
１１２、３１２、３１６、５０２、８０２ ドレイン端子
１１３、３１３、５０１、８０１ ソース端子
１２０、３２０ ゲート電圧発生回路
２０１、２０２、２０３、２０５、４０２、７０１、７０２ 電流電圧特性
２０４、４０１ リーク電流
３１０ 第１トランジスタ
３１５ 第２トランジスタ
３２１ 基準電圧源
３２２ 目標リーク電流設定抵抗
３２３ オペアンプ
３２４、３２５ ＰｃｈＭＯＳＦＥＴ
４０３ 基準電圧
５０４、８０４ バックゲート端子
５０５ 電源電圧
６０１ アノード
６０２ カソード
９０１ 固定ダイオード
９０２ 電圧比較器
９０３ 正入力端子
９０４ 負入力端子
９０５ 出力端子
【特許請求の範囲】
【請求項１】
アノード端子及びカソード端子を有するダイオード回路であって、
ゲート端子と、前記アノード端子及び前記カソード端子の一方に接続されたドレイン端子と、前記アノード端子及び前記カソード端子の他方に接続されたソース端子とを有する第１トランジスタと、
前記カソード端子に接続されておらず、前記ゲート端子と前記アノード端子との間に設けられた回路であり、前記第１トランジスタの閾値電圧に等しくなるように調整されたゲート電圧を、前記ゲート端子に供給するゲート電圧発生回路とを備える
ダイオード回路。
【請求項２】
前記ダイオード回路は、さらに、
前記第１トランジスタとの間で、ゲート端子同士、及び、前記アノード端子に接続されたドレイン端子又はソース端子同士が接続された第２トランジスタを備え、
前記ゲート電圧発生回路は、
基準電圧を発生する基準電圧源と、
前記第２トランジスタに流れるドレイン電流に相当する電圧を発生するための抵抗と、
前記基準電圧が入力される正入力端子と、前記抵抗に発生する電圧が入力される負入力端子と、前記第１トランジスタ及び前記第２トランジスタのゲート端子に接続される出力端子とを有するオペアンプとを備え、
前記第２トランジスタは、
前記オペアンプの負帰還回路の一部である
請求項１記載のダイオード回路。
【請求項１】
アノード端子及びカソード端子を有するダイオード回路であって、
ゲート端子と、前記アノード端子及び前記カソード端子の一方に接続されたドレイン端子と、前記アノード端子及び前記カソード端子の他方に接続されたソース端子とを有する第１トランジスタと、
前記カソード端子に接続されておらず、前記ゲート端子と前記アノード端子との間に設けられた回路であり、前記第１トランジスタの閾値電圧に等しくなるように調整されたゲート電圧を、前記ゲート端子に供給するゲート電圧発生回路とを備える
ダイオード回路。
【請求項２】
前記ダイオード回路は、さらに、
前記第１トランジスタとの間で、ゲート端子同士、及び、前記アノード端子に接続されたドレイン端子又はソース端子同士が接続された第２トランジスタを備え、
前記ゲート電圧発生回路は、
基準電圧を発生する基準電圧源と、
前記第２トランジスタに流れるドレイン電流に相当する電圧を発生するための抵抗と、
前記基準電圧が入力される正入力端子と、前記抵抗に発生する電圧が入力される負入力端子と、前記第１トランジスタ及び前記第２トランジスタのゲート端子に接続される出力端子とを有するオペアンプとを備え、
前記第２トランジスタは、
前記オペアンプの負帰還回路の一部である
請求項１記載のダイオード回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−４２５４（Ｐ２０１２−４２５４Ａ）
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願番号】特願２０１０−１３６６６５（Ｐ２０１０−１３６６６５）
【出願日】平成２２年６月１５日（２０１０．６．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願日】平成２２年６月１５日（２０１０．６．１５）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]