【課題】半導体素子が有する寄生容量や寄生インダクタンスによる電力の損失を抑えるこ
とが出来る、整流回路の提供を課題とする。
【解決手段】入力された交流電圧の振幅に従い、前段の回路と該整流回路の間におけるイ
ンピーダンスを整合または不整合にする。入力される交流電圧が規定の振幅以下である場
合は、インピーダンスを整合にし、該交流電圧をそのまま整流回路に印加する。逆に入力
される交流電圧が規定の振幅よりも大きい場合は、インピーダンスを不整合にし、反射に
より該交流電圧の振幅を小さくしてから整流回路に印加する。 （もっと読む）

【課題】温度に対し高精度なリファレンス電圧の発生を実現する。
【解決手段】ダイオード接続されたトランジスタのベース−エミッタ間電圧を用いた、温度に対して負の特性を持つ電圧に、絶対温度に比例する正の特性を持つ電圧を加えて１次の温度補償を行うとともに、さらに前記トランジスタのベース−エミッタ間電圧に含まれる例えば２次の温度特性成分を打ち消す温度補償信号を発生するＮ次温度補償信号発生回路１０５を設け、ベース−エミッタ間電圧に、Ｎ次温度補償信号発生回路１０５からの温度補償信号Ｖｃｏｍｐを加えることにより、ベース−エミッタ間電圧に含まれる２次の温度特性成分による変動を抑制する。 （もっと読む）

【課題】半導体素子が短絡破壊したとき、ヒューズを設けることなく、主電流を遮断できる半導体装置を提供すること。
【解決手段】半導体装置１００を構成するパワー半導体素子を小さな半導体素子１に分割し、この小さな半導体素子１にそれぞれ1本のボンディングワイヤ１７を接続する。小さな半導体素子１が短絡破壊したとき、破壊した小さな半導体素子１に接続するワイヤ１７（ヒューズの役割をさせる）を溶断し、且つ、制御回路３０からオフ信号を健全な半導体素子１に与える。このようにして、半導体装置１００が短絡破壊したとき、ヒューズを設けることなく、主電流を遮断することができる。 （もっと読む）

【課題】半導体装置の定格温度（−５０℃〜＋１５０℃）において高精度の温度検出を行うことのできる半導体装置を提供すること。
【解決手段】ｎ型基板１の第１主面に、ｐ型ベース領域３と該ベース領域３表面層のｎ型エミッタ領域４と、前記基板１からなるｎ型ドリフト層１表面と前記エミッタ領域４表面とに挟まれるｐ型ベース領域３表面上にゲート酸化膜７を介して設けられるゲート電極８と、前記エミッタ領域４表面と前記ベース領域３表面に共通に接触するエミッタ電極６と、第２主面のｐ型コレクタ層２とを有するＩＧＢＴと、該ＩＧＢＴに離間して第１主面に形成されるｎ型ウェル領域１５表面層にｎ型カソード領域１１とｐ型アノード領域１２を有する温度センサダイオードを備え、前記ｎ型ウェル領域１５がｐ型ウェル領域１６の表面層に形成され、前記温度センサダイオードのライフタイムが１μｓ以下に設定されている半導体装置とする。 （もっと読む）

【課題】複数の集積回路層が厚さ方向に積層されて成る半導体集積回路装置の層間接続不良の有無を、一層積層する毎に短時間で検査することが可能な検査方法及び半導体集積回路装置を提供する。
【解決手段】互いに積層される集積回路層１０及び２０に、複数の検査用整流素子部１５及び２５をそれぞれ形成する。複数の検査用整流素子部１５（２５）は、複数の接続用端子１４（２４）のそれぞれと正電源配線１３ａ（２３ａ）及び接地配線１３ｂ（２３ｂ）との間に接続され、整流素子１５ａ，１５ｂ（２５ａ，２５ｂ）を含み電流により発光する。複数の接続用端子１４及び２４を互いに電気的に接続したのち、正電源配線１３ａ（又は接地配線１３ｂ）と接地配線２３ｂ（又は正電源配線２３ａ）との間にバイアス電圧を印加し、検査用整流素子部２５の発光に基づいて、接続用端子１４及び２４の接続状態を検査する。 （もっと読む）

【課題】十分な逆方向耐圧を有し、順方向電圧が０Ｖに近い理想的なダイオード特性を有するダイオード回路を提供する。
【解決手段】アノード端子Ａ及びカソード端子Ｋを有するアクティブダイオード１００であって、ゲート端子１１１と、アノード端子Ａ及びカソード端子Ｋの一方に接続されたドレイン端子１１２と、アノード端子Ａ及びカソード端子Ｋの他方に接続されたソース端子１１３とを有するトランジスタ１１０と、トランジスタ１１０の閾値電圧に等しくなるように調整されたゲート電圧を、ゲート端子１１１に供給するゲート電圧発生回路１２０とを備える。 （もっと読む）

【課題】ノーマリオフ型の炭化珪素接合ＦＥＴはゲートの特性が、使い勝手が悪いという問題がある。これは、ノーマリオフを実現するためにゲート電圧が0Vでオフしていなければならず、かつ、ゲート・ソース間のpn接合に電流が流れないようにオン状態としてはゲート電圧を2.5V程度に抑える必要があるため、実質的にゲート電圧を0Vから2.5Vの間で制御しなければならないためである。従って、閾値電圧からオン状態のゲート電圧までが1Vから2V程度しかなく、ドレイン電流がゲート電圧の変化に非常に敏感であるため、ゲートの制御が難しい。
【解決手段】本願発明は、ノーマリオフ型の炭化珪素接合ＦＥＴのゲートに、接合ＦＥＴのゲート容量と同等か少し小さな容量を持つ素子を接続したものである。 （もっと読む）

【課題】スタンバイ時における半導体装置の消費電力を低減する。
【解決手段】電源線ＶＤＤＴＬ，ＶＳＳＴＬ間に接続された回路ブロック１０Ａと、電源線ＶＤＤＴＬ，ＶＳＳＬ間又は電源線ＶＤＤＬ，ＶＳＳＴＬ間に接続された回路ブロック１０Ａの出力信号を受ける論理回路１０Ｂ−１と、電源線ＶＤＤＬ，ＶＳＳＬ間に接続された論理回路１０Ｂ−１の出力信号を受ける回路ブロック２０と、を備える。電源線ＶＤＤＴＬ，ＶＳＳＴＬ間には、アクティブ状態においては第１の電圧、スタンバイ状態においては第１の電圧よりも低い第２の電圧が供給され、電源線ＶＤＤＬ，ＶＳＳＬ間には、アクティブ状態及びスタンバイ状態のいずれにおいても第１の電圧が供給される。これにより、サブシュレッショルド電流低減を維持しつつ、クリティカルパスの高速化を実現することが可能となる。 （もっと読む）

【課題】半導体プロセスを用いて、雰囲気温度から駆動電圧を得る半導体集積回路装置を提供する。
【解決手段】ダイオード接続された整流素子（トランジスタ３）と、一端が前記整流素子の一端に接続され、他端が接地電位に接続された電圧発生源としての抵抗素子（抵抗１）と、から構成される駆動電圧発生回路（単位セル３１）から成り、前記抵抗素子（抵抗１）が発生する電圧を駆動電圧として前記整流素子（トランジスタ３）の他端に出力することを特徴とする半導体集積回路装置。 （もっと読む）

【課題】ノーマリオフの接合型ＦＥＴは閾値が低いため、ノーマリオフの接合型ＦＥＴを用いた半導体駆動回路では高精度な電圧制御，高速な入力容量の充電，誤動作等の課題を有していた。
【解決手段】ツェナーダイオードによる高精度なゲート電圧生成方式やスピードアップコンデンサによるターンオン損失の低減，ゲート・ソース間のコンデンサの接続やソース端子の最適実装方式による誤動作の防止回路を適用することで、ノーマリオフの接合型ＦＥＴに最良な半導体駆動回路を提案する。 （もっと読む）

【課題】半導体装置が形成された後においても、定常損失とスイッチング損失を調整することができる半導体装置を提供する。
【解決手段】第１導電型の第１半導体層、及び該第１半導体層における一方の主面側の表層に形成された少なくとも１つの第２導電型の第２半導体層を有する半導体基板と、第１半導体層における他方の主面に形成された第１電極と、第１半導体層における一方の主面に形成された第２電極と、を備え、第１電極と第２電極との間に電流が流れるダイオードを有する半導体装置であって、第１半導体層における一方の主面側に、第１半導体層に流入するキャリアの注入量を制御する制御信号を入力するための制御パッドと、該制御パッドと電気的に接続された制御電極と、該制御電極と第２電極、及び制御電極と半導体基板を絶縁する絶縁部材と、が形成されている。 （もっと読む）

【課題】内部電源端子と外部電源端子を出力端子へつなぎ替えの際に電圧が不安定にならずにスムーズに電圧を切り替えることができる電源システムを得る。
【解決手段】Ｐ形半導体基板上にＮ型ウェルが設けられ、前記Ｎ型ウェル内にＰ型ＭＯＳＦＥＴから成る第１のスイッチ素子と第２のスイッチ素子が設けれたダイオードＯＲ回路により内部電源端子と外部電源端子を出力端子へつなぎ替えて出力端子に電源電圧を供給する電源システムであって、前記Ｎ型ウェル内に一列に順番に、第１のスイッチ素子の第１のＰ型拡散層と、第１のゲート電極端子と、第２のＰ型拡散層と、前記Ｎ型ウェルの電位を供給するＮ型拡散層と、第２のスイッチ素子の第４のＰ型拡散層と、第２のゲート電極端子と、第３のＰ型拡散層の順に拡散層を配列し、前記第１のゲート電極端子と前記第２のゲート電極端子を前記Ｎ型ウェルの領域を横切るパターンに形成する。 （もっと読む）

【課題】パワースイッチング素子Ｓｗの温度を感温ダイオードＳＤによって検出する際に、感温ダイオードＳＤに接続された電子機器の個体差等に起因して検出誤差が生じること。
【解決手段】感温ダイオードＳＤのカソードには、調節用抵抗体２０を介して定電流源１４の電流が入力される。感温ダイオードＳＤのアノード電圧は、調節用抵抗体２０を介してＰＷＭコンパレータ１６に取り込まれる。ＰＷＭコンパレータ１６は、感温ダイオードＳＤのアノード電圧とキャリアとの大小に基づき、感温ダイオードＳＤのアノード電圧に応じた時比率信号を生成して出力する。調節用抵抗体２０は、感温ダイオードＳＤの搭載されるパワーカードＰＣに対して外付けされており、ＰＷＭコンパレータ１６の出力信号を調節するために用いられる。 （もっと読む）

【課題】電界効果トランジスタの局所的な温度を測定することが可能な電界効果トランジスタを提供することである。
【解決手段】本発明にかかる電界効果トランジスタは、半導体層５と、半導体層５とオーミック接合したソース電極１と、半導体層５とオーミック接合したドレイン電極２と、半導体層５とショットキ接合したゲート電極３と、ソース電極１の一部に形成された空隙に設けられた、半導体層５とショットキ接合したショットキ電極４と、を有する。また、本発明にかかる他の態様の電界効果トランジスタは、半導体層５と、半導体層５とオーミック接合したソース電極１と、半導体層５とオーミック接合したドレイン電極２と、半導体層５とショットキ接合したゲート電極１と、ドレイン電極２の一部に形成された空隙に設けられた、半導体層５とショットキ接合したショットキ電極４と、を有する。 （もっと読む）

【課題】デジタル領域とアナログ領域とが混載された半導体装置におけるデジタル領域からアナログ領域へのノイズ伝搬を効果的に抑制する。
【解決手段】デジタル領域１２０とアナログ領域１３０とが混載された半導体装置１００は、平面視でデジタル領域１２０およびアナログ領域１３０の外周を取り囲む環状のシールリング１４０と、シールリング１４０で囲まれた領域内で、デジタル領域１２０とアナログ領域１３０との間に設けられ、アナログ領域１３０をデジタル領域１２０から隔離するとともに、シールリング１４０に電気的に接続されたガードリング１５０と、ガードリング１５０と当該ガードリング近傍で電気的に接続された電極パッド１６０ａとを含む。電極パッド１６０ａは、外部の接地端子（１８０ａ）に接続されて接地電位とされている。 （もっと読む）

【課題】レーザ照射により、暗号回路やＣＰＵ等のセキュリティＬＳＩの構成要素の回路で、誤動作が発生する前に、確実にレーザ照射を検知して、ＤＦＡ，ＦＩＡ攻撃を回避することが可能な誤動作発生攻撃検出回路および集積回路を提供する。
【解決手段】光の照射を検知可能な少なくとも１つのセンサ回路１１０Ｄと、センサ回路１１０の出力により中間電圧を検出し検出信号ＳＦＩＡを出力する検出回路１２０Ｅと、を有し、センサ回路１１０Ｄは、出力ノードから所定レベルの信号を出力するように形成され、光照射によって変化する出力ノードのレベルに応じた信号を出力し、検出回路１２０Ｅは、センサ回路の出力信号レベルがあらかじめ設定したレベルに達すると検出信号を出力する。 （もっと読む）

【課題】素子特性の変動による遮断特性の悪化を防止することのできる高周波スイッチ回路を提供する。
【解決手段】入出力端子Ｐｏｒｔ１、Ｐｏｒｔ２を有する高周波スイッチ回路１１は、一端がＰｏｒｔ２に接続されたｎ型ＭＯＳＦＥＴ１の他端に、直列接続された可変容量キャパシタ２とインダクタ３とが、直列に接続され、インダクタ３の他端がＰｏｒｔ１に接続されている。 （もっと読む）

【課題】還流ダイオードの導通時の損失並びに過渡動作時の損失は抑えつつ、逆回復動作時に生じる電流・電圧の振動現象を抑制することが容易に可能な電力用半導体装置を提供する。
【解決手段】ユニポーラ動作をする還流ダイオードと、キャパシタと抵抗との直列接続からなり、還流ダイオードに並列接続された半導体回路とを備え、半導体回路２００は、抵抗２２０の少なくとも一部として機能する半導体基体１１と、半導体基体の上面に接して設けられた容量低下防止領域１００１と、容量低下防止領域１００１上に設けられ、キャパシタ２１０の少なくとも一部として機能するキャパシタ誘電体膜１２とを備え、容量低下防止領域１００１が、還流ダイオードに逆バイアス電圧が印加された際に半導体基体１１中への空乏層の伸張を緩和する。 （もっと読む）

【課題】製造コストを抑えながら、パワー素子が如何なる状態であっても、温度検出精度の低下を防止することができるパワー半導体装置の温度測定回路およびこれを使用したパワー半導体モジュールを提供する。
【解決手段】シリコンチップにパワー素子５，６と温度検出用ダイオードＤＤ２，ＤＵ２とを設けたパワー半導体装置の温度を検出するパワー半導体装置の温度測定回路であって、前記温度検出用ダイオードＤＤ２，ＤＵ２のアノードおよびカソードの電位を、前記パワー素子のエミッタ又はソース電位より、負電位に保った状態で、当該アノードおよびカソード間に流した順電流を検出して前記シリコンチップの温度を検出する温度測定部９，１０を備えた。 （もっと読む）

【課題】光信号により起動制御が可能な電源回路及び光受信回路を提供する。
【解決手段】半導体基板の上に設けられ、光信号を電気信号に変換する起動回路と、前記半導体基板の上に設けられ、電源投入時に非起動状態であるバイアス回路と、を備え、前記起動回路は、ｐ型半導体領域と、前記ｐ型半導体領域と接して設けられたｎ型半導体領域と、を有し、前記ｐ型半導体領域は、前記バイアス回路と電気的に接続され、前記ｎ型半導体領域は、前記バイアス回路の電源と電気的に接続され、前記バイアス回路は、前記起動回路を流れる電流により起動状態となることを特徴とする電源回路が提供される。 （もっと読む）