半導体装置

【課題】
マイクロ波帯域において容易に設計可能な半導体チップおよび半導体パッケージ（ディジタル受信装置）を提供することを目的とする
【解決手段】
半導体チップと、前記半導体チップ上に配置されたディジタル部と、前記半導体チップ上に配置されたアナログＲＦ部と、前記ディジタル部から伝播するノイズを遮断するような位置に配置された周期構造を有する誘電体と、を備えた半導体装置である。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝搬ノイズを低減させることを可能とする半導体装置に関する。
【背景技術】
【０００２】
近年、携帯電話、ＰＨＳなどＬＳＩを備えた移動体通信機器（ディジタル受信装置）の利用が普及し、また、移動体通信機器の小型化・高密度化が進んでいる。
移動体通信機器（ディジタル受信装置）とは、片方または両方の端末が移動することのできる（通信線路に接続されていないかつ固定無線局でない）電気通信の総称であり、アナログＲＦ（ＲＦ：ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）処理用ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）、ディジタル処理用ＬＳＩ等の各種ＬＳＩが搭載されて構成される。また、ＲＦとは、電磁波や電気信号のうち、無線通信に利用できる周波数を指す。
【０００３】
例えば特許文献１には、「小信号を扱う小信号回路とノイズ源回路と、が主面側の異なる領域に形成されている半導体基板の周囲を覆うパッケージと、を有する。ノイズ源回路に対し主面側から接地電位を供給する第１接地体と、半導体基板裏面の一部に電気的に接続または容量結合し、かつ、ビクティム回路に対して接地電位を供給する他の設置体と物理的に離れた第２接地体とが、ノイズ源回路に接地電位を供給するパッケージ内導体に含まれる半導体装置」が開示されている。
【０００４】
また、例えば特許文献２には、「フォトニック結晶構造体中に形成された光導波路が電気光相互変換素子に隣接して配置され、該光導波路が電気光相互変換素子と光伝送用導波媒体を光接続することを特徴とするアクティブ光コネクタ」が開示されている。
【０００５】
また、例えば非特許文献１には、光の伝搬を防ぐストップバンドを形成して光を制御する構造が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２６３０７７号公報
【特許文献２】特開２００１−３３０７６０号公報
【非特許文献】
【０００７】
【非特許文献１】航空電子技法Ｎｏ．２５“二次元フォトニック結晶”
【発明の概要】
【発明が解決しようとする課題】
【０００８】
近年の、移動体通信機器の小型化、高密度化に伴い、ＬＳＩのディジタル信号処理部の動作周波数の高調波が伝導、放射ノイズとなり他のアナログＲＦ機器に影響を与える電磁干渉（ＥＭＩ：Ｅｌｅｃｔｒｏ−ＭａｇｎｅｔｉｃＩｎｔｅｒｅｆｅｒｅｎｃｅ）が問題となっている。
一方で、これらのＬＳＩが搭載される移動体通信機器の更なる小型化に伴い、今後、アナログＲＦ用の半導体チップやディジタル信号処理用の半導体チップは、ワンチップ化されていくことが見込まれる。ワンチップ化されると、特にディジタル処理用のＬＳＩの回路（以後、「加害回路」と呼ぶ）からアナログＲＦ処理用のＬＳＩの回路（以後、「被害回路」と呼ぶ）に対してノイズが発生する。アナログＲＦ用の半導体チップやディジタル信号処理用の半導体チップがワンチップ化されると、デジタル処理用ＬＳＩやアナログＲＦ処理用ＬＳＩが搭載されている半導体チップ上または該半導体チップの内部を伝搬し、デジタル信号用ＬＳＩからアナログＲＦ処理用ＬＳＩに対してノイズが伝搬し、電磁干渉を引き起こすことになると考えられる。
【０００９】
特許文献１に開示された方法によると、ノイズの伝搬経路のインピーダンスを低周波数から高周波数帯域まで低インピーダンスにすることができるが、低インピーダンスのノイズ経路を形成しようとすると、高周波帯においてインダクタンス成分を小さくする必要があり設計が困難となるという課題がある。
一方、特許文献２や非特許文献１に代表されるフォトニック結晶は、光の伝搬を防ぐストップバンドを形成し光を制御する構造であり、この構造をマイクロ波の領域で形成できればノイズの伝搬を防ぐことが可能となる。しかし、この技術をマイクロ波帯域に適用しようとすると、周期構造が半導体チップのサイズより大きくなり現実的ではない。
【００１０】
そこで、本願では、マイクロ波帯域において容易に設計可能な半導体装置（ディジタル受信装置、半導体パッケージ）を提供することを目的とする。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
半導体チップと、前記半導体チップ上に配置されたディジタル部と、前記半導体チップ上に配置されたアナログＲＦ部と、前記ディジタル部から伝播するノイズを遮断するような位置に配置された周期構造を有する誘電体と、を備えた半導体装置である。
【発明の効果】
【００１４】
本願によれば、マイクロ波帯域において容易に設計可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る半導体装置の第一の実施例の説明図である。
【図２】従来の電子機器におけるノイズ伝搬の説明図である。
【図３】従来の半導体チップにおけるノイズ伝搬の説明図である。
【図４】図１に示す本発明に係る半導体装置の第一の実施例の側面図である。
【図５】図１に示す本発明に係る半導体装置の第一の実施例の半導体チップの拡大図である。
【図６】図１に示す本発明に係る半導体装置の第一の実施例の半導体チップの周期構造の説明図である。
【図７】図１に示す本発明に係る半導体装置の第一の実施例における、周波数と比誘電率との関係を示す図である。
【図８】図１に示す本発明に係る半導体装置の第一の実施例の電磁波抑制効果を示す図である。
【図９】図１に示す本発明に係る半導体装置の第一の実施例の変形例である。
【図１０】本発明に係る半導体装置の第二の実施例の説明図である。
【図１１】本発明に係る半導体装置の第三の実施例の説明図である。
【図１２】本発明に係る半導体装置の第四の実施例の説明図である。
【図１３】本発明に係る半導体装置の第五の実施例の説明図である。
【図１４】本発明に係る半導体装置の第六の実施例の説明図である。
【図１５】本発明に係る半導体装置の第七の実施例の説明図である。
【図１６】本発明に係る半導体装置の第八の実施例の説明図である。
【図１７】本発明に係る半導体装置の第九の実施例の説明図である。
【図１８】本発明に係る半導体装置の第二の実施例の変形例である。
【図１９】本発明に係る半導体装置の第二の実施例の変形例である。
【図２０】本発明に係る半導体装置の第十の実施例の変形例である。
【図２１】本発明に係る半導体装置の第十一の実施例の説明図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
図２および図３は、従来の電子機器や半導体チップにおけるノイズ伝搬を説明する図である。
図２は、従来の電子機器におけるノイズ伝搬の説明図である。電子回路基板１０上にデジタル信号処理ＬＳＩ１１とアナログＲＦ処理ＬＳＩ１２とが搭載されている。移動体通信機器の小型化・高密度化に伴い、移動体通信機器に搭載されている図２のような電子回路基板１０のデジタル信号処理ＬＳＩ１１の信号処理部の動作周波数の高調波が伝導・放射ノイズ１３となって、例えばアナログＲＦ処理ＬＳＩ１２のような他のアナログＲＦ機器に電磁干渉するようになっている。
【００１８】
図３は、従来の半導体チップにおけるノイズ伝搬の説明図である。半導体チップ１上にデジタル部回路（加害回路）２とアナログＲＦ部（被害回路）とが搭載されている。今後ワンチップ化が進むと、図３のような半導体チップにおいて、ノイズが半導体チップ１の内部または上部を伝搬し、加害回路２から被害回路への電磁干渉１３を引き起こすことになる。
【００１９】
ここでいうノイズには、空気中を伝搬するものと電子機器や半導体チップの内部を伝搬するものとがあるが、本願では電子機器や半導体チップを介して伝搬するノイズの遮断に関する。
【実施例１】
【００２０】
以下では、本発明に係る半導体装置および半導体チップ等の第一の実施例について説明する。図１、図４、図５および図６は、本実施の形態の半導体装置および半導体チップ等の構成例を示す図である。
【００２１】
図１は、本発明に係る半導体装置の第一の実施例の説明図である。図１記載の半導体装置は、半導体パッケージ基板６、ＢＧＡ７、半導体チップ１、デジタル部２、アナログＲＦ部３等を備えて構成される。
半導体パッケージ基板６の裏面にはＢＧＡ７が配置されており、表面には半導体チップ１が搭載されている。半導体チップ１には、加害回路であるデジタル部２と被害回路であるアナログＲＦ部３とが搭載されている。また、デジタル部２とアナログＲＦ部３との間には周期構造５を有する誘電体４が配置されている。この誘電体４および周期構造５の部分は、半導体チップ１とは誘電率の異なる物質で形成されている。
【００２２】
図４は、図１に示す本発明に係る半導体装置の第一の実施例の側面図である。側面から見ると、加害回路２および被害回路３は半導体チップ１の上部に配置されており、誘電体４は加害回路２および被害回路３とを遮断するように、半導体チップ１の底面まで貫通して配置されている。
誘電体４が半導体チップ１の底面まで貫通して配置されている場合、半導体チップ１の上面や内部を伝搬するノイズをすべて遮断することができるため、高いノイズ遮断効果を得ることができる。
【００２３】
図５は、図１に示す本発明に係る半導体装置の第一の実施例の半導体チップにおける拡大図である。半導体チップ１の縦、横および高さをそれぞれａ、ｂ、ｔとすると、誘電体４は半導体チップ１の横方向を横断するように長さｂだけ配置されている。半導体チップ１の表面に対して誘電体４が横断するように配置され、隙間がないことによって、加害回路２から被害回路３に対して半導体チップ１の上面や内部を介して伝搬するノイズが遮断され、電磁干渉を抑制することが可能となる。
【００２４】
図６は、図１に示す本発明に係る半導体装置の第一の実施例の半導体チップの誘電体４の周期構造５の説明図である。これは、図５の誘電体４の構造を上面から見た図であり、周期構造５は円筒構造の集合体として表現されている。
【００２５】
ここで、次世代の携帯電話通信規格の使用周波数３．４〜３．６ＧＨｚ帯において、例えば非特許文献１のように電波を通さないストップバンドを実現する周期構造５の間隔を、波長と比誘電率の関係式である（数１）および（数２）より求める。
【００２６】
【数１】

【００２７】
【数２】

（数１）および（数２）において、λは波長、cは光速、fは周波数、εrは周期構造を形成する誘電体の比誘電率、dは周期構造の間隔、Ａは波長で正規化されたストップバンドが出現する周波数間隔であり、これは非特許文献１より０．４３４〜０．４８７である。半導体チップ材質をシリコンとして比誘電率εｒを１１とすると、（数１）および（数２）より、周期構造５の間隔ｄは１２８ｍｍ以上となることがわかる。この間隔は半導体チップの大きさを遥かに上回っており、本願のようなマイクロ波帯域において用いるには適さない。
【００２８】
そこで本願では、周期構造５を誘電体４内に形成することにより波長短縮を起こし、周期構造５の微細化を図ることとした。周期構造５の微細化に必要な誘電体４の誘電率は、（数１）および（数３）から（数４）のように表すことができる。
【００２９】
【数３】

【数４】

【００３０】
ここでｎは周期構造５の段数、ｗは誘電体４の幅（図６の誘電体の上面図における半導体チップの縦側の長さ）を示している。ここで、半導体チップのサイズをａ×ｂとし周期構造５をｎ列形成する場合を考える。例えば半導体チップサイズａ×ｂを２０ｍｍ×２０ｍｍとする。周期構造５を図６のように形成する場合、周期構造５の占める幅ｗを半導体チップサイズの１／１０を上限と規定すると、（数４）より誘電体の比誘電率εｒは図７のように求まる。
誘電体材料として、例えばペロブスカイトは比誘電率が１００から１００００を超える場合があるが、これを用いれば図７に示す通り、半導体チップ１に周期構造５を作る場合の半導体パッケージサイズの制約条件を満足する。また、周波数が高くなれば比誘電率は下がる傾向があり、ターゲットとする周波数帯を１０ＧＨｚとした場合、誘電体４の比誘電率εｒは５３以上であればよい。
【００３１】
このように、加害回路であるデジタル部２から被害回路であるアナログＲＦ部３に対して伝搬する電波ノイズを遮断するために、デジタル部２とアナログＲＦ部３との間に周期構造５部分を備えることで、周期構造５の部分でストップバンドを形成し、電波ノイズの伝搬を抑制することができる。
また、周期構造５を誘電体４内に形成することで周期構造の微細化が可能となるため、半導体パッケージサイズの制約条件を満たす誘電体を用いることで、マイクロ波帯域において容易に設計可能な半導体チップおよび半導体パッケージを実現することができる。
【００３２】
図６に示す構造体で実際の効果を検証する。半導体チップ１は比誘電率が１１のシリコンで形成され、中央部に誘電体４（比誘電率２００）が形成され、周期構造５は比誘電率１の空気で形成されている。周期構造５の段数ｎは１段とし、図６のＰｏｒｔ１からＰｏｒｔ２の間の周波数を３．６ＧＨｚとする。
図８は、図１に示す本発明に係る半導体装置の第一の実施例の電磁波抑制効果を示す図である。半導体チップ１上の加害回路と被害回路との間に誘電体４および周期構造５が配置されている場合には、２０ｄＢに近い電磁波低減効果が得られることが分かる。半導体チップ１上の加害回路と被害回路との間に誘電体４のみを形成した場合の電磁波低減効果２．３９ｄＢと比較すると、１７．３ｄＢの低減効果がある。
【００３３】
図６では、半導体チップ１として比誘電率が１１のシリコンを用いたが、シリコンである必要はなく、例えば比誘電率が１０程度のＧａＡｓや、通常状態での比誘電率が９〜１１程度のＳｉＣ等を用いても良い。
また、周期構造５は非誘電率が１の空気により形成したが、空気である必要はなく、例えば半導体チップと同じシリコンを用いたり、樹脂を封止することによって形成しても良い。本願では、ストップバンドを形成するために、周期構造５と誘電体４の比誘電率値に差があることが必要であり、これにより本願の効果を得ることができる。
また、シリコンや樹脂などの比誘電率が１よりも大きい材料を用いて周期構造を形成するよりも、比誘電率が１の空気により周期構造を形成した方が、プロセス上容易に形成可能である。
また、図６では、周期構造は円筒構造の集合体として表現されているが、円筒構造である必要はない。例えば、上面から見た場合に円ではなく三角や四角などの多角形でも良いし、楕円状などの形状でも良い。周期構造を備え、周期構造部分の比誘電率と誘電体部分の比誘電率とが異なる値であれば、ストップバンドが形成されるため、周期構造の形状は任意に設定可能である。
ただし、周期構造を円（円筒）状とした場合には、伝搬ノイズの抑制を均一に行うことができる。つまり、加害回路２からのノイズは図６のＰｏｒｔ１から入りＰｏｒｔ２の方向に向かうが、半導体チップ１の上辺や下辺に対して平行に通過するとは限らず、斜め方向に通過する場合もある。そのような場合に周期構造が多角形や楕円形状であると、ノイズの遮断が均一ではなくなる。そのため、円状の周期構造の場合が最も均一にノイズを遮断することができる。
図９は、図１に示す本発明に係る半導体装置の第一の実施例の変形例である。周期構造５を備えた誘電体４が半導体チップ１を貫通することなく内蔵される形で形成されている。誘電体4および周期構造５は図４のように半導体チップを貫通するように形成した方が、加害回路２から被害回路３への伝搬ノイズの抑制の観点からは効果が大きいが、図９のように加害回路２および電磁干渉を受ける被害回路３が半導体チップ表面に形成されている場合は、図９のように誘電体４を貫通させなくても電磁波の経路が表面に集中しているため、表面近くに周期構造によるストップバンドを形成すれば減衰効果が見込める。また、半導体装置の製造の観点からすると、図４のように間に誘電体４を挟んで両脇から複数の半導体チップ１を接着する必要がなく、従来の半導体装置の製造工程を一部変更することで対応可能なため、製造コストが安価になるという効果を奏する。
【実施例２】
【００３４】
実施の形態１では、加害回路・被害回路ともに１回路ずつであり、ノイズは半導体チップの内部または上部を通るため、加害回路と被害回路との間に誘電体を配置していたが、加害回路が複数ある場合には、いずれの加害回路からのノイズも防ぐことが必要である。
【００３５】
図１０は、本発明に係る半導体装置の第二の実施例の説明図である。加害回路２が半導体チップ１上に複数ある場合には、すべての加害回路２からのノイズを遮断することが必要である。図１０では、半導体チップ１の表面上の被害回路３の周囲に周期構造５を備えた誘電体４を配置することで、複数の加害回路２からのノイズが伝搬して被害回路３に電磁干渉することを防ぐことができる。
本願では、被害回路と加害回路との間に周期構造を備えた誘電体を配置することで、加害回路からの被害回路にノイズが伝搬することを防ぐことができればよく、必ずしも被害回路を周期構造を備えた誘電体が囲んでいることは必要ではない。例えば図１８のように、複数の加害回路２と被害回路３との間に周期構造５を備えた誘電体４を配置してあればよく、誘電体４は１つである必要はない。
また、図１９のように複数の加害回路２のそれぞれが、周期構造５を備えた誘電体４によって個別に分けられていても良い。本願では、加害回路２から発生するノイズが被害回路３に影響を与えるという前提で記載しているが、実際には、加害回路２が複数ある場合は加害回路２同士も干渉し、また、被害回路３同士も干渉するため、各回路へのノイズの相互の影響を考慮すると、すべての回路の組み合わせによる干渉を防ぐために、各回路を個別に分けることが望ましい。
【００３６】
図１０のように被害回路3を取り囲むように、誘電体４および周期構造５を形成した場合には、誘電体４および周期構造５が半導体チップ１上に占める割合を減らすことができる。
【実施例３】
【００３７】
図１１は本発明に係る半導体装置の第三の実施例の説明図である。被害回路３が半導体チップ1上に複数ある場合には、加害回路２を取り囲むように誘電体４、周期構造５を形成しても良い。この場合も、誘電体４および周期構造５が半導体チップ1上に占める割合が小さいことが望ましく、例えば図１１のように加害回路２を囲むように周期構造５を備えた誘電体４を配置する。
【実施例４】
【００３８】
図１２は本発明に係る半導体装置の第四の実施例の説明図である。
ＢＧＡ７を裏面に配置した半導体パッケージ基板６の表面に、複数枚積層した半導体積層チップ２１を配置する。該半導体積層チップ２１は、複数毎の半導体チップが積層されており、例えば、下から２層目の半導体チップが例えばディジタル信号処理回路のような加害半導体チップ２３であり、上から２層目の半導体チップが例えばアナログＲＦ回路のように電磁干渉を受ける被害半導体チップ２４である場合には、半導体積層チップ２１を貫通して加害半導体チップ２３と被害半導体チップ２４とを接続する貫通ビア２２をノイズ電流２５が通ることで、被害半導体チップ２４にノイズ１３が伝搬する。
そこで、被害半導体チップ２４の貫通ビア２２周辺に誘電体４および周期構造５を設けることで、被害半導体チップ２４へのノイズ伝搬を防ぐことができる。
また、実施の形態１乃至３と同様に、加害半導体チップ２３の層に周期構造を備えた誘電体を備えることによって、加害半導体チップ２３から伝搬するノイズを他の層に伝搬させることなく遮断することも可能である。
ここでは、半導体積層チップ２１は６層の半導体チップにより構成されているが、６層以外の半導体チップの枚数により構成されていても良い。
【実施例５】
【００３９】
図１３は本発明に係る半導体装置の第五の実施例の説明図である。
全体の構造は実施の形態４と同様で、ＢＧＡ７を裏面に備えた半導体パッケージ基板６の表面に半導体積層チップ２１が載置されている。図１３では、半導体積層チップ２１は６層の半導体チップから構成されている。上から２層目の半導体チップが例えばディジタル信号処理回路のような加害回路を持つ加害半導体チップ２３であり、それ以外の半導体チップはすべて例えばアナログＲＦ回路のように電磁干渉を受ける被害回路を持つ被害半導体チップ２４である。加害半導体チップ２３と複数の被害半導体チップ２４は、貫通ビア２２により各々接続されており、加害半導体チップ２３から発生するノイズが貫通ビア２２を通って被害半導体チップ２４に伝搬する。
そこで、本実施の形態では、加害半導体チップ２３の貫通ビア２２の周辺に誘電体４および周期構造５を設けることで、加害半導体チップ２３からノイズが伝搬することを防ぎ、各被害半導体チップ２４へのノイズ伝搬を防ぐことができる。
この場合、周期構造５付き誘電体４の占める割合が多くなってはしまうが、各被害半導体チップ２４の層において周期構造５を備えた誘電体４を配置しても良い。
【実施例６】
【００４０】
図１４は本発明に係る半導体装置の第六の実施例の説明図である。裏面にＢＧＡ７を備えた半導体パッケージ基板６の表面に半導体積層チップ２１が配置されている。図１４記載の半導体積層チップ２１は３層からなり、半導体パッケージ基板６の表面に接する位置に、例えばディジタル信号処理回路のような加害回路を持つ加害半導体チップ２３が配置され、該加害半導体チップ２３に接して通常の半導体チップが配置され、該通常の半導体チップに接して該加害半導体チップ２３とは反対側の面に、例えばアナログＲＦ回路のように電磁干渉を受ける被害回路を持つ被害半導体チップ２４が積層されている。
また、各半導体チップは、ワイヤボンディング２６−１、２６−２、２６−３により半導体パッケージ基板６にそれぞれ接続されている。
ここでは、加害半導体チップ２３で発生したノイズ電流２５が、加害半導体チップ２３に接続されたワイヤボンディング２６−２を通過することでワイヤボンディング２６−２からノイズ１３が放射され、被害半導体チップのワイヤボンディング２６−３に干渉する。そこで、ワイヤボンディング２６−３周辺の被害半導体チップ２４に誘電体４および周期構造５を設けることで、被害チップ２４へのノイズ伝搬を防ぐことができる。
【実施例７】
【００４１】
図１５は本発明に係る半導体装置の第七の実施例の説明図である。構成は図１４とほぼ同様であるが、３層に積層された半導体積層チップ２１のうち、半導体パッケージ基板６に接して配置される半導体チップ２３が例えばディジタル信号処理回路のような加害回路を持つ加害半導体チップ２１であり、上の２層の半導体チップは例えばアナログＲＦ回路のように電磁干渉を受ける被害回路を持つ被害半導体チップ２４である。
このように被害半導体チップが複数ある場合には、加害半導体チップ２３で発生したノイズ１３が、加害半導体チップに接続されたワイヤボンディング２６−２に伝搬するのを防ぐため、ワイヤボンディング２６−２周辺の加害半導体チップ２３に誘電体４および周期構造５を設けることで、各被害半導体チップ２４へのノイズ伝搬を防ぐことができる。
【実施例８】
【００４２】
図１６は本発明に係る半導体装置の第八の実施例の説明図である。図１６では、ＢＧＡ７を裏面に有する半導体パッケージ基板６の表面に加害半導体チップ２３と被害半導体チップ２４とが配置されており、加害半導体チップ２３の被害半導体チップ２４側の辺に、周期構造５を備える誘電体４が配置されている。
ここでは、被害半導体チップ２４と加害半導体チップ２３との間を遮断するように周期構造５付き誘電体４が配置されているわけではなく、加害半導体チップ２３の被害半導体チップ２４側の一辺に配置している。
この場合は、ノイズ電流は加害半導体チップ２３の誘電体４が配置された辺とは別の辺からも伝搬するため、ノイズ電流を完全に遮断することはできないが、最も多く伝搬すると思われる被害半導体チップ２４に面した辺を誘電体４により遮断することで、半導体パッケージ基板６の表面に対する誘電体４の占める割合を増やさずに効率的にノイズ電流を抑制することが可能となる。
【実施例９】
【００４３】
図１７は本発明に係る半導体装置の第九の実施例の説明図である。構成は図１６とほぼ同様であるが、周期構造５を備えた誘電体４が加害半導体チップ２３ではなく、加害半導体チップ２３と被害半導体チップ２４との間の半導体パッケージ基板６上に配置されている点で異なる。
図１７の構成によっても、図１６と同様にノイズ伝搬を抑制する効果を得ることができる。
【実施例１０】
【００４４】
図２０は、本発明に係る半導体装置の第一の実施例の変形例である。
図５は加害回路２と被害回路３との間に周期構造４を備えた誘電体５を配置する構造であるが、図２０のように、半導体チップ１の表面のうち、加害回路２や被害回路３の配置されていない領域をすべて周期構造４付きの誘電体５により覆うことで、伝搬ノイズ遮断の効果を大きくすることができる。
【実施例１１】
【００４５】
図２１は、本発明に係る半導体装置の第十の実施例の説明図である。
実施例１乃至１０においては、シリコン等により構成される半導体チップ１上に加害回路２や被害回路３を設けて、それらの回路間に周期構造４付きの誘電体５を配置することにより、加害回路２から被害回路３へのノイズ伝搬を遮断した半導体装置が可能であるが、半導体チップ自体を周期構造付きの誘電体により構成しても良い。その場合は、比誘電率が所定の値以上の半導体チップを用いることにより、半導体チップ自体が誘電体としてノイズ遮断することが可能となるため、半導体製造の工程において、半導体チップ内に誘電体を内蔵させるステップが不要となる。
【符号の説明】
【００４６】
１半導体チップ、２加害回路、３被害回路、４誘電体、５周期構造、６半導体パッケージ基板、７ＢＧＡ、１０電子回路基板、
１１ディジタル信号処理ＬＳＩ、１２アナログＲＦ処理ＬＳＩ、１３ノイズ、２１半導体積層チップ、２２貫通ビア、２３加害チップ、２４被害チップ、２５ノイズ電流、２６−１ワイヤボンディング、２６−２ワイヤボンディング、２６−３ワイヤボンディング

【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップ上に配置されたディジタル部と、
前記半導体チップ上に配置されたアナログＲＦ部と、
前記ディジタル部から伝播するノイズを遮断するような位置に配置された周期構造を有する誘電体と、
を備えた半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記誘電体は、前記ディジタル部と前記アナログＲＦ部との間に配置されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
前記誘電体は、前記アナログＲＦ部を囲むように配置されていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記誘電体は、前記ディジタル部を囲むように配置されていることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、
前記誘電体は、前記アナログＲＦ部と前記ディジタル部との各々から実質的に等間隔の位置に配置されていることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置であって、
前記誘電体は、前記半導体チップを貫通して備えられていることを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置であって、
前記誘電体の比誘電率は５３以上であることを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置であって、
前記誘電体はペロブスカイトであることを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置であって、
前記半導体チップは、裏面にＢＧＡを備えた半導体基板の表面に配置されていることを特徴とする半導体装置。

【図１】