スパイラルインダクタおよびスパイラルインダクタの製造方法
【課題】誘電損を回避でき、挿入損失を小さくすることが可能なスパイラルインダクタを提供する
【解決手段】接地導体を設けた半絶縁性の基板２と、この基板２上に形成された誘電体膜３と、それぞれこの誘電体膜３上に形成された複数の支持体４と、これらの支持体４によって支持され、基板２上でスパイラル形状の導体パターンを有し、一方の端部７ａから入力された信号を他方の端部７ｂへ通過させるマイクロストリップライン導体５と、を備え、このマイクロストリップライン導体５は、それぞれ導体パターンの形状に沿って設けられた複数の支持体４によってパターン裏面を支持される架橋構造を有する。
【解決手段】接地導体を設けた半絶縁性の基板２と、この基板２上に形成された誘電体膜３と、それぞれこの誘電体膜３上に形成された複数の支持体４と、これらの支持体４によって支持され、基板２上でスパイラル形状の導体パターンを有し、一方の端部７ａから入力された信号を他方の端部７ｂへ通過させるマイクロストリップライン導体５と、を備え、このマイクロストリップライン導体５は、それぞれ導体パターンの形状に沿って設けられた複数の支持体４によってパターン裏面を支持される架橋構造を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスパイラルインダクタおよびスパイラルインダクタの製造方法に関する。
【背景技術】
【０００２】
ＭＭＩＣ（モニリシックマイクロ波集積回路）に設けられたスパイラルインダクタは、基板上に平面スパイラル形状の配線を形成し、この配線のパターンによって所望のインダクタンスを得るようにしている。
【０００３】
誘電体基板上に形成されるスパイラルインダクタは、直接誘電体基板上、もしくは誘電体基板上の誘電体膜上に、金属層が蒸着により形成されている。
【０００４】
従来、それぞれスパイラル形状のストリップ線路が２層に積層された構造を有し、高周波状態における信号電流を各ストリップ線路に均等に流すようにしたスパイラルインダクタが提案されている（特許文献１参照）。特許文献１に記載のスパイラルインダクタは、半絶縁性基板上に形成されたスパイラル形状の第１ストリップ線路と、この第１ストリップ線路の上面に積層されこの上面から鉛直方向に所定間隔で形成される複数のスルーホールを備えたスルーホール形成線路と、このスルーホール形成線路の上面に積層されたスパイラル形状の第２ストリップ線路とを有する。
【０００５】
また、スパイラル配線部が、基板に平行に設けられ且つ基板に接触する基板接触部と、基板に対して所定の間隙を有する配線中空部とからなるスパイラルインダクタも知られている（特許文献２参照）。このスパイラルインダクタでは、基板接触部が導電性の柱を介して基板に接触している。特許文献２は、基板接触部の面積より、基板に接触せず中空に浮いている中空部分の面積が大きい点を開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２１４４１４号公報
【特許文献２】特開２０００−２１６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、半絶縁性の誘電体基板と、基板表面上もしくはその面上に形成された誘電体膜上の金属パターンと、基板裏面の接地パターンとから形成されたマイクロストリップ構造の線路をマイクロ波が伝播すると、その半絶縁基板もしくは誘電体膜に固有の誘電率に起因する誘電損が生じ、その結果、挿入損失が大きくなり、Ｑ値が低下するという問題がある。Ｑ値とは等価回路のインピーダンスの虚数部係数の実数部係数に対する比率を指す。
【０００８】
そこで、本発明は、上記の課題に鑑み、誘電損を回避でき、挿入損失を小さくすることが可能なスパイラルインダクタおよびスパイラルインダクタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
このような課題を解決するため、本発明の一態様によれば、接地導体を設けた半絶縁性の基板と、それぞれこの基板上に形成された複数の支持体と、これらの支持体によって支持され、前記基板上でスパイラル形状の導体パターンを有し、一方の端部から入力された信号を他方の端部へ通過させるマイクロストリップライン導体と、を備え、このマイクロストリップライン導体は、それぞれ前記導体パターンの形状に沿って設けられた前記複数の支持体によってパターン裏面を支持される架橋構造を有することを特徴とするスパイラルインダクタが提供される。
【００１０】
また、本発明の別の一態様によれば、接地導体を設けた半絶縁性の基板上に配線層を形成し、この配線層の上に第１レジスト層を形成してから、前記基板面上の複数の箇所に開口部を形成する工程と、各開口部から基板面に直交する方向に延びる複数のメタル層を積層形成する工程と、これらのメタル層上に第２レジスト層を形成し、この第２レジスト層に開口をパターニング形成して前記複数のメタル層が露出するようにエッチングする工程と、これらのメタル層を成長させる工程と、成長させた前記複数のメタル層上に配線パターン層を、この配線パターン層の上面視パターンがスパイラル状になるように形成する工程と、この配線パターン層と前記基板面との間に中空部が形成されるようにして、前記第１レジスト層および前記第２レジスト層を除去する工程と、を備え、それぞれ前記複数のメタル層のうちのいずれか２つと、２つの前記メタル層によって支持される前記配線パターン層とからなる架橋構造を有するマイクロストリップラインを作成することを特徴とするスパイラルインダクタの製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、架橋構造により、マイクロストリップライン導体層の下方は空気になるため、基板又は基板上に形成される誘電体に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、インダクタのＱ値を高くすることができるようになる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係るスパイラルインダクタの上面図である。
【図２】（ａ）は図１のＶ−Ｖ′線に沿った部分断面図であり、（ｂ）は同図のＷ−Ｗ′線に沿った部分断面図である。
【図３】スパイラルインダクタの製造工程途中での上面図である。
【図４】マイクロストリップラインの導体パターンを示す上面図である。
【図５】本発明の実施の形態に係るスパイラルインダクタの断面構造と従来例によるスパイラルインダクタの断面構造とを比較するための図である。
【図６】実施例及び従来例による各スパイラルインダクタのＱ値の周波数特性を比較するための図である。
【図７】実施例及び従来例による各スパイラルインダクタの挿入損失の周波数特性を比較するための図である。
【図８】（ａ）、（ｂ）はそれぞれスパイラルインダクタの引出し配線の作成方法を説明するための図である。
【図９】（ａ）から（ｄ）はそれぞれスパイラルインダクタの製造工程を説明するための図である。
【図１０】（ａ）から（ｃ）はそれぞれメタル層を成長させる工程を説明するための図である。
【図１１】（ａ）、（ｂ）はそれぞれ本発明の実施の形態の変形例に係るスパイラルインダクタの断面構造と従来例によるスパイラルインダクタの断面構造とを比較するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態に係るスパイラルインダクタおよびスパイラルインダクタの製造方法について、図１乃至図１１を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００１４】
本発明の実施の形態に係るスパイラルインダクタは、主にマイクロ波帯域で動作するＭＭＩＣの平面スパイラル状のインダクタである。本実施形態に係るスパイラルインダクタの製造方法は、このスパイラルインダクタをこのＭＭＩＣに形成するための方法である。
【００１５】
図１は本実施形態に係るスパイラルインダクタの上面図である。図２（ａ）は同図のＶ−Ｖ′線に沿った部分断面図であり、図２（ｂ）は同図のＷ−Ｗ′線に沿った部分断面図である。スパイラルインダクタ１は、半絶縁性の基板２と、この基板２上に形成された誘電体膜３と、それぞれこの誘電体膜３上に柱状に形成された複数個の第１金属層４（支持体）と、スパイラル形状の導体パターンを有し、これらの第１金属層４によって支持されたマイクロストリップライン５（マイクロマイクロストリップライン導体）とを備えている。
【００１６】
基板２には半絶縁性の化合物半導体基板が用いられる。半絶縁性とは電子の移動度が大きく、且つ不純物密度が十分低く高い抵抗値を有することを指す。化合物半導体としてＧａＡｓ（ガリウムヒ素）が用いられる。基板２は図示しない接地層又は接地配線（接地導体）を有する。
【００１７】
第１金属層４はそれぞれこのマイクロストリップライン５の導体パターンの形状に沿って島状に配置されて形成されている。第１金属層４はレジスト膜を誘電体膜３上に塗布した後、このレジスト膜に複数の開口部を形成しパターニングされて得られたものである。図３に、第１金属層４が島状に形成された工程後の基板２の上面図を示す。複数個の小四角形により表される開口部に金（Ａｕ）を蒸着して金メッキ層を成長させ、それぞれの支持柱を形成させる。次にレジスト膜の塗布、パターニングを行って、各支持柱の柱頭部を互いに金蒸着により配線する。その後、全てのレジスト膜を除去すると、基板２上に第２金属層６が残留し、上面視スパイラル状にマイクロストリップライン５が得られるようになっている。図４に、第２金属層６からなるマイクロストリップライン５が形成された後の導体パターンを示す。導電率に優れた金を蒸着することにより、基板２に電磁的な影響を与えないようになっている。
【００１８】
また、図１において斜線を付した箇所で表されるように、マイクロストリップライン５のパターン裏面は、複数箇所でそれぞれ各第１金属層４の柱頭によって支持されている。支持柱である各第１金属層４が橋脚又は橋台として機能しており、いずれか２箇所の第１金属層４の間のマイクロストリップライン５の導体パターンが橋桁として機能している。マイクロストリップライン５は、それぞれこのマイクロストリップライン５を支持する複数本の支持柱と、これらの支持柱の部分を除いては導体パターンの形状に沿って隣接する支持柱間を掛け渡すブリッジとから成る架橋構造を有する。
【００１９】
また、スパイラルインダクタ１はスパイラル巻線の外方に配置された外部端７ａと、スパイラル巻線の内方に配置された内部端７ｂとを有する。この内部端７ｂには、マイクロストリップライン５の導体パターンよりも下方に予め形成された引出し配線８が接続されている。この導体パターンと、引出し配線８との間には絶縁膜が成膜されている。引出し配線８を導体パターンの下に通すことによって、２つの導体が短絡せずに立体的に交叉可能に形成されている。
【００２０】
このような構成のスパイラルインダクタ１がインピーダンス整合回路に用いられる場合の一例を述べると、マイクロストリップライン５の一端部を接地層に接地させてインダクタとして機能させる。マイクロストリップライン５の外部端７ａ又は引出し配線８の配線端部９から入力された高周波信号を、このマイクロストリップライン５の他方の端部、即ち配線端部９又は外部端７ａへ通過させる。基板２には接地配線に接続される図示しない配線層が形成されており、この配線層とマイクロストリップライン５の導体パターンのいずれか一端部とが接触するようになっている。信号電圧に対してインダクタ成分を作用させる。
【００２１】
図５（ａ）は図４の線Ａ−Ａ′線に沿った断面構造を示す図である。図５（ｂ）は比較例としての従来のスパイラルインダクタを、線Ａ−Ａ′線に対応する箇所に沿って切断した場合の断面構造を示す図である。比較例としてのスパイラルインダクタは、半絶縁性の基板２、この基板２上の誘電体膜３、誘電体膜３上に形成された第１金属層５０及び第１金属層５０上に形成された第２金属層５１からなり、この第２金属層５１が上面視スパイラル形状に配置されている。
【００２２】
従来技術では、A−A’の断面図は図５（ｂ）のようであるが、本実施形態では、まず、図３のように、第１金属層４（小四角形で表したもの）を島状に配置し、その後に、第２金属層６で架橋構造を形成する。このとき、本実施形態に係るスパイラルインダクタ１のA−A’の断面図は図５（ａ）のようになる。架橋構造の部分は、空中に配置されているため、基板２もしくは誘電体膜３に起因する誘電損が減少する。
【００２３】
従来技術は、図５（ｂ）に示すように、基板２上の誘電体膜３上に形成された第１金属層５０の上に、めっき金属層５１を有している。それに対して、本実施形態に係るスパイラルインダクタ１では、第１金属層４を島状に配置し、各島を第２金属層６で架橋させている。この構造により、第２金属層６の下は空気になるため、誘電体に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、これにより高いＱ値のインダクタを得ることができる。
【００２４】
図６は実施例によるＱ値の周波数特性と、比較例によるＱ値の周波数特性とを示す図である。図７は実施例による挿入損失の周波数特性と、比較例による挿入損失の周波数特性とを示す図である。図６では高周波領域で縦軸のＱ値が大きいほど信号の損失が小さい。図７の縦軸のＭＡＧ（Ｍａｘｉｍｕｍ Ａｖａｉｌａｂｌｅ Ｇａｉｎ）は最大有能利得を表す。本実施例によれば、図６、図７に示すように挿入損失とＱ値とを改善することができる。
【００２５】
このような構造のスパイラルインダクタ１の製造方法を図８から図１０を参照して説明する。
【００２６】
図８（ａ）はスパイラルインダクタ１の製造工程途中において引出し配線８とする部分の上面図であり、図８（ｂ）は製造工程終了後の引出し配線８の長手方向に直交する面での断面構造を示す図である。既出の符号は上述したそれらと同じ要素を表す。
【００２７】
基板２上に誘電体膜３を形成し、この誘電体膜３にパターンニングを行って開口を設ける。誘電体膜３上に金属を蒸着等してパターンニングを行う等により、引出し配線８を形成する工程を行う。その後、引出し配線８を含む誘電体膜３上にシリコン窒化膜（ＳｉＮ）１０を形成する。レジストのパターニングを使用してシリコン窒化膜１０に穴開けを行う。引出し配線８の露出部が誘電体膜３を介して基板２と接続され、配線層として機能する。
【００２８】
続いて、窒化膜層上の全面にレジストを塗布する。
【００２９】
図９（ａ）から図９（ｄ）はそれぞれスパイラルインダクタ１の製造工程を説明するための図である。既出の符号は上述したそれらと同じ要素を表す。図９（ａ）のように、レジスト層１１（第１レジスト層）上に、それぞれ橋脚位置とする複数の箇所に穴開けを行う。
【００３０】
即ち、基板２上に配線層が形成され、この配線層上にレジスト層１１を形成してから、架橋脚とする複数の箇所に開口部１２が形成される。
【００３１】
開口部１２を有するレジスト層１１にチタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）、あるいは金（Ａｕ）を堆積させる。即ち、各開口部１２から基板２面に直交する方向に延びる複数のパッドメタル（メタル層）がメッキにより積層形成される。図９（ｂ）に示すように、島状に点在したメタル１３が基板２上で上方から視認される。
【００３２】
図９（ｃ）に示すように、これらのメタル１３を覆うようにして第２のレジスト層１４（第２レジスト層）を形成する。その後、各メタル１３の箇所に位置決めされたパターンをマスクに用いてエッチングを行い、第２のレジスト層１４に開口部を形成して下地のメタル１３を露出させる。即ち、第２のレジスト層１４に開口をパターニング形成して複数箇所のメタル層が露出するようにエッチングする。メタル１３が露出した状態を図９（ｄ）に示す。
【００３３】
次に、開口パターンを有する第２のレジスト層１４にチタン／白金／金等を蒸着し、各メタル層を成長させる。図１０（ａ）は第２のレジスト層１４を形成した状態の基板断面構造を示す図である。既出の符号は同じものである。メタル層１５上のメッキ層１６に電極を接続し、この電極からメッキ層１６へ電圧を印加し、メッキ層１６を基板面と直交する上方向に向けて成長させる。１７は配線層を表す。図１０（ｂ）に、メッキ層１６を成長させた状態の基板断面構造を示す。
【００３４】
そして、成長させた各メッキ層１６上に配線パターン層を、この配線パターン層の上面視パターンがスパイラル状になるように形成する。これによって、配線パターン層が、マイクロストリップライン５として図４のように得られる。
【００３５】
最後に、図１０（ｃ）に示すように、スパイラル形状の配線パターン層と、基板２面との間に中空部が形成されるようにして、第１レジスト層１１および第２のレジスト層１４をエッチングにより除去する。メッキ層１６が第２金属層６として機能する。
【００３６】
このようにしてメッキ層１６のうちのいずれか２つと、配線パターン層とからなる架橋構造を有するマイクロストリップライン５が作成される。
【００３７】
本実施形態に係るスパイラルインダクタの製造方法によれば、中空の構造が得られ、第２金属層６の下は空気になるため、誘電体に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、インダクタのＱ値を高くすることができるようになる。
【００３８】
（変形例）
図１、図２の例では、基板２上に誘電体膜３を成膜した後に、この誘電体膜３上に第１金属層４を形成しているが、本発明の実施の形態に係るスパイラルインダクタは、基板２上に支持体としての第１金属層４を直接形成してもよい。
【００３９】
図１１（ａ）は変形例に係るスパイラルインダクタを信号伝送方向に直交する面で切断したときの断面構造を示す図である。図１１（ｂ）は比較例としての従来のスパイラルインダクタの導体パターンのうち、図１１（ａ）の導体パターンと同じ箇所の断面構造を示す図である。既出の符号は上述したそれらと同じ要素を表す。
【００４０】
図１１（ｂ）では基板２上に第１金属層５０が形成されている。この変形例に係るスパイラルインダクタでも、基板２上に同図では図示しない第１金属層４が島状に配置され、各島が第２金属層６で架橋される。この構造により、第２金属層６の下は空気になるため、基板２に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、高いＱ値のインダクタを得ることができる。
【００４１】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
【００４２】
上記の実施形態では、スパイラルの形状は、方形に限らず、円形に近い八角形など多角形でもよい。支持体としての第１金属層４（支持柱又は橋脚）の横断面形状は四角形であったが、この横断面形状はレジスト膜の開口形状に応じて種々変更できる。支持体には柱体以外の構造体を用いても良い。
【００４３】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４４】
１…スパイラルインダクタ、２…基板、３…誘電体膜、４…第１金属層、５…マイクロストリップライン（マイクロストリップライン導体）、６…第２金属層、７ａ…外部端、７ｂ…内部端、８…引出し配線、９…配線端部、１０…シリコン窒化膜、１１…レジスト層（第１レジスト層）、１２…開口部、１３…メタル、１４…レジスト層（第２レジスト層）、１５…メタル層、１６…メッキ層、１７…配線層。
【技術分野】
【０００１】
本発明はスパイラルインダクタおよびスパイラルインダクタの製造方法に関する。
【背景技術】
【０００２】
ＭＭＩＣ（モニリシックマイクロ波集積回路）に設けられたスパイラルインダクタは、基板上に平面スパイラル形状の配線を形成し、この配線のパターンによって所望のインダクタンスを得るようにしている。
【０００３】
誘電体基板上に形成されるスパイラルインダクタは、直接誘電体基板上、もしくは誘電体基板上の誘電体膜上に、金属層が蒸着により形成されている。
【０００４】
従来、それぞれスパイラル形状のストリップ線路が２層に積層された構造を有し、高周波状態における信号電流を各ストリップ線路に均等に流すようにしたスパイラルインダクタが提案されている（特許文献１参照）。特許文献１に記載のスパイラルインダクタは、半絶縁性基板上に形成されたスパイラル形状の第１ストリップ線路と、この第１ストリップ線路の上面に積層されこの上面から鉛直方向に所定間隔で形成される複数のスルーホールを備えたスルーホール形成線路と、このスルーホール形成線路の上面に積層されたスパイラル形状の第２ストリップ線路とを有する。
【０００５】
また、スパイラル配線部が、基板に平行に設けられ且つ基板に接触する基板接触部と、基板に対して所定の間隙を有する配線中空部とからなるスパイラルインダクタも知られている（特許文献２参照）。このスパイラルインダクタでは、基板接触部が導電性の柱を介して基板に接触している。特許文献２は、基板接触部の面積より、基板に接触せず中空に浮いている中空部分の面積が大きい点を開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２１４４１４号公報
【特許文献２】特開２０００−２１６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、半絶縁性の誘電体基板と、基板表面上もしくはその面上に形成された誘電体膜上の金属パターンと、基板裏面の接地パターンとから形成されたマイクロストリップ構造の線路をマイクロ波が伝播すると、その半絶縁基板もしくは誘電体膜に固有の誘電率に起因する誘電損が生じ、その結果、挿入損失が大きくなり、Ｑ値が低下するという問題がある。Ｑ値とは等価回路のインピーダンスの虚数部係数の実数部係数に対する比率を指す。
【０００８】
そこで、本発明は、上記の課題に鑑み、誘電損を回避でき、挿入損失を小さくすることが可能なスパイラルインダクタおよびスパイラルインダクタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
このような課題を解決するため、本発明の一態様によれば、接地導体を設けた半絶縁性の基板と、それぞれこの基板上に形成された複数の支持体と、これらの支持体によって支持され、前記基板上でスパイラル形状の導体パターンを有し、一方の端部から入力された信号を他方の端部へ通過させるマイクロストリップライン導体と、を備え、このマイクロストリップライン導体は、それぞれ前記導体パターンの形状に沿って設けられた前記複数の支持体によってパターン裏面を支持される架橋構造を有することを特徴とするスパイラルインダクタが提供される。
【００１０】
また、本発明の別の一態様によれば、接地導体を設けた半絶縁性の基板上に配線層を形成し、この配線層の上に第１レジスト層を形成してから、前記基板面上の複数の箇所に開口部を形成する工程と、各開口部から基板面に直交する方向に延びる複数のメタル層を積層形成する工程と、これらのメタル層上に第２レジスト層を形成し、この第２レジスト層に開口をパターニング形成して前記複数のメタル層が露出するようにエッチングする工程と、これらのメタル層を成長させる工程と、成長させた前記複数のメタル層上に配線パターン層を、この配線パターン層の上面視パターンがスパイラル状になるように形成する工程と、この配線パターン層と前記基板面との間に中空部が形成されるようにして、前記第１レジスト層および前記第２レジスト層を除去する工程と、を備え、それぞれ前記複数のメタル層のうちのいずれか２つと、２つの前記メタル層によって支持される前記配線パターン層とからなる架橋構造を有するマイクロストリップラインを作成することを特徴とするスパイラルインダクタの製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、架橋構造により、マイクロストリップライン導体層の下方は空気になるため、基板又は基板上に形成される誘電体に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、インダクタのＱ値を高くすることができるようになる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係るスパイラルインダクタの上面図である。
【図２】（ａ）は図１のＶ−Ｖ′線に沿った部分断面図であり、（ｂ）は同図のＷ−Ｗ′線に沿った部分断面図である。
【図３】スパイラルインダクタの製造工程途中での上面図である。
【図４】マイクロストリップラインの導体パターンを示す上面図である。
【図５】本発明の実施の形態に係るスパイラルインダクタの断面構造と従来例によるスパイラルインダクタの断面構造とを比較するための図である。
【図６】実施例及び従来例による各スパイラルインダクタのＱ値の周波数特性を比較するための図である。
【図７】実施例及び従来例による各スパイラルインダクタの挿入損失の周波数特性を比較するための図である。
【図８】（ａ）、（ｂ）はそれぞれスパイラルインダクタの引出し配線の作成方法を説明するための図である。
【図９】（ａ）から（ｄ）はそれぞれスパイラルインダクタの製造工程を説明するための図である。
【図１０】（ａ）から（ｃ）はそれぞれメタル層を成長させる工程を説明するための図である。
【図１１】（ａ）、（ｂ）はそれぞれ本発明の実施の形態の変形例に係るスパイラルインダクタの断面構造と従来例によるスパイラルインダクタの断面構造とを比較するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態に係るスパイラルインダクタおよびスパイラルインダクタの製造方法について、図１乃至図１１を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００１４】
本発明の実施の形態に係るスパイラルインダクタは、主にマイクロ波帯域で動作するＭＭＩＣの平面スパイラル状のインダクタである。本実施形態に係るスパイラルインダクタの製造方法は、このスパイラルインダクタをこのＭＭＩＣに形成するための方法である。
【００１５】
図１は本実施形態に係るスパイラルインダクタの上面図である。図２（ａ）は同図のＶ−Ｖ′線に沿った部分断面図であり、図２（ｂ）は同図のＷ−Ｗ′線に沿った部分断面図である。スパイラルインダクタ１は、半絶縁性の基板２と、この基板２上に形成された誘電体膜３と、それぞれこの誘電体膜３上に柱状に形成された複数個の第１金属層４（支持体）と、スパイラル形状の導体パターンを有し、これらの第１金属層４によって支持されたマイクロストリップライン５（マイクロマイクロストリップライン導体）とを備えている。
【００１６】
基板２には半絶縁性の化合物半導体基板が用いられる。半絶縁性とは電子の移動度が大きく、且つ不純物密度が十分低く高い抵抗値を有することを指す。化合物半導体としてＧａＡｓ（ガリウムヒ素）が用いられる。基板２は図示しない接地層又は接地配線（接地導体）を有する。
【００１７】
第１金属層４はそれぞれこのマイクロストリップライン５の導体パターンの形状に沿って島状に配置されて形成されている。第１金属層４はレジスト膜を誘電体膜３上に塗布した後、このレジスト膜に複数の開口部を形成しパターニングされて得られたものである。図３に、第１金属層４が島状に形成された工程後の基板２の上面図を示す。複数個の小四角形により表される開口部に金（Ａｕ）を蒸着して金メッキ層を成長させ、それぞれの支持柱を形成させる。次にレジスト膜の塗布、パターニングを行って、各支持柱の柱頭部を互いに金蒸着により配線する。その後、全てのレジスト膜を除去すると、基板２上に第２金属層６が残留し、上面視スパイラル状にマイクロストリップライン５が得られるようになっている。図４に、第２金属層６からなるマイクロストリップライン５が形成された後の導体パターンを示す。導電率に優れた金を蒸着することにより、基板２に電磁的な影響を与えないようになっている。
【００１８】
また、図１において斜線を付した箇所で表されるように、マイクロストリップライン５のパターン裏面は、複数箇所でそれぞれ各第１金属層４の柱頭によって支持されている。支持柱である各第１金属層４が橋脚又は橋台として機能しており、いずれか２箇所の第１金属層４の間のマイクロストリップライン５の導体パターンが橋桁として機能している。マイクロストリップライン５は、それぞれこのマイクロストリップライン５を支持する複数本の支持柱と、これらの支持柱の部分を除いては導体パターンの形状に沿って隣接する支持柱間を掛け渡すブリッジとから成る架橋構造を有する。
【００１９】
また、スパイラルインダクタ１はスパイラル巻線の外方に配置された外部端７ａと、スパイラル巻線の内方に配置された内部端７ｂとを有する。この内部端７ｂには、マイクロストリップライン５の導体パターンよりも下方に予め形成された引出し配線８が接続されている。この導体パターンと、引出し配線８との間には絶縁膜が成膜されている。引出し配線８を導体パターンの下に通すことによって、２つの導体が短絡せずに立体的に交叉可能に形成されている。
【００２０】
このような構成のスパイラルインダクタ１がインピーダンス整合回路に用いられる場合の一例を述べると、マイクロストリップライン５の一端部を接地層に接地させてインダクタとして機能させる。マイクロストリップライン５の外部端７ａ又は引出し配線８の配線端部９から入力された高周波信号を、このマイクロストリップライン５の他方の端部、即ち配線端部９又は外部端７ａへ通過させる。基板２には接地配線に接続される図示しない配線層が形成されており、この配線層とマイクロストリップライン５の導体パターンのいずれか一端部とが接触するようになっている。信号電圧に対してインダクタ成分を作用させる。
【００２１】
図５（ａ）は図４の線Ａ−Ａ′線に沿った断面構造を示す図である。図５（ｂ）は比較例としての従来のスパイラルインダクタを、線Ａ−Ａ′線に対応する箇所に沿って切断した場合の断面構造を示す図である。比較例としてのスパイラルインダクタは、半絶縁性の基板２、この基板２上の誘電体膜３、誘電体膜３上に形成された第１金属層５０及び第１金属層５０上に形成された第２金属層５１からなり、この第２金属層５１が上面視スパイラル形状に配置されている。
【００２２】
従来技術では、A−A’の断面図は図５（ｂ）のようであるが、本実施形態では、まず、図３のように、第１金属層４（小四角形で表したもの）を島状に配置し、その後に、第２金属層６で架橋構造を形成する。このとき、本実施形態に係るスパイラルインダクタ１のA−A’の断面図は図５（ａ）のようになる。架橋構造の部分は、空中に配置されているため、基板２もしくは誘電体膜３に起因する誘電損が減少する。
【００２３】
従来技術は、図５（ｂ）に示すように、基板２上の誘電体膜３上に形成された第１金属層５０の上に、めっき金属層５１を有している。それに対して、本実施形態に係るスパイラルインダクタ１では、第１金属層４を島状に配置し、各島を第２金属層６で架橋させている。この構造により、第２金属層６の下は空気になるため、誘電体に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、これにより高いＱ値のインダクタを得ることができる。
【００２４】
図６は実施例によるＱ値の周波数特性と、比較例によるＱ値の周波数特性とを示す図である。図７は実施例による挿入損失の周波数特性と、比較例による挿入損失の周波数特性とを示す図である。図６では高周波領域で縦軸のＱ値が大きいほど信号の損失が小さい。図７の縦軸のＭＡＧ（Ｍａｘｉｍｕｍ Ａｖａｉｌａｂｌｅ Ｇａｉｎ）は最大有能利得を表す。本実施例によれば、図６、図７に示すように挿入損失とＱ値とを改善することができる。
【００２５】
このような構造のスパイラルインダクタ１の製造方法を図８から図１０を参照して説明する。
【００２６】
図８（ａ）はスパイラルインダクタ１の製造工程途中において引出し配線８とする部分の上面図であり、図８（ｂ）は製造工程終了後の引出し配線８の長手方向に直交する面での断面構造を示す図である。既出の符号は上述したそれらと同じ要素を表す。
【００２７】
基板２上に誘電体膜３を形成し、この誘電体膜３にパターンニングを行って開口を設ける。誘電体膜３上に金属を蒸着等してパターンニングを行う等により、引出し配線８を形成する工程を行う。その後、引出し配線８を含む誘電体膜３上にシリコン窒化膜（ＳｉＮ）１０を形成する。レジストのパターニングを使用してシリコン窒化膜１０に穴開けを行う。引出し配線８の露出部が誘電体膜３を介して基板２と接続され、配線層として機能する。
【００２８】
続いて、窒化膜層上の全面にレジストを塗布する。
【００２９】
図９（ａ）から図９（ｄ）はそれぞれスパイラルインダクタ１の製造工程を説明するための図である。既出の符号は上述したそれらと同じ要素を表す。図９（ａ）のように、レジスト層１１（第１レジスト層）上に、それぞれ橋脚位置とする複数の箇所に穴開けを行う。
【００３０】
即ち、基板２上に配線層が形成され、この配線層上にレジスト層１１を形成してから、架橋脚とする複数の箇所に開口部１２が形成される。
【００３１】
開口部１２を有するレジスト層１１にチタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）、あるいは金（Ａｕ）を堆積させる。即ち、各開口部１２から基板２面に直交する方向に延びる複数のパッドメタル（メタル層）がメッキにより積層形成される。図９（ｂ）に示すように、島状に点在したメタル１３が基板２上で上方から視認される。
【００３２】
図９（ｃ）に示すように、これらのメタル１３を覆うようにして第２のレジスト層１４（第２レジスト層）を形成する。その後、各メタル１３の箇所に位置決めされたパターンをマスクに用いてエッチングを行い、第２のレジスト層１４に開口部を形成して下地のメタル１３を露出させる。即ち、第２のレジスト層１４に開口をパターニング形成して複数箇所のメタル層が露出するようにエッチングする。メタル１３が露出した状態を図９（ｄ）に示す。
【００３３】
次に、開口パターンを有する第２のレジスト層１４にチタン／白金／金等を蒸着し、各メタル層を成長させる。図１０（ａ）は第２のレジスト層１４を形成した状態の基板断面構造を示す図である。既出の符号は同じものである。メタル層１５上のメッキ層１６に電極を接続し、この電極からメッキ層１６へ電圧を印加し、メッキ層１６を基板面と直交する上方向に向けて成長させる。１７は配線層を表す。図１０（ｂ）に、メッキ層１６を成長させた状態の基板断面構造を示す。
【００３４】
そして、成長させた各メッキ層１６上に配線パターン層を、この配線パターン層の上面視パターンがスパイラル状になるように形成する。これによって、配線パターン層が、マイクロストリップライン５として図４のように得られる。
【００３５】
最後に、図１０（ｃ）に示すように、スパイラル形状の配線パターン層と、基板２面との間に中空部が形成されるようにして、第１レジスト層１１および第２のレジスト層１４をエッチングにより除去する。メッキ層１６が第２金属層６として機能する。
【００３６】
このようにしてメッキ層１６のうちのいずれか２つと、配線パターン層とからなる架橋構造を有するマイクロストリップライン５が作成される。
【００３７】
本実施形態に係るスパイラルインダクタの製造方法によれば、中空の構造が得られ、第２金属層６の下は空気になるため、誘電体に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、インダクタのＱ値を高くすることができるようになる。
【００３８】
（変形例）
図１、図２の例では、基板２上に誘電体膜３を成膜した後に、この誘電体膜３上に第１金属層４を形成しているが、本発明の実施の形態に係るスパイラルインダクタは、基板２上に支持体としての第１金属層４を直接形成してもよい。
【００３９】
図１１（ａ）は変形例に係るスパイラルインダクタを信号伝送方向に直交する面で切断したときの断面構造を示す図である。図１１（ｂ）は比較例としての従来のスパイラルインダクタの導体パターンのうち、図１１（ａ）の導体パターンと同じ箇所の断面構造を示す図である。既出の符号は上述したそれらと同じ要素を表す。
【００４０】
図１１（ｂ）では基板２上に第１金属層５０が形成されている。この変形例に係るスパイラルインダクタでも、基板２上に同図では図示しない第１金属層４が島状に配置され、各島が第２金属層６で架橋される。この構造により、第２金属層６の下は空気になるため、基板２に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、高いＱ値のインダクタを得ることができる。
【００４１】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
【００４２】
上記の実施形態では、スパイラルの形状は、方形に限らず、円形に近い八角形など多角形でもよい。支持体としての第１金属層４（支持柱又は橋脚）の横断面形状は四角形であったが、この横断面形状はレジスト膜の開口形状に応じて種々変更できる。支持体には柱体以外の構造体を用いても良い。
【００４３】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４４】
１…スパイラルインダクタ、２…基板、３…誘電体膜、４…第１金属層、５…マイクロストリップライン（マイクロストリップライン導体）、６…第２金属層、７ａ…外部端、７ｂ…内部端、８…引出し配線、９…配線端部、１０…シリコン窒化膜、１１…レジスト層（第１レジスト層）、１２…開口部、１３…メタル、１４…レジスト層（第２レジスト層）、１５…メタル層、１６…メッキ層、１７…配線層。
【特許請求の範囲】
【請求項１】
接地導体を設けた半絶縁性の基板と、
それぞれこの基板上に形成された複数の支持体と、
これらの支持体によって支持され、前記基板上でスパイラル形状の導体パターンを有し、一方の端部から入力された信号を他方の端部へ通過させるマイクロストリップライン導体と、を備え、
このマイクロストリップライン導体は、それぞれ前記導体パターンの形状に沿って設けられた前記複数の支持体によってパターン裏面を支持される架橋構造を有することを特徴とするスパイラルインダクタ。
【請求項２】
接地導体を設けた半絶縁性の基板上に配線層を形成し、この配線層の上に第１レジスト層を形成してから、前記基板面上の複数の箇所に開口部を形成する工程と、
各開口部から基板面に直交する方向に延びる複数のメタル層を積層形成する工程と、
これらのメタル層上に第２レジスト層を形成し、この第２レジスト層に開口をパターニング形成して前記複数のメタル層が露出するようにエッチングする工程と、
これらのメタル層を成長させる工程と、
成長させた前記複数のメタル層上に配線パターン層を、この配線パターン層の上面視パターンがスパイラル状になるように形成する工程と、
この配線パターン層と前記基板面との間に中空部が形成されるようにして、前記第１レジスト層および前記第２レジスト層を除去する工程と、を備え、
それぞれ前記複数のメタル層のうちのいずれか２つと、２つの前記メタル層によって支持される前記配線パターン層とからなる架橋構造を有するマイクロストリップラインを作成することを特徴とするスパイラルインダクタの製造方法。
【請求項１】
接地導体を設けた半絶縁性の基板と、
それぞれこの基板上に形成された複数の支持体と、
これらの支持体によって支持され、前記基板上でスパイラル形状の導体パターンを有し、一方の端部から入力された信号を他方の端部へ通過させるマイクロストリップライン導体と、を備え、
このマイクロストリップライン導体は、それぞれ前記導体パターンの形状に沿って設けられた前記複数の支持体によってパターン裏面を支持される架橋構造を有することを特徴とするスパイラルインダクタ。
【請求項２】
接地導体を設けた半絶縁性の基板上に配線層を形成し、この配線層の上に第１レジスト層を形成してから、前記基板面上の複数の箇所に開口部を形成する工程と、
各開口部から基板面に直交する方向に延びる複数のメタル層を積層形成する工程と、
これらのメタル層上に第２レジスト層を形成し、この第２レジスト層に開口をパターニング形成して前記複数のメタル層が露出するようにエッチングする工程と、
これらのメタル層を成長させる工程と、
成長させた前記複数のメタル層上に配線パターン層を、この配線パターン層の上面視パターンがスパイラル状になるように形成する工程と、
この配線パターン層と前記基板面との間に中空部が形成されるようにして、前記第１レジスト層および前記第２レジスト層を除去する工程と、を備え、
それぞれ前記複数のメタル層のうちのいずれか２つと、２つの前記メタル層によって支持される前記配線パターン層とからなる架橋構造を有するマイクロストリップラインを作成することを特徴とするスパイラルインダクタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−１１４０５９（Ｐ２０１１−１１４０５９Ａ）
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願番号】特願２００９−２６７３２６（Ｐ２００９−２６７３２６）
【出願日】平成２１年１１月２５日（２００９．１１．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願日】平成２１年１１月２５日（２００９．１１．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]