特定のハイドライド気相エピタキシー方法を利用することによって成膜層を有利に得る。この方法では、ＩＩＩ−Ｖ族及びＶＩ族化合物半導体の成膜に、延長拡散層と、均一化隔壁と、側壁パージガスと、独立したガス及び基板加熱装置を有する縦型成長セル構造を使用する。ガス流は延長拡散層内で均一に混合し、基板の表面全体に接触するように供給し、それによって高品質かつ均一な膜を形成する。そのようなガス流構成の例としては、基板をガス出口から離れて配置し、基板の上方に近接して配置された延長拡散層と隔壁によって対流作用の影響を最小化させ、均一性を向上させることが挙げられる。このような対称的な構成によって、シングルウエハ装置からマルチウエハ装置に容易に大規模化することができる。この縦型構成により、異なる反応性ガス前駆体を迅速に切り替えることができ、成膜材料の欠陥密度をさらに最小化するために時間変調成長及びエッチング法を採用することができる。 （もっと読む）

【課題】 ４Ｈ−ＳｉＣ基板上に高品質のＧａＮ系化合物半導体がエピタキシャル成長された半導体複合基板を提供する。
【解決手段】 半導体複合基板１は、ＳｉＣ単結晶基板１０１の主表面上にＡｌ_１−ｘＧａ_ｘＮ（０≦ｘ≦１）エピタキシャル成長層１００が直接形成されている。ＳｉＣ単結晶基板１０１は４Ｈ−ＳｉＣ単結晶基板であり、Ａｌ_１−ｘＧａ_ｘＮエピタキシャル成長層の厚さが少なくとも４μｍである。 （もっと読む）

【課題】非常に平坦性で完全な透明性と鏡面性をもつｍ面窒化ガリウム（ＧａＮ）膜を成長する方法。
【解決手段】本方法は、選択横方向成長技術によって構造欠陥密度の大幅な低減を実現する。高品質で、一様で、厚いｍ面ＧａＮ膜は分極のないデバイスの成長のための基板として用いるために作製される。 （もっと読む）

本発明の実施形態により、高ドーパント濃度を含有するエピタキシャルシリコンゲルマニウム材料を選択的に堆積するなど、シリコン含有材料を堆積するためのプロセスが提供される。一実施例において、１つの層を別の層の上部に堆積するために、少なくとも２つの異なるプロセスガスに基板が曝される。１つのプロセスガスは、ジクロロシラン、ゲルマニウム源、およびエッチャントを含有し、次のプロセスガスは、シランおよびエッチャントを含有する。他の実施例において、プロセスガスが、ジクロロシラン、メチルシラン、および塩化水素、またはシラン、メチルシラン、および塩化水素を含有する。一態様において、堆積された層が、結晶格子内に格子間部位を有し、格子間部位内に約３ａｔ％以下の炭素を含有し、引き続き、結晶格子の置換部位内に炭素を包含するようにアニーリングされる。別の態様において、シリコンゲルマニウム積層体が、約２５ａｔ％以下、約２５ａｔ％以上、および約５ａｔ％以下のゲルマニウム濃度を含有する第１、第２、および第３の層を有する。 （もっと読む）

本発明は、サファイヤ基板上にＳｉ_ａＣ_ｂＮ_ｃ
（ｃ，ｂ＞０，ａ≧０）の組成からなる第１層を形成する第１段階と、Ｓｉ_ａＣ_ｂＮ_ｃ
（ｃ，ｂ＞０，ａ≧０）の組成からなる第１層の上にＧａＮ成分を含む窒化膜を形成する第２段階と、を含むことを特徴とするＧａＮ系窒化膜の形成方法に関する。
（もっと読む）

本発明による、高光抽出光素子を作製する方法の一実施形態は、基板の上にリフトオフ層を成長するステップと、リフトオフ層の上にエピタキシャル半導体デバイス構造を成長し、リフトオフ層がデバイス構造と基板との間に挟まれるステップとを含む。エピタキシャル半導体構造は、バイアスに応答して発光するように適合されたエミッタを備える。デバイス構造、リフトオフ層、および基板は、サブマウントにフリップチップ方式で取り付けられ、エピタキシャル半導体デバイス構造は、サブマウントとリフトオフ層との間に挟まれる。リフトオフ層が除去され、基板がデバイス構造から分離される。光化学エッチングやレーザ光によるリフトオフ層の照射による除去などの、様々な除去方法を用いることができる。
（もっと読む）

エピタキシャル炭化ケイ素層が、結晶学的方向に向かってオフアクシスに方向付けられた炭化ケイ素基板の表面内に第１の形態を形成することによって作製される。第１の形態は、結晶学的方向に対して非平行（すなわち、斜めまたは直角）に方向付けられた少なくとも１つの側壁を備える。次いで、第１のエピタキシャル炭化ケイ素層を、第１の形態を備える炭化ケイ素基板の表面上に成長させる。次いで、第２の形態が．、第１のエピタキシャル層内に形成される。第２の形態は、結晶学的方向に対して非平行に方向付けられた少なくとも１つの側壁を備える。次いで、第２のエピタキシャル炭化ケイ素層が、第２の形態を備える第１のエピタキシャル炭化ケイ素層の表面上に成長される。
（もっと読む）

オフアクシス基板上の単結晶炭化珪素エピタキシャル層が、基板をエピタキシャル成長反応炉に配置し、基板上にエピタキシャル炭化珪素の第１の層を成長させ、エピタキシャル炭化珪素の第１の層の成長を中断し、第１の層の厚みを減少させるために該第１の層をエッチングし、エピタキシャル炭化珪素の第１の層の上にエピタキシャル炭化珪素の第２の層を再成長させて製造される。ニンジン状欠陥を、エピタキシャル成長処理を中断し、成長した層をエッチングし、エピタキシャル炭化珪素の第２の層を再成長させる工程によって終止できる。成長中断／エッチング／再成長の処理は複数回反復可能である。炭化珪素エピタキシャル層は、内部で終止する少なくとも１つのニンジン状欠陥を有する。半導体構造は、オフアクシス炭化珪素基板上の炭化珪素エピタキシャル層と、基板とエピタキシャル層の境界面の近傍に核形成点を有し内部で終止するニンジン状欠陥とを含む。

（もっと読む）

エピタキシャル炭化ケイ素層が、結晶学的方向に向かってオフアクシスに方向付けられた炭化ケイ素基板の表面内に形態を形成することによって作製される。これらの形態は、結晶学的方向に対して非平行（すなわち、斜めまたは直角）に方向付けられた少なくとも１つの側壁を備える。次いで、エピタキシャル炭化ケイ素層が、形態を備える炭化ケイ素基板の表面上に成長される。
（もっと読む）

半絶縁ＩＩＩ族窒化物層および半絶縁ＩＩＩ族窒化物層の製造方法は、ＩＩＩ族窒化物層を浅い準位のｐ型ドーパントでドーピングすること、およびＩＩＩ族窒化物層を、例えば深い準位の遷移金属ドーパントなどの深い準位のドーパントでドーピングすることを有する。このような層および／または方法はまた、ＩＩＩ族窒化物層をおよそ１×１０^１７ｃｍ^−３よりも小さい濃度を有する浅い準位のドーパントでドーピングすること、およびＩＩＩ族窒化物層を深い準位の遷移金属ドーパントでドーピングすることを有する。深い準位のドーパントの濃度は、浅い準位のｐ型ドーパントの濃度よりも大きい。
（もっと読む）

基体上へセラミック膜、特に炭化ケイ素膜を堆積する方法が開示され、その方法において、残存応力、残存応力勾配、および抵抗率が制御される。これらの制御された特性を備えた堆積された膜を有する基体、およびこれらの特性を備えた膜を有するデバイス、特にＭＥＭＳデバイスおよびＮＥＭＳデバイスもまた開示される。この堆積された炭化ケイ素膜中の残存応力は、約７００ＭＰａと約−１００ＭＰａとの間にあり、その電気抵抗率は、約１０Ω・ｃｍ未満である。
（もっと読む）

炭化珪素ベースのバイポーラデバイスにおいて、積層欠陥核生成を減らし、そして順方向電圧（Ｖｆ）ドリフトを低下させるための基板とエピタキシャル層とを作製する方法を開示している。本発明方法は、炭化珪素基板の表面を非選択性エッチングして、表面損傷及び表面下損傷の両方を除去する工程；その後で、選択性エッチングによって同じ表面をエッチングし、それによって、その後に終端する傾向があるか又は該基板表面上でその次のエピタキシャル層成長中に貫通欠陥として伝播する傾向がある該基板表面に達している少なくともいくらかのベーサルプレーン転位からエッチング生成構造を発生させる工程、そして、その後に、二回エッチングされた表面上に炭化珪素の第一エピタキシャル層を成長させる工程を含む。
（もっと読む）

本発明は、ＩＩＩ族窒化物の自立基板の作製に関するものである。本発明は、より詳細には、エピタキシによって初期基板からＩＩＩ族窒化物、とくに窒化ガリウム（ＧａＮ）の自立基板を実現する方法であって、ＩＩＩ族窒化物のエピタキシ工程の際に自然に蒸発させるための犠牲層として、単結晶珪素ベースの中間層の蒸着を含むことを特徴とする方法を対象とする。この方法はとくに、平坦で直径が２”を超えるＩＩＩ族窒化物自立基板を得ることを可能にする。 （もっと読む）

本発明は、エピタキシャル基板、例えば、ＧａＮ，ＳｉＧｅ，ＡｌＮまたはＩｎＮのエピタキシャル基板の製造方法、およびエピタキシャル基板上またはその中に作製された電子デバイスに関する。本発明の目的は、基板の影響を更に軽減することが可能であると同時に経済的に実行可能な、エピタキシャル基板の製造方法を提供することである。この目的は、以下のように達成することが出来る。すなわち、結晶性基板を用意し、原子種を基板に注入して脆性層を作成し、第１の温度で、基板の表面にエピタキシャル補強層を設け、第２の温度範囲で補強層を基板の副層とともに基板の残部から分離させて、これによって、この分離した材料によって、その上にホモエピタキシャル層またはヘテロエピタキシャル層の形成する擬似基板が作成される。 （もっと読む）

【課題】 本発明の目的は、基板上に高品質な半導体膜を形成するための半導体膜形成方法を提供することにある。
【解決手段】 本発明は、バイアス触媒ＣＶＤ，高密度バイアス触媒ＣＶＤ，バイアス減圧ＣＶＤ，バイアス常圧ＣＶＤを利用して、基板に半導体膜を形成する半導体膜形成方法である。真空容器１に原料ガスを供給し、真空容器１中に配置された基板１０と電極３ａとの間にグロー放電開始電圧以下の電界を印加して、基板１０上に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ以上を含有する半導体膜と、絶縁膜と、を形成することを含む工程と、この半導体膜および絶縁膜にレーザーを照射してアニールする工程と、このアニールする工程の後工程であって、水蒸気でアニールを行う工程と、を備える。 （もっと読む）