【課題】電極が形成される半導体層の表面平坦性や、シート抵抗などが何れも優れた、高性能化や小型化に好適な電界効果トランジスタを実現すること。
【解決手段】ノンドープのＧａＮ結晶から成る半導体層１０３（バッファ層）の上には、厚さ約４０ｎｍのノンドープのＡｌ_0.2 Ｇａ_0.8 Ｎから成る半導体層１０４が積層されている。この半導体層１０４は、本発明に基づく厚さ約３０ｎｍの急峻界面提供層１０４１と、本発明に基づく厚さ約１０ｎｍの電極接続面提供層１０４２の計２層の半導体層から構成されている。これらは双方共に上記の通りノンドープのＡｌ_0.2 Ｇａ_0.8 Ｎから形成されているが、急峻界面提供層１０４１を結晶成長させる際には、キャリアガスとしてＨ₂ を使用した。また、電極接続面提供層１０４２を結晶成長させる際には、キャリアガスとしてＮ₂ を使用した。 （もっと読む）

半絶縁ＩＩＩ族窒化物層および半絶縁ＩＩＩ族窒化物層の製造方法は、ＩＩＩ族窒化物層を浅い準位のｐ型ドーパントでドーピングすること、およびＩＩＩ族窒化物層を、例えば深い準位の遷移金属ドーパントなどの深い準位のドーパントでドーピングすることを有する。このような層および／または方法はまた、ＩＩＩ族窒化物層をおよそ１×１０^１７ｃｍ^−３よりも小さい濃度を有する浅い準位のドーパントでドーピングすること、およびＩＩＩ族窒化物層を深い準位の遷移金属ドーパントでドーピングすることを有する。深い準位のドーパントの濃度は、浅い準位のｐ型ドーパントの濃度よりも大きい。
（もっと読む）

第１ステージと第２ステージとを有する、ツリーの形態を持つナノ構造を形成する方法。第１ステージは、基板表面上に少なくとも１つの触媒粒子を供給し、かつ、各触媒粒子を介して第１ナノウィスカーを成長させる工程を含む。第２ステージは、各第１ナノウィスカーの周囲に、１つ以上の第２触媒粒子を供給し、各第１ナノウィスカーの周囲から横方向に伸びる第２ナノウィスカーを成長させる工程を含む。更なるステージは、以前のステージのナノウィスカーから伸びる１つ以上のさらなるナノウィスカーを成長させる工程を含み得る。ヘテロ構造は、ナノウィスカー中に形成され得る。このようなナノ構造は、太陽電池アレイまたは光放出フラットパネルのコンポーネントを形成し得る。その構造において、ナノウィスカーは光電性材料から形成される。神経ネットワークは、複数の第１ナノウィスカーを近くに一緒に配置し、連続するステージで成長したナノウィスカーを通して隣接するツリーが互いに接触し、ナノウィスカー内のヘテロ結合が電流の流れに対してトンネル障壁を形成するようにすることによって、形成され得る。
（もっと読む）

【数１】


方向または
【数２】


方向に主に向かう＜０００１＞方向から、約０．２〜約１０度の範囲のオフカット角度でオフカットされた（０００１）表面を含むＩＩＩ−Ｖ族窒化物、例えばＧａＮ基板。表面が５０×５０μｍ^２ＡＦＭ走査により測定された１ｎｍ未満のＲＭＳ粗さと、３Ｅ６ｃｍ^−２未満の転位密度とを有する。この基板は相当するブールまたはウェハブランクのオフカットスライスにより、オフカットラッピングまたは相当する微傾斜へテロエピタキシャル基板、例えばオフカットサファイア上の基板本体の成長により形成することができる。この基板はＩＩＩ−Ｖ族窒化物系超小型電子および光電子デバイスの作製におけるホモエピタキシャル蒸着に有用に用いられる。
（もっと読む）

本発明は、ＩＩＩ族窒化物の自立基板の作製に関するものである。本発明は、より詳細には、エピタキシによって初期基板からＩＩＩ族窒化物、とくに窒化ガリウム（ＧａＮ）の自立基板を実現する方法であって、ＩＩＩ族窒化物のエピタキシ工程の際に自然に蒸発させるための犠牲層として、単結晶珪素ベースの中間層の蒸着を含むことを特徴とする方法を対象とする。この方法はとくに、平坦で直径が２”を超えるＩＩＩ族窒化物自立基板を得ることを可能にする。 （もっと読む）

本発明は複数のオプトエレクトロニクス半導体チップの製造方法に関し、これらの半導体チップはそれぞれ少なくとも１つの半導体層を備えた複数の構造素子をそれぞれ有する。この方法においては基板ならびに成長表面を有するチップ結合体ベースが提供される。成長表面の上には複数の窓を有するマスク材料層が形成され、これらの窓の大部分は１μｍ以下の平均的な広がりを有する。マスク材料は後続のステップにおいて成長すべき半導体層の半導体材料がこのマスク材料上では実質的に成長しない、または成長表面に比べて実質的に成長しにくいように選択される。続けて、半導体層が実質的に窓の内部に位置する成長表面の領域の上に析出される。さらなるステップではチップ複合体ベースが被着された材料と共に半導体チップに個別化される。さらに本発明は本方法に応じて製造されるオプトエレクトロニクス半導体チップに関する。
（もっと読む）

本発明は、エピタキシャル基板、例えば、ＧａＮ，ＳｉＧｅ，ＡｌＮまたはＩｎＮのエピタキシャル基板の製造方法、およびエピタキシャル基板上またはその中に作製された電子デバイスに関する。本発明の目的は、基板の影響を更に軽減することが可能であると同時に経済的に実行可能な、エピタキシャル基板の製造方法を提供することである。この目的は、以下のように達成することが出来る。すなわち、結晶性基板を用意し、原子種を基板に注入して脆性層を作成し、第１の温度で、基板の表面にエピタキシャル補強層を設け、第２の温度範囲で補強層を基板の副層とともに基板の残部から分離させて、これによって、この分離した材料によって、その上にホモエピタキシャル層またはヘテロエピタキシャル層の形成する擬似基板が作成される。 （もっと読む）

【課題】 電界緩和を図り高耐圧化を実現することに加え、デバイスサイズの更なる減少化、正孔の引き抜きを容易にして、信頼性の高い優れた化合物半導体装置を実現する。
【解決手段】 本発明の化合物半導体装置は、ＧａＡｓ等の第１の化合物半導体層上に、電子に対する障壁が伝導帯にあり、且つ正孔に対する障壁が価電子帯にない、即ちタイプＩＩ構造のバンド構造を有する属元素と６属元素の化合物からなるアモルファス層、例えばアモルファスＧａＳ層（ａ−ＧａＳ層）を有するものである。 （もっと読む）

【課題】 本発明の目的は、基板上に高品質な半導体膜を形成するための半導体膜形成方法を提供することにある。
【解決手段】 本発明は、バイアス触媒ＣＶＤ，高密度バイアス触媒ＣＶＤ，バイアス減圧ＣＶＤ，バイアス常圧ＣＶＤを利用して、基板に半導体膜を形成する半導体膜形成方法である。真空容器１に原料ガスを供給し、真空容器１中に配置された基板１０と電極３ａとの間にグロー放電開始電圧以下の電界を印加して、基板１０上に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ以上を含有する半導体膜と、絶縁膜と、を形成することを含む工程と、この半導体膜および絶縁膜にレーザーを照射してアニールする工程と、このアニールする工程の後工程であって、水蒸気でアニールを行う工程と、を備える。 （もっと読む）