【課題】Ｓｉ単結晶基板上に、格子不整合による欠陥発生が抑制され、結晶性に優れた高品質な３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体、および、このような３Ｃ−ＳｉＣ単結晶層を簡便に形成することができるＳｉＣ半導体の製造方法を提供する。
【解決手段】少なくとも表面に、ホウ素が１０²⁰ａｔｏｍｓ／ｃｍ³以上固溶しているＳｉ単結晶基板上に、６７０℃以上８５０℃以下で３Ｃ−ＳｉＣ低温成長層をエピタキシャル成長させた後、昇温し、前記３Ｃ−ＳｉＣ低温成長層の上に、３Ｃ−ＳｉＣ単結晶層をエピタキシャル成長させることにより、Ｓｉ単結晶基板上に３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体を得る。 （もっと読む）

【課題】 半導体基板上に化合物半導体層をエピタキシャル成長させたときに、形成されたエピタキシャル層にヒロックやオレンジピール等の表面欠陥が発生するのを効果的に防止できるエピタキシャル成長方法及びエピタキシャル成長用基板を提供する。
【解決手段】 気相成長法により、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をＤ（ｃｍ^-2）としたときに、基板表面の有効利用領域の基準面からのオフアングルθ（°）が、
０．０５≦θ<０．１０
θ<１×１０^-3×Ｄ^1/2（ただし、Ｄ>２５００ｃｍ^-2）
を満たす基板を使用するようにした。 （もっと読む）

導電性半導体基板および／または導電層上の、半絶縁性または絶縁性ＧａＮエピタキシャル層を備える半導体デバイス構造およびその半導体デバイス構造を作製する方法が提供される。半絶縁性または絶縁性ＧａＮエピタキシャル層は、少なくとも約４μｍの厚さを有する。導電性ＳｉＣ基板および導電性ＳｉＣ基板上の絶縁性または半絶縁性ＧａＮエピタキシャル層を備えるＧａＮ半導体デバイス構造ならびにそのＧａＮ半導体デバイス構造を作製する方法も提供される。ＧａＮエピタキシャル層は、少なくとも約４μｍの厚さを有している。導電性ＧａＮ基板と、導電性ＧａＮ基板上の絶縁性または半絶縁性ＧａＮエピタキシャル層と、ＧａＮエピタキシャル層上のＧａＮベースの半導体デバイスと、ＧａＮベースの半導体デバイスの層およびＧａＮエピタキシャル層を貫通するビアホールならびにビアホール内の対応するビアメタルとを備えるＧａＮ半導体デバイス構造およびそのＧａＮ半導体デバイス構造を作製する方法も提供される。
（もっと読む）