ＳｉＣ半導体およびその製造方法
【課題】Ｓｉ単結晶基板上に、格子不整合による欠陥発生が抑制され、結晶性に優れた高品質な３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体、および、このような３Ｃ−ＳｉＣ単結晶層を簡便に形成することができるＳｉＣ半導体の製造方法を提供する。
【解決手段】少なくとも表面に、ホウ素が１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、６７０℃以上８５０℃以下で３Ｃ−ＳｉＣ低温成長層をエピタキシャル成長させた後、昇温し、前記３Ｃ−ＳｉＣ低温成長層の上に、３Ｃ−ＳｉＣ単結晶層をエピタキシャル成長させることにより、Ｓｉ単結晶基板上に３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体を得る。
【解決手段】少なくとも表面に、ホウ素が１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、６７０℃以上８５０℃以下で３Ｃ−ＳｉＣ低温成長層をエピタキシャル成長させた後、昇温し、前記３Ｃ−ＳｉＣ低温成長層の上に、３Ｃ−ＳｉＣ単結晶層をエピタキシャル成長させることにより、Ｓｉ単結晶基板上に３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体を得る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、次世代電子素子、高速高温動作可能電子素子、太陽光発電素子等としての応用が期待される、Ｓｉ単結晶基板上に立方晶炭化ケイ素（３Ｃ−ＳｉＣ）単結晶薄膜が形成されたＳｉＣ半導体（ＳｉＣ半導体基板の用途も含む）およびその製造方法に関する。
【背景技術】
【０００２】
ＳｉＣは、広いバンドギャップ、高い電子移動度、高耐熱性等の優れた特性を有しており、また、構成元素の資源量が豊富であり、かつ、環境汚染への懸念が小さいこと等から、次世代電子素子、高速高温動作可能電子素子、太陽光発電素子等における化合物半導体としての応用が期待される材料である。
特に、Ｓｉ単結晶基板上に形成されたＳｉＣ薄膜は、現在のシリコンテクノロジーを継承することができるため、産業技術の開発コストにおける優位性からも、その実用化が求められている。
また、３Ｃ−ＳｉＣ（１１１）単結晶は、その上に、４Ｈまたは６Ｈ−ＳｉＣや、ＧａＮ等の六方晶系の結晶成長が可能であるため、幅広い範囲での応用が期待されている。
【０００３】
上記のようなＳｉＣ薄膜は、主に、Ｓｉ基板上へのエピタキシャル成長により形成され、その形成方法としては、各種ＣＶＤ法、スパッタリング法、各種ＭＢＥ法等が用いられている。
これらの方法によって結晶性に優れたＳｉＣ層を得るためには、Ｓｉ−Ｃ間の結合が共有結合であり、化学結合形成エネルギーおよびエピタキシャル結晶成長のための拡散エネルギーがともに大きいことから、Ｓｉ基板の表面マイグレーションを高めなければならず、例えば、ＣＶＤ法においては、１２００℃以上での高温条件を要する。また、スパッタリング法、ＭＢＥ法においては、高真空雰囲気下で成長させなければならない。
【０００４】
さらに、基板となるＳｉと成長させるＳｉＣとの間には、約２０％もの格子不整合があり、そのため、ミスフィット転位による結晶欠陥が多数発生し、これは、デバイス作製時に問題となる。
【０００５】
このため、格子定数の相違による結晶欠陥を抑制することが求められ、例えば、Ｓｉ基板表面を予め炭化水素ガスで炭化し、これをバッファ層として、ＳｉＣ層を成長させる方法等が採用されていた。
この手法によると、基板中のＳｉ原子が、炭化処理によって基板表面に持ち去られ、Ｓｉ基板中に空孔が生じ、Ｓｉ基板が荒れる現象が生じる。エピタキシャル成長は、基板の結晶性を成膜層にも受け継ぐため、このような基板の荒れは、良質な結晶層を得る上で、防止する必要がある。
【０００６】
これに対しては、基板の荒れをもたらすことのない適当な物質によるバッファ層を設けることが提案されており、例えば、特許文献１には、立方晶リン化ホウ素（ｃ−ＢＰ）をバッファ層とすることが記載されている。
【特許文献１】特開２００４−１０３６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
閃亜鉛型結晶であるｃ−ＢＰは、Ｓｉ基板上にヘテロエピタキシャル成長させることができることが知られており、このｃ−ＢＰによるバッファ層の結晶性を引き継いで、その上に、ｃ−ＢＰの格子定数に近い３Ｃ−ＳｉＣ結晶をヘテロエピタキシャル成長させることができる。
【０００８】
しかしながら、ｃ−ＢＰ等のリン（Ｐ）を含む材料は、融点よりも低い温度でも分解しやすく、後の３Ｃ−ＳｉＣ層形成時における加熱により蒸散し、ＳｉＣ中にＰが取り込まれ、高品質な３Ｃ−ＳｉＣ単結晶層をエピタキシャル成長させる上で、悪影響を及ぼす。
このため、上記特許文献１には、ｃ−ＢＰ層形成後、ＳｉＣアモルファス層を形成し、その上に、３Ｃ−ＳｉＣ単結晶層を形成させることが開示されている。
【０００９】
これに対して、本発明者らは、バッファ層であるｃ−ＢＰ層に代えて、ｐ型半導体としてのＳｉ単結晶基板において、ドーパントして一般に用いられるホウ素（Ｂ）に着目して検討した結果、より簡便な方法により、高品質な３Ｃ−ＳｉＣ単結晶層を形成することができる方法を見出した。
【００１０】
すなわち、本発明は、Ｓｉ単結晶基板上に、格子不整合による欠陥発生が抑制され、結晶性に優れた高品質な３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体、および、このような３Ｃ−ＳｉＣ単結晶層を簡便に形成することができるＳｉＣ半導体の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明に係るＳｉＣ半導体は、少なくとも表面に、ホウ素（Ｂ）が１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、３Ｃ−ＳｉＣ低温成長層を介して、３Ｃ−ＳｉＣ単結晶層が形成されていることを特徴とする。
このように、基板として、Ｂを高濃度で含有するＳｉ単結晶基板を用い、かつ、３Ｃ−ＳｉＣ低温成長層をバッファ層とすることにより、ＳｉとＳｉＣとの格子不整合による欠陥が抑制された高品質な３Ｃ−ＳｉＣ単結晶層を得ることができる。
【００１２】
また、本発明に係るＳｉＣ半導体の製造方法は、少なくとも表面に、ホウ素（Ｂ）が１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、６７０℃以上８５０℃以下で３Ｃ−ＳｉＣ低温成長層をエピタキシャル成長させた後、昇温し、前記３Ｃ−ＳｉＣ低温成長層の上に、３Ｃ−ＳｉＣ単結晶層をエピタキシャル成長させることを特徴とする。
上記のように、高濃度のＢ含有Ｓｉ単結晶基板上に、３Ｃ−ＳｉＣ低温成長層を形成することにより、Ｓｉ，Ｃ以外の元素によるバッファ層を形成することなく、格子不整合を緩和することができ、欠陥が抑制され、かつ、表面の凹凸が低減された３Ｃ−ＳｉＣ単結晶層を成長させることができる。
【００１３】
上記製造方法においては、３Ｃ−ＳｉＣ低温成長層の厚さを５ｎｍ以上５０ｎｍ以下とすることが好ましい。
３Ｃ−ＳｉＣ低温成長層は、格子不整合緩和およびＳｉ単結晶基板中のＢの蒸散防止等の効果、その上に高温で成長させる３Ｃ−ＳｉＣ単結晶層の結晶性保持等の観点から、上記範囲内の厚さとすることが好ましい。
【００１４】
また、前記３Ｃ−ＳｉＣ単結晶層は、１１００℃以上１３５０℃以下で形成されることが好ましい。
３Ｃ−ＳｉＣ単結晶層の表面を平滑な状態で得るため、成長表面マイグレーションを考慮して、上記のような高温で形成することが好ましい。
【発明の効果】
【００１５】
上述したとおり、本発明に係るＳｉＣ半導体の製造方法によれば、Ｓｉ，Ｃ以外の元素によるバッファ層の形成工程を経ることなく、Ｓｉ単結晶基板と３Ｃ−ＳｉＣ単結晶層との格子不整合を緩和することができるため、欠陥が抑制され、かつ、表面の凹凸が低減された高品質の３Ｃ−ＳｉＣ単結晶層を、確実かつ容易に形成することができる。
また、上記製造方法により得られる本発明に係るＳｉＣ半導体は、上記のように、結晶性に優れた、高品質の３Ｃ−ＳｉＣ単結晶層を備えており、高出力電子デバイス等として用いることができ、さらには、これを基礎として、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、ＧａＮ等の六方晶系化合物半導体の結晶成長用基板としても利用することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明をより詳細に説明する。
本発明に係るＳｉＣ半導体は、少なくとも表面に、Ｂが１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、３Ｃ−ＳｉＣ単結晶層が形成されているものであり、前記Ｓｉ単結晶基板と３Ｃ−ＳｉＣ単結晶層との間には、３Ｃ−ＳｉＣ低温成長層がバッファ層として形成されている。
このように、Ｂを高濃度で含有するＳｉ単結晶基板を用い、かつ、３Ｃ−ＳｉＣ低温成長層をバッファ層とすることにより、Ｓｉ，Ｃ以外の元素によるバッファ層の形成を要さずに、ＳｉとＳｉＣとの格子不整合による欠陥の発生が抑制され、３Ｃ−ＳｉＣ単結晶層は、高品質な単結晶として得られる。
【００１７】
Ｓｉの格子定数は５．４３Å、３Ｃ−ＳｉＣの格子定数は４．３６Åであり、上述したように、約２０％の相違がある。また、原子半径は、Ｓｉが１．１７Å、Ｃが０．７７Åである。
ここで、Ｂの原子半径は０．８８Åであることから、ＢをＳｉ中に固溶させることにより、Ｓｉの格子定数を小さくして、ＳｉＣとの格子不整合を緩和させることができる。
Ｂは、ｐ型半導体としてのＳｉ単結晶基板において、一般的なドーパントとして使用されており、Ｓｉ中への固溶限界は１０21ａｔｏｍｓ／ｃｍ3とされているが、Ｓｉ格子間において、凝集したり、拡散係数が増加したりするため、ドーピング濃度は、通常、１０20ａｔｏｍｓ／ｃｍ3未満である。
本発明においては、ＳｉとＳｉＣとの格子不整合の緩和を目的とするため、少なくとも表面が、できる限り固溶限界に近い、１０20ａｔｏｍｓ／ｃｍ3以上の高濃度のＢを含むＳｉ単結晶基板を用いることが好ましい。
【００１８】
上記のような高濃度のＢを固溶させたＳｉ単結晶基板は、例えば、チョクラルスキー法等の単結晶引上げにより、高濃度にＢを固溶させたＳｉ単結晶インゴットを作製し、これをスライスして、基板として仕上げたものを用いることができ、面方位（１００）または（１１１）であることが好ましい。
なお、基板全体が、Ｂ濃度が１０20ａｔｏｍｓ／ｃｍ3以上であり、均一であってもよいが、本発明においては、ＳｉＣとの格子不整合の緩和を目的とすることから、少なくとも、ＳｉＣ層が形成される表面におけるＢ濃度が１０20ａｔｏｍｓ／ｃｍ3以上であればよい。
したがって、通常のＢドープＳｉ単結晶基板に、さらに、表面からＢを拡散させたものであってもよい。
ただし、Ｓｉ単結晶基板内において、Ｂ濃度が大きく異なる場合、格子不整合が生じ、欠陥が発生するおそれがある。このため、ＳｉＣ層形成面側に向かって、徐々にＢ濃度が高くなるようにすることが好ましい。
【００１９】
本発明においては、上記のように、Ｂが高濃度で固溶したＳｉ単結晶基板を使用し、その上に、まず、３Ｃ−ＳｉＣ低温成長層を形成する。
前記３Ｃ−ＳｉＣ低温成長層は、３Ｃ−ＳｉＣ単結晶の成長温度よりも低温である６７０℃以上８５０℃以下でエピタキシャル成長させることにより得られる。
なお、前記Ｓｉ単結晶基板は、３Ｃ−ＳｉＣ低温成長層の形成前に、エッチング処理し、水素雰囲気下、８００℃以上１１００℃以下での熱処理により自然酸化膜を除去し、表面を清浄にしておくことが好ましい。
【００２０】
ＳｉＣ単結晶の成長温度は１０００℃以上と高温であり、前記Ｓｉ単結晶基板表面に、直接、３Ｃ−ＳｉＣ単結晶をエピタキシャル成長させた場合、Ｓｉ単結晶基板表面からＢが蒸散して、形成される３Ｃ−ＳｉＣ単結晶中に拡散する。ＳｉＣ中にＢが固溶すると、ＳｉＣの格子定数が小さくなることから、Ｓｉとの格子不整合が増大し、高品質な３Ｃ−ＳｉＣ単結晶層を形成することは困難である。
したがって、上記のように、６７０℃以上８５０℃以下の温度で、３Ｃ−ＳｉＣ低温成長層を形成することにより、Ｓｉ単結晶基板中のＢの蒸散およびＳｉＣ中への拡散を防止する。
前記形成温度が６７０℃未満である場合、３Ｃ−ＳｉＣ低温成長層を十分に均質にエピタキシャル成長させることが困難であり、その上に高温で成長させる３Ｃ−ＳｉＣ単結晶層の結晶性を劣化させる。
一方、前記温度が８５０℃を超える場合は、Ｓｉ単結晶基板中のＢの蒸散を十分に抑制することが困難となる。
【００２１】
前記３Ｃ−ＳｉＣ低温成長層は、メチルシラン等の有機化合物ガスを用いたエピタキシャル成長により、厚さ５ｎｍ以上５０ｎｍ以下で形成されることが好ましい。
３Ｃ−ＳｉＣ低温成長層は、結晶性に劣り、むしろ、アモルファスであるため、厚すぎる場合、その上に形成される３Ｃ−ＳｉＣ単結晶層の結晶性を劣化させることとなるため、上記効果が得られる限り、できるだけ薄いことが好ましく、その厚さは５０ｎｍ以下であることが好ましい。
一方、前記厚さが５ｎｍ未満である場合、格子不整合緩和およびＳｉ単結晶基板中のＢの蒸散防止の効果が十分に得られず、その上に高温で成長させる３Ｃ−ＳｉＣ単結晶層の結晶性を劣化させたり、多結晶化させることとなる。
【００２２】
上記のようにして形成された３Ｃ−ＳｉＣ低温成長層の上に、３Ｃ−ＳｉＣ単結晶層を成長させる。
具体的には、前記３Ｃ−ＳｉＣ単結晶層は、３Ｃ−ＳｉＣ低温成長層形成後、そのまま３Ｃ−ＳｉＣ結晶成長温度まで昇温し、高温下で所望の厚さまでエピタキシャル成長させることにより形成することができる。
【００２３】
前記３Ｃ−ＳｉＣ単結晶層は、表面が平滑になるために十分な膜厚を確保できるまで成長させることが好ましく、その成長温度は、成長表面マイグレーションを考慮して、１１００℃以上１３５０℃以下とすることが好ましい。
【００２４】
上記のような工程により、Ｓｉ単結晶基板上に、３Ｃ−ＳｉＣ単結晶層を形成することにより、Ｓｉ，Ｃ以外の元素によるバッファ層を形成することなく、格子不整合を緩和することができ、欠陥が抑制され、かつ、表面の凹凸が低減された３Ｃ−ＳｉＣ単結晶層を成長させることができる。
すなわち、Ｓｉ単結晶基板として、高濃度のＢを含有するものを用いることにより、ＳｉＣ層以外の新たな層を形成する工程を省略することができ、より簡便に、高品質な３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体基板を得ることができる。
【実施例】
【００２５】
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
［実施例１］
Ｂ含有濃度１．５×１０20ａｔｏｍｓ／ｃｍ3のＳｉ（１００）基板を、水素雰囲気中、１０００℃で、自然酸化膜の除去処理を行った。
このＳｉ単結晶基板を７５０℃まで降温し、ＭＭＳ（モノメチルシラン：ＳｉＨ2ＣＨ3）を用いて、ガス流量比ＭＭＳ：Ｈ2＝１：１００００にて原料ガスを供給し、ＣＶＤ法により、１０分間で厚さ約２０ｎｍの３Ｃ−ＳｉＣ低温成長層を形成した。
次に、１２００℃まで昇温し、温度を保持したまま、原料ガスとしてＳｉＨ4およびＣ3Ｈ8をそれぞれ４．８ｓｃｃｍで約２時間供給して、３Ｃ−ＳｉＣ単結晶層を成長させた。
形成された３Ｃ−ＳｉＣ単結晶層は、原子間力顕微鏡（ＡＭＦ）による観察の結果、表面が平滑であり、欠陥が抑制されていることが認められた。
【００２６】
［実施例２］
Ｓｉ（１００）基板に代えて、Ｓｉ（１１１）基板を用い、それ以外については、実施例１と同様にして、３Ｃ−ＳｉＣ単結晶層を形成した。
形成された３Ｃ−ＳｉＣ単結晶層は、原子間力顕微鏡（ＡＭＦ）による観察の結果、表面が平滑であり、欠陥が抑制されていることが認められた。
【００２７】
［比較例１］
実施例１と同様のＳｉ基板上に、３Ｃ−ＳｉＣ低温成長層を形成せず、３Ｃ−ＳｉＣ結晶を、１２００℃で直にエピタキシャル成長させた。
【００２８】
［比較例２］
Ｂ含有Ｓｉ基板に代えて、アンチモン（Ｓｂ）ヘビードープＳｉ（１００）基板上に、実施例１と同様の工程により、３Ｃ−ＳｉＣ単結晶層を形成した。
【００２９】
［比較例３］
Ｂ含有Ｓｉ基板に代えて、キャリア濃度が検出下限（１０15〜14ａｔｏｍｓ／ｃｍ3）以下の高抵抗Ｓｉ（１００）基板上に、実施例１と同様の工程により、３Ｃ−ＳｉＣ単結晶層を形成した。
【００３０】
比較例１〜３において形成された３Ｃ−ＳｉＣ単結晶層は、ＡＦＭ観察の結果、表面が粗く、多数の欠陥の発生が確認された。
【技術分野】
【０００１】
本発明は、次世代電子素子、高速高温動作可能電子素子、太陽光発電素子等としての応用が期待される、Ｓｉ単結晶基板上に立方晶炭化ケイ素（３Ｃ−ＳｉＣ）単結晶薄膜が形成されたＳｉＣ半導体（ＳｉＣ半導体基板の用途も含む）およびその製造方法に関する。
【背景技術】
【０００２】
ＳｉＣは、広いバンドギャップ、高い電子移動度、高耐熱性等の優れた特性を有しており、また、構成元素の資源量が豊富であり、かつ、環境汚染への懸念が小さいこと等から、次世代電子素子、高速高温動作可能電子素子、太陽光発電素子等における化合物半導体としての応用が期待される材料である。
特に、Ｓｉ単結晶基板上に形成されたＳｉＣ薄膜は、現在のシリコンテクノロジーを継承することができるため、産業技術の開発コストにおける優位性からも、その実用化が求められている。
また、３Ｃ−ＳｉＣ（１１１）単結晶は、その上に、４Ｈまたは６Ｈ−ＳｉＣや、ＧａＮ等の六方晶系の結晶成長が可能であるため、幅広い範囲での応用が期待されている。
【０００３】
上記のようなＳｉＣ薄膜は、主に、Ｓｉ基板上へのエピタキシャル成長により形成され、その形成方法としては、各種ＣＶＤ法、スパッタリング法、各種ＭＢＥ法等が用いられている。
これらの方法によって結晶性に優れたＳｉＣ層を得るためには、Ｓｉ−Ｃ間の結合が共有結合であり、化学結合形成エネルギーおよびエピタキシャル結晶成長のための拡散エネルギーがともに大きいことから、Ｓｉ基板の表面マイグレーションを高めなければならず、例えば、ＣＶＤ法においては、１２００℃以上での高温条件を要する。また、スパッタリング法、ＭＢＥ法においては、高真空雰囲気下で成長させなければならない。
【０００４】
さらに、基板となるＳｉと成長させるＳｉＣとの間には、約２０％もの格子不整合があり、そのため、ミスフィット転位による結晶欠陥が多数発生し、これは、デバイス作製時に問題となる。
【０００５】
このため、格子定数の相違による結晶欠陥を抑制することが求められ、例えば、Ｓｉ基板表面を予め炭化水素ガスで炭化し、これをバッファ層として、ＳｉＣ層を成長させる方法等が採用されていた。
この手法によると、基板中のＳｉ原子が、炭化処理によって基板表面に持ち去られ、Ｓｉ基板中に空孔が生じ、Ｓｉ基板が荒れる現象が生じる。エピタキシャル成長は、基板の結晶性を成膜層にも受け継ぐため、このような基板の荒れは、良質な結晶層を得る上で、防止する必要がある。
【０００６】
これに対しては、基板の荒れをもたらすことのない適当な物質によるバッファ層を設けることが提案されており、例えば、特許文献１には、立方晶リン化ホウ素（ｃ−ＢＰ）をバッファ層とすることが記載されている。
【特許文献１】特開２００４−１０３６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
閃亜鉛型結晶であるｃ−ＢＰは、Ｓｉ基板上にヘテロエピタキシャル成長させることができることが知られており、このｃ−ＢＰによるバッファ層の結晶性を引き継いで、その上に、ｃ−ＢＰの格子定数に近い３Ｃ−ＳｉＣ結晶をヘテロエピタキシャル成長させることができる。
【０００８】
しかしながら、ｃ−ＢＰ等のリン（Ｐ）を含む材料は、融点よりも低い温度でも分解しやすく、後の３Ｃ−ＳｉＣ層形成時における加熱により蒸散し、ＳｉＣ中にＰが取り込まれ、高品質な３Ｃ−ＳｉＣ単結晶層をエピタキシャル成長させる上で、悪影響を及ぼす。
このため、上記特許文献１には、ｃ−ＢＰ層形成後、ＳｉＣアモルファス層を形成し、その上に、３Ｃ−ＳｉＣ単結晶層を形成させることが開示されている。
【０００９】
これに対して、本発明者らは、バッファ層であるｃ−ＢＰ層に代えて、ｐ型半導体としてのＳｉ単結晶基板において、ドーパントして一般に用いられるホウ素（Ｂ）に着目して検討した結果、より簡便な方法により、高品質な３Ｃ−ＳｉＣ単結晶層を形成することができる方法を見出した。
【００１０】
すなわち、本発明は、Ｓｉ単結晶基板上に、格子不整合による欠陥発生が抑制され、結晶性に優れた高品質な３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体、および、このような３Ｃ−ＳｉＣ単結晶層を簡便に形成することができるＳｉＣ半導体の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明に係るＳｉＣ半導体は、少なくとも表面に、ホウ素（Ｂ）が１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、３Ｃ−ＳｉＣ低温成長層を介して、３Ｃ−ＳｉＣ単結晶層が形成されていることを特徴とする。
このように、基板として、Ｂを高濃度で含有するＳｉ単結晶基板を用い、かつ、３Ｃ−ＳｉＣ低温成長層をバッファ層とすることにより、ＳｉとＳｉＣとの格子不整合による欠陥が抑制された高品質な３Ｃ−ＳｉＣ単結晶層を得ることができる。
【００１２】
また、本発明に係るＳｉＣ半導体の製造方法は、少なくとも表面に、ホウ素（Ｂ）が１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、６７０℃以上８５０℃以下で３Ｃ−ＳｉＣ低温成長層をエピタキシャル成長させた後、昇温し、前記３Ｃ−ＳｉＣ低温成長層の上に、３Ｃ−ＳｉＣ単結晶層をエピタキシャル成長させることを特徴とする。
上記のように、高濃度のＢ含有Ｓｉ単結晶基板上に、３Ｃ−ＳｉＣ低温成長層を形成することにより、Ｓｉ，Ｃ以外の元素によるバッファ層を形成することなく、格子不整合を緩和することができ、欠陥が抑制され、かつ、表面の凹凸が低減された３Ｃ−ＳｉＣ単結晶層を成長させることができる。
【００１３】
上記製造方法においては、３Ｃ−ＳｉＣ低温成長層の厚さを５ｎｍ以上５０ｎｍ以下とすることが好ましい。
３Ｃ−ＳｉＣ低温成長層は、格子不整合緩和およびＳｉ単結晶基板中のＢの蒸散防止等の効果、その上に高温で成長させる３Ｃ−ＳｉＣ単結晶層の結晶性保持等の観点から、上記範囲内の厚さとすることが好ましい。
【００１４】
また、前記３Ｃ−ＳｉＣ単結晶層は、１１００℃以上１３５０℃以下で形成されることが好ましい。
３Ｃ−ＳｉＣ単結晶層の表面を平滑な状態で得るため、成長表面マイグレーションを考慮して、上記のような高温で形成することが好ましい。
【発明の効果】
【００１５】
上述したとおり、本発明に係るＳｉＣ半導体の製造方法によれば、Ｓｉ，Ｃ以外の元素によるバッファ層の形成工程を経ることなく、Ｓｉ単結晶基板と３Ｃ−ＳｉＣ単結晶層との格子不整合を緩和することができるため、欠陥が抑制され、かつ、表面の凹凸が低減された高品質の３Ｃ−ＳｉＣ単結晶層を、確実かつ容易に形成することができる。
また、上記製造方法により得られる本発明に係るＳｉＣ半導体は、上記のように、結晶性に優れた、高品質の３Ｃ−ＳｉＣ単結晶層を備えており、高出力電子デバイス等として用いることができ、さらには、これを基礎として、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、ＧａＮ等の六方晶系化合物半導体の結晶成長用基板としても利用することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明をより詳細に説明する。
本発明に係るＳｉＣ半導体は、少なくとも表面に、Ｂが１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、３Ｃ−ＳｉＣ単結晶層が形成されているものであり、前記Ｓｉ単結晶基板と３Ｃ−ＳｉＣ単結晶層との間には、３Ｃ−ＳｉＣ低温成長層がバッファ層として形成されている。
このように、Ｂを高濃度で含有するＳｉ単結晶基板を用い、かつ、３Ｃ−ＳｉＣ低温成長層をバッファ層とすることにより、Ｓｉ，Ｃ以外の元素によるバッファ層の形成を要さずに、ＳｉとＳｉＣとの格子不整合による欠陥の発生が抑制され、３Ｃ−ＳｉＣ単結晶層は、高品質な単結晶として得られる。
【００１７】
Ｓｉの格子定数は５．４３Å、３Ｃ−ＳｉＣの格子定数は４．３６Åであり、上述したように、約２０％の相違がある。また、原子半径は、Ｓｉが１．１７Å、Ｃが０．７７Åである。
ここで、Ｂの原子半径は０．８８Åであることから、ＢをＳｉ中に固溶させることにより、Ｓｉの格子定数を小さくして、ＳｉＣとの格子不整合を緩和させることができる。
Ｂは、ｐ型半導体としてのＳｉ単結晶基板において、一般的なドーパントとして使用されており、Ｓｉ中への固溶限界は１０21ａｔｏｍｓ／ｃｍ3とされているが、Ｓｉ格子間において、凝集したり、拡散係数が増加したりするため、ドーピング濃度は、通常、１０20ａｔｏｍｓ／ｃｍ3未満である。
本発明においては、ＳｉとＳｉＣとの格子不整合の緩和を目的とするため、少なくとも表面が、できる限り固溶限界に近い、１０20ａｔｏｍｓ／ｃｍ3以上の高濃度のＢを含むＳｉ単結晶基板を用いることが好ましい。
【００１８】
上記のような高濃度のＢを固溶させたＳｉ単結晶基板は、例えば、チョクラルスキー法等の単結晶引上げにより、高濃度にＢを固溶させたＳｉ単結晶インゴットを作製し、これをスライスして、基板として仕上げたものを用いることができ、面方位（１００）または（１１１）であることが好ましい。
なお、基板全体が、Ｂ濃度が１０20ａｔｏｍｓ／ｃｍ3以上であり、均一であってもよいが、本発明においては、ＳｉＣとの格子不整合の緩和を目的とすることから、少なくとも、ＳｉＣ層が形成される表面におけるＢ濃度が１０20ａｔｏｍｓ／ｃｍ3以上であればよい。
したがって、通常のＢドープＳｉ単結晶基板に、さらに、表面からＢを拡散させたものであってもよい。
ただし、Ｓｉ単結晶基板内において、Ｂ濃度が大きく異なる場合、格子不整合が生じ、欠陥が発生するおそれがある。このため、ＳｉＣ層形成面側に向かって、徐々にＢ濃度が高くなるようにすることが好ましい。
【００１９】
本発明においては、上記のように、Ｂが高濃度で固溶したＳｉ単結晶基板を使用し、その上に、まず、３Ｃ−ＳｉＣ低温成長層を形成する。
前記３Ｃ−ＳｉＣ低温成長層は、３Ｃ−ＳｉＣ単結晶の成長温度よりも低温である６７０℃以上８５０℃以下でエピタキシャル成長させることにより得られる。
なお、前記Ｓｉ単結晶基板は、３Ｃ−ＳｉＣ低温成長層の形成前に、エッチング処理し、水素雰囲気下、８００℃以上１１００℃以下での熱処理により自然酸化膜を除去し、表面を清浄にしておくことが好ましい。
【００２０】
ＳｉＣ単結晶の成長温度は１０００℃以上と高温であり、前記Ｓｉ単結晶基板表面に、直接、３Ｃ−ＳｉＣ単結晶をエピタキシャル成長させた場合、Ｓｉ単結晶基板表面からＢが蒸散して、形成される３Ｃ−ＳｉＣ単結晶中に拡散する。ＳｉＣ中にＢが固溶すると、ＳｉＣの格子定数が小さくなることから、Ｓｉとの格子不整合が増大し、高品質な３Ｃ−ＳｉＣ単結晶層を形成することは困難である。
したがって、上記のように、６７０℃以上８５０℃以下の温度で、３Ｃ−ＳｉＣ低温成長層を形成することにより、Ｓｉ単結晶基板中のＢの蒸散およびＳｉＣ中への拡散を防止する。
前記形成温度が６７０℃未満である場合、３Ｃ−ＳｉＣ低温成長層を十分に均質にエピタキシャル成長させることが困難であり、その上に高温で成長させる３Ｃ−ＳｉＣ単結晶層の結晶性を劣化させる。
一方、前記温度が８５０℃を超える場合は、Ｓｉ単結晶基板中のＢの蒸散を十分に抑制することが困難となる。
【００２１】
前記３Ｃ−ＳｉＣ低温成長層は、メチルシラン等の有機化合物ガスを用いたエピタキシャル成長により、厚さ５ｎｍ以上５０ｎｍ以下で形成されることが好ましい。
３Ｃ−ＳｉＣ低温成長層は、結晶性に劣り、むしろ、アモルファスであるため、厚すぎる場合、その上に形成される３Ｃ−ＳｉＣ単結晶層の結晶性を劣化させることとなるため、上記効果が得られる限り、できるだけ薄いことが好ましく、その厚さは５０ｎｍ以下であることが好ましい。
一方、前記厚さが５ｎｍ未満である場合、格子不整合緩和およびＳｉ単結晶基板中のＢの蒸散防止の効果が十分に得られず、その上に高温で成長させる３Ｃ−ＳｉＣ単結晶層の結晶性を劣化させたり、多結晶化させることとなる。
【００２２】
上記のようにして形成された３Ｃ−ＳｉＣ低温成長層の上に、３Ｃ−ＳｉＣ単結晶層を成長させる。
具体的には、前記３Ｃ−ＳｉＣ単結晶層は、３Ｃ−ＳｉＣ低温成長層形成後、そのまま３Ｃ−ＳｉＣ結晶成長温度まで昇温し、高温下で所望の厚さまでエピタキシャル成長させることにより形成することができる。
【００２３】
前記３Ｃ−ＳｉＣ単結晶層は、表面が平滑になるために十分な膜厚を確保できるまで成長させることが好ましく、その成長温度は、成長表面マイグレーションを考慮して、１１００℃以上１３５０℃以下とすることが好ましい。
【００２４】
上記のような工程により、Ｓｉ単結晶基板上に、３Ｃ−ＳｉＣ単結晶層を形成することにより、Ｓｉ，Ｃ以外の元素によるバッファ層を形成することなく、格子不整合を緩和することができ、欠陥が抑制され、かつ、表面の凹凸が低減された３Ｃ−ＳｉＣ単結晶層を成長させることができる。
すなわち、Ｓｉ単結晶基板として、高濃度のＢを含有するものを用いることにより、ＳｉＣ層以外の新たな層を形成する工程を省略することができ、より簡便に、高品質な３Ｃ−ＳｉＣ単結晶層を備えたＳｉＣ半導体基板を得ることができる。
【実施例】
【００２５】
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
［実施例１］
Ｂ含有濃度１．５×１０20ａｔｏｍｓ／ｃｍ3のＳｉ（１００）基板を、水素雰囲気中、１０００℃で、自然酸化膜の除去処理を行った。
このＳｉ単結晶基板を７５０℃まで降温し、ＭＭＳ（モノメチルシラン：ＳｉＨ2ＣＨ3）を用いて、ガス流量比ＭＭＳ：Ｈ2＝１：１００００にて原料ガスを供給し、ＣＶＤ法により、１０分間で厚さ約２０ｎｍの３Ｃ−ＳｉＣ低温成長層を形成した。
次に、１２００℃まで昇温し、温度を保持したまま、原料ガスとしてＳｉＨ4およびＣ3Ｈ8をそれぞれ４．８ｓｃｃｍで約２時間供給して、３Ｃ−ＳｉＣ単結晶層を成長させた。
形成された３Ｃ−ＳｉＣ単結晶層は、原子間力顕微鏡（ＡＭＦ）による観察の結果、表面が平滑であり、欠陥が抑制されていることが認められた。
【００２６】
［実施例２］
Ｓｉ（１００）基板に代えて、Ｓｉ（１１１）基板を用い、それ以外については、実施例１と同様にして、３Ｃ−ＳｉＣ単結晶層を形成した。
形成された３Ｃ−ＳｉＣ単結晶層は、原子間力顕微鏡（ＡＭＦ）による観察の結果、表面が平滑であり、欠陥が抑制されていることが認められた。
【００２７】
［比較例１］
実施例１と同様のＳｉ基板上に、３Ｃ−ＳｉＣ低温成長層を形成せず、３Ｃ−ＳｉＣ結晶を、１２００℃で直にエピタキシャル成長させた。
【００２８】
［比較例２］
Ｂ含有Ｓｉ基板に代えて、アンチモン（Ｓｂ）ヘビードープＳｉ（１００）基板上に、実施例１と同様の工程により、３Ｃ−ＳｉＣ単結晶層を形成した。
【００２９】
［比較例３］
Ｂ含有Ｓｉ基板に代えて、キャリア濃度が検出下限（１０15〜14ａｔｏｍｓ／ｃｍ3）以下の高抵抗Ｓｉ（１００）基板上に、実施例１と同様の工程により、３Ｃ−ＳｉＣ単結晶層を形成した。
【００３０】
比較例１〜３において形成された３Ｃ−ＳｉＣ単結晶層は、ＡＦＭ観察の結果、表面が粗く、多数の欠陥の発生が確認された。
【特許請求の範囲】
【請求項１】
少なくとも表面に、ホウ素が１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、３Ｃ−ＳｉＣアモルファス層を介して、３Ｃ−ＳｉＣ単結晶層が形成されていることを特徴とするＳｉＣ半導体。
【請求項２】
少なくとも表面に、ホウ素が１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、６７０℃以上８５０℃以下で３Ｃ−ＳｉＣ低温成長層をエピタキシャル成長させた後、昇温し、前記３Ｃ−ＳｉＣ低温成長層の上に、３Ｃ−ＳｉＣ単結晶層をエピタキシャル成長させることを特徴とするＳｉＣ半導体の製造方法。
【請求項３】
前記３Ｃ−ＳｉＣ低温成長層の厚さを５ｎｍ以上５０ｎｍ以下とすることを特徴とする請求項２記載のＳｉＣ半導体の製造方法。
【請求項４】
前記３Ｃ−ＳｉＣ単結晶層は、１１００℃以上１３５０℃以下の温度で形成されることを特徴とする請求項２または請求項３記載のＳｉＣ半導体の製造方法。
【請求項１】
少なくとも表面に、ホウ素が１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、３Ｃ−ＳｉＣアモルファス層を介して、３Ｃ−ＳｉＣ単結晶層が形成されていることを特徴とするＳｉＣ半導体。
【請求項２】
少なくとも表面に、ホウ素が１０20ａｔｏｍｓ／ｃｍ3以上固溶しているＳｉ単結晶基板上に、６７０℃以上８５０℃以下で３Ｃ−ＳｉＣ低温成長層をエピタキシャル成長させた後、昇温し、前記３Ｃ−ＳｉＣ低温成長層の上に、３Ｃ−ＳｉＣ単結晶層をエピタキシャル成長させることを特徴とするＳｉＣ半導体の製造方法。
【請求項３】
前記３Ｃ−ＳｉＣ低温成長層の厚さを５ｎｍ以上５０ｎｍ以下とすることを特徴とする請求項２記載のＳｉＣ半導体の製造方法。
【請求項４】
前記３Ｃ−ＳｉＣ単結晶層は、１１００℃以上１３５０℃以下の温度で形成されることを特徴とする請求項２または請求項３記載のＳｉＣ半導体の製造方法。
【公開番号】特開２００７−２５０８０８（Ｐ２００７−２５０８０８Ａ）
【公開日】平成１９年９月２７日（２００７．９．２７）
【国際特許分類】
【出願番号】特願２００６−７１９７９（Ｐ２００６−７１９７９）
【出願日】平成１８年３月１６日（２００６．３．１６）
【出願人】（０００２２１１２２）東芝セラミックス株式会社 (294)
【Ｆターム（参考）】
【公開日】平成１９年９月２７日（２００７．９．２７）
【国際特許分類】
【出願日】平成１８年３月１６日（２００６．３．１６）
【出願人】（０００２２１１２２）東芝セラミックス株式会社 (294)
【Ｆターム（参考）】
[ Back to top ]