【課題】積層欠陥の面密度が低減されたＳｉＣエピタキシャルウェハ及びその製造方法を提供する。
【解決手段】本発明のＳｉＣエピタキシャルウェハの製造方法は、オフ角を有するＳｉＣ単結晶基板の成長面に存在する基底面転位(ＢＰＤ)のうち、ＳｉＣ単結晶基板上に形成された、所定膜厚のＳｉＣエピタキシャル膜において積層欠陥になる比率を決定する工程と、比率に基づいて、使用するＳｉＣ単結晶基板の成長面におけるＢＰＤの面密度の上限を決定する工程と、上限以下のＳｉＣ単結晶基板を用いて、比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル膜を形成する工程と、を有することを特徴とする。 （もっと読む）

【課題】高品質かつ高信頼性の素子を作製できるＳｉＣエピタキシャルウエハ、およびそれを用いて得られるＳｉＣ半導体素子を提供すること
【解決手段】（０００１）面に対して４°以下のオフ角θ_１で傾斜したＳｉ面が主面４とされたＳｉＣ基板２と、ＳｉＣ基板２の主面４に形成されたＳｉＣエピタキシャル層３とを含むＳｉＣエピタキシャルウエハ１において、ＳｉＣ基板２の主面４のオフ方向Ｄを、［１１−２０］軸方向および［０１−１０］軸方向に対して１５°＋／−１０°の角度θ_２で傾斜した方向にする。 （もっと読む）

【課題】III族金属窒化物の非極性面を有する基板を研磨加工することで極めて平坦な表面を形成しつつ、かつその表面の加工歪みを取り除くことによって、III族金属窒化物の無歪研磨加工面を得ることである。
【解決手段】本方法は、III族金属窒化物の非極性面を有する基板を研磨加工し、前記非極性面の平均表面粗さ（Ｒａ）を１ｎｍ以下とする研磨加工工程、次いで基板を不活性雰囲気下で熱処理する熱処理工程、および基板の非極性面を、ハロゲン含有ガスを用いて反応性ドライエッチングするか、または化学機械研磨加工する加工工程を有する。 （もっと読む）

【課題】発光のブルーシフトが抑制された発光デバイスの製造に好適なＩＩＩ族窒化物結晶基板、エピ層付ＩＩＩ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物結晶基板１は、ＩＩＩ族窒化物結晶基板１の任意の特定結晶格子面のＸ線回折条件を満たしながら結晶基板の主表面１ｓからのＸ線侵入深さを変化させるＸ線回折測定から得られる特定結晶格子面の面間隔において、０．３μｍのＸ線侵入深さにおける面間隔ｄ₁と５μｍのＸ線侵入深さにおける面間隔ｄ₂とから得られる｜ｄ₁−ｄ₂｜／ｄ₂の値で表される結晶基板の表面層の均一歪みが１．７×１０^-3以下であり、主表面の面方位が、結晶基板のｃ軸を含む面から［０００１］方向に−１０°以上１０°以下の傾斜角を有する。 （もっと読む）

【課題】所望の抵抗率のエピタキシャル層と従来より更に低抵抗率なシリコンウエーハからなり、素子の電気的特性の向上を実現できる、エピタキシャル成長中のオートドープを従来に比べて容易に抑制できるシリコンエピタキシャルウエーハの製造方法を提供する。
【解決手段】ボロンが１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上の濃度でドープされたシリコンエッチドウエーハを準備し、準備したシリコンエッチドウエーハの裏面側にＣＶＤ酸化膜を形成する工程を行い、その後、シリコンエッチドウエーハの表面に対して鏡面研磨を行って、表面側に回り込んだＣＶＤ酸化膜を除去する工程を行い、その後、温度１１００℃以下のウェット酸化によって酸化膜を形成する工程を行い、そして、表面側の酸化膜をエッチングで除去する工程を行い、エッチング工程で酸化膜が除去された側の表面にエピタキシャル層を形成する。 （もっと読む）

【課題】体積抵抗率が低く、しかも、エピタキシャル成長工程等のウエハプロセスにおいて炭化珪素単結晶基板が１０００℃以上に晒されても、積層欠陥が殆ど発生することがない炭化珪素単結晶基板、および、この基板を用いて得た炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハを提供する。
【解決手段】体積抵抗率が０．００１Ωcm以上０．０１２Ωcm以下の炭化珪素単結晶基板であり、表裏面のうち少なくとも片面の表面粗さＲａが１．０ｎｍ以下であると共に、外周側面の表面粗さＲａが１．０ｎｍ以下である炭化珪素単結晶基板、および、前記炭化珪素単結晶基板上に炭化珪素薄膜をエピタキシャル成長してなる炭化珪素エピタキシャルウェハ、あるいは、窒化ガリウム、窒化アルミニウム、窒化インジウム又はこれらの混晶をエピタキシャル成長してなる薄膜エピタキシャルウェハ。 （もっと読む）

【課題】発光のブルーシフトが抑制された発光デバイスの製造に好適なＩＩＩ族窒化物結晶基板、エピ層付ＩＩＩ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物結晶基板１は、ＩＩＩ族窒化物結晶基板１の任意の特定結晶格子面のＸ線回折条件を満たしながら結晶基板の主表面１ｓからのＸ線侵入深さを変化させるＸ線回折測定から得られる特定結晶格子面の面間隔において、０．３μｍのＸ線侵入深さにおける面間隔ｄ₁と５μｍのＸ線侵入深さにおける面間隔ｄ₂とから得られる｜ｄ₁−ｄ₂｜／ｄ₂の値で表される結晶基板の表面層の均一歪みが１．７×１０^-3以下であり、主表面の面方位が、結晶基板のｃ軸を含む面から［０００１］方向に−１０°以上１０°以下の傾斜角を有する。 （もっと読む）

【課題】発光のブルーシフトが抑制された発光デバイスの製造に好適なＩＩＩ族窒化物結晶基板、エピ層付ＩＩＩ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物結晶基板は、ＩＩＩ族窒化物結晶基板１の任意の特定結晶格子面のＸ線回折条件を満たしながら結晶基板の主表面１ｓからのＸ線侵入深さを変化させるＸ線回折測定から得られる特定結晶格子面の面間隔において、０．３μｍのＸ線侵入深さにおける面間隔ｄ₁と５μｍのＸ線侵入深さにおける面間隔ｄ₂とから得られる｜ｄ₁−ｄ₂｜／ｄ₂の値で表される結晶基板の表面層の均一歪みが１．９×１０^-3以下であり、主表面１ｓの面方位が、結晶基板の（０００１）面または（０００−１）面１ｃから＜１１−２０＞方向に１０°以上８１°以下で傾斜している。 （もっと読む）

【課題】窒化物半導体基板から窒化物半導体エピタキシャル層を分離する際に窒化物半導体エピタキシャル層に与えるダメージが低く高品質な窒化物半導体エピタキシャル層の形成方法を提供する。
【解決手段】本窒化物半導体エピタキシャル層の形成方法は、転位密度が１×１０⁷ｃｍ^-2以下の窒化物半導体基板１０上に、ガスおよび電解液の少なくともいずれかにより化学的に分解する化学的分解層２０を介在させて、少なくとも１層の窒化物半導体エピタキシャル層３０を成長させる工程と、窒化物半導体エピタキシャル層３０を成長させる工程中およびこの工程後の少なくともいずれかにおいて、ガスおよび電解液の少なくともいずれかを用いて化学的分解層２０を分解させることにより、窒化物半導体基板１０から窒化物半導体エピタキシャル層３０を分離する工程と、を備える。 （もっと読む）

【課題】半導体デバイスの発光強度を向上させることが可能なＩＩＩ族窒化物半導体基板、エピタキシャル基板及び半導体デバイスを提供する。
【解決手段】半導体デバイス１００では、表面１０ａが特定の面方位を有した上で、Ｓ換算で３０×１０^１０個／ｃｍ^２〜２０００×１０^１０個／ｃｍ^２の硫化物、及び、Ｏ換算で２ａｔ％〜２０ａｔ％の酸化物が表面層１２に存在することにより、エピタキシャル層２２とＩＩＩ族窒化物半導体基板１０との界面においてＣがパイルアップすることを抑制できる。これにより、エピタキシャル層２２とＩＩＩ族窒化物半導体基板１０との界面における高抵抗層の形成が抑制される。したがって、半導体デバイス１００の発光強度を向上させることができる。 （もっと読む）

【課題】半導体デバイスの発光強度を向上させることが可能なＩＩＩ族窒化物半導体基板、エピタキシャル基板及び半導体デバイスを提供する。
【解決手段】半導体デバイス１００では、表面１０ａが特定の面方位を有した上で、Ｓ換算で３０×１０^１０個／ｃｍ^２〜２０００×１０^１０個／ｃｍ^２の硫化物、及び、Ｏ換算で２ａｔ％〜２０ａｔ％の酸化物が表面層１２に存在することにより、エピタキシャル層２２とＩＩＩ族窒化物半導体基板１０との界面においてＣがパイルアップすることを抑制できる。これにより、エピタキシャル層２２とＩＩＩ族窒化物半導体基板１０との界面における高抵抗層の形成が抑制される。したがって、半導体デバイス１００の発光強度を向上させることができる。 （もっと読む）

【課題】研磨工程の簡略化で生産性が高まり、コストダウンが可能で、鏡面研磨されたウェーハ表面に生じる加工起因のＬＰＤの密度を低減し、ウェーハ表面の表面粗さを改善可能なエピタキシャルシリコンウェーハの製造方法を提供する。
【解決手段】１次、２次研磨のみを行い仕上げ研磨を省略するので、シリコンウェーハの研磨が簡略化し、エピタキシャルシリコンウェーハの生産性が高まり、コストダウンが図れる。また、従来の砥粒を含む１次研磨のみを施した場合に比べて、ウェーハ表面に発生する加工起因のＬＰＤの密度が低減し、ウェーハの表面粗さが小さくなる。さらに、砥粒で酸化膜を除去する１次研磨を行うので、砥粒が存在しない２次研磨時、アルカリ性水溶液による研磨レートが高まる。 （もっと読む）

【課題】ヒ素ドープの低抵抗シリコンウェーハ上にエピタキシャル成長させる際に、簡易な方法で、積層欠陥の発生を防止することができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。
【解決手段】シリコン単結晶をスライスして得られるシリコンウェーハ表面にエピタキシャル層を形成してシリコンエピタキシャルウェーハを製造する方法において、少なくとも、ヒ素をドープして抵抗率１．０〜１．７ｍΩｃｍにしたシリコン単結晶をスライスしてシリコンウェーハを得て、該シリコンウェーハを８５０〜１２００℃で熱処理することでピットを発生させて、該熱処理したシリコンウェーハを鏡面研磨することで前記発生したピットを除去して、その後該鏡面研磨したシリコンウェーハ表面にエピタキシャル層を形成することを特徴とするシリコンエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】シリコンウェーハの鏡面研磨された表面に発生する加工起因のＬＰＤの密度を低減し、かつウェーハ表面の表面粗さを小さくすることで、ＬＰＤ密度が低く、表面粗さ品質に優れたエピタキシャル膜を有するエピタキシャルシリコンウェーハの製造方法を提供する。
【解決手段】砥粒を含まず水溶性高分子を含むアルカリ性水溶液の研磨液を用いて、シリコンウェーハの表面を鏡面研磨する。水溶性高分子をアルカリ性水溶液に添加したので、摩擦係数を低下させ、鏡面研磨されたウェーハ表層部に発生する加工起因のＬＰＤの密度を低減でき、ＬＰＤ密度が低いエピタキシャルシリコンウェーハを製造できる。しかも、鏡面研磨されたウェーハ表面に発生する表面粗さを小さくでき、表面粗さ品質に優れたエピタキシャルシリコンウェーハを提供できる。 （もっと読む）

【課題】半導体ウェハの裏面の定義されたかつ有利な特性を有する半導体ウェハを提供すること
【解決手段】ａ） シリコン棒をウェハに切断することにより半導体ウェハを準備する工程、ｂ） 前記半導体ウェハのエッジを丸めることで、前記半導体ウェハは前面及び裏面が平坦な面とエッジ領域で丸められかつ傾斜する面とを有する工程、ｃ） 前記半導体ウェハの前面及び裏面を研磨し、前記前面の研磨は、研磨パッド中に固定された砥粒を有していない研磨パッドを使用する化学機械的研磨を有し、前記半導体ウェハの裏面の研磨は、それぞれ研磨パッド中に結合された研磨材料を有する研磨パッドを使用してかつ前記半導体ウェハの裏面に研磨圧力を加える３つの工程で行い、第１の工程では、固体を有していない研磨剤を前記研磨パッドと前記半導体ウェハの裏面との間に導入し、第２及び第３の工程では研磨材料を有する研磨剤を導入し、第１の及び第２の工程の８〜１５ｐｓｉの研磨圧力を、第３の工程では０．５〜５ｐｓｉに低下させる工程を有する半導体ウェハの製造方法 （もっと読む）

【課題】ＳｉＣ単結晶基板の活性層表面の中心線平均粗さが、０．１ｎｍ程度と、極めて平坦な表面を持つＳｉＣ単結晶基板の製造方法を提供する
【解決手段】活性層を有する複数のＳｉＣ単結晶基板を回転するテンプレート上に配置して前記活性層の表面を研磨するＳｉＣ単結晶基板の製造方法において、前記ＳｉＣ単結晶基板が互いに直交する第１と第２のオリフラを持ち、前記第２のオリフラの中点と前記テンプレートの中心とを結ぶ線が前記中心から放射上になるように前記ＳｉＣ単結晶基板を前記テンプレート上に配置するＳｉＣ単結晶基板の製造方法。 （もっと読む）

【課題】おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法。
【解決手段】本方法は、次の順序で工程：前記シリコン単結晶基板のおもて面及び裏面を同時に研磨する工程；応力補償層を前記シリコン単結晶基板の裏面上に堆積させる工程；前記シリコン単結晶基板のおもて面を研磨する工程；前記裏面上に堆積された応力補償層を有する前記シリコン単結晶基板を洗浄する工程；及びＳｉＧｅの完全に又は部分的に緩和された層を前記シリコン単結晶基板の前記おもて面上に堆積させる工程を含んでなる。 （もっと読む）

【課題】膜厚分布が均一なエピタキシャル膜を有するとともに、平坦度に優れたエピタキシャルウェハを簡単な工程で製造することのできるエピタキシャルウェハの製造方法およびエピタキシャルウェハを提供すること。
【解決手段】ＣＺ法により得られたシリコン単結晶インゴットを薄円板状に切り出してウェハを得る（ステップＳ１）。次に、ウェハの表面を研削（ラッピング）して平面化する（ステップＳ２）。次に、エッチングによる化学研磨を行った（ステップＳ３）後、ウェハの両面を粗研磨する（ステップＳ４）。粗研磨終了後、気相エッチングを行い（ステップＳ５）、その後、エピタキシャル膜を形成する（ステップＳ６）。そして、エピタキシャル膜が形成されたウェハに対して仕上げ研磨を行い（ステップＳ７）、最終洗浄を行った（ステップＳ８）後、終了する。 （もっと読む）

【課題】 エピタキシャル層と基板との界面における電気抵抗の低減が図られた化合物半導体基板及び半導体デバイスを提供する。
【解決手段】 本発明に係る化合物半導体基板１０は、ＩＩＩ族窒化物で構成され、Ｃｌ換算で２００×１０^１０個／ｃｍ^２以上１２０００×１０^１０個／ｃｍ^２以下の塩化物及びＯ換算で３．０ａｔ％以上１５．０ａｔ％以下の酸化物を含む表面層１２を表面に有する。発明者らは、鋭意研究の末、化合物半導体基板１０の表面の表面層１２に、Ｃｌ換算で２００×１０^１０個／ｃｍ^２以上１２０００×１０^１０個／ｃｍ^２以下の塩化物及びＯ換算で３．０ａｔ％以上１５．０ａｔ％以下の酸化物が含まれるときに、化合物半導体基板１０とその上に形成されるエピタキシャル層１４との間の界面のＳｉが低減され、その結果界面における電気抵抗が低減されることを新たに見出した。 （もっと読む）

【課題】ＳＴＩにおける酸化シリコン部材によるトレンチ埋め込み工程においては、一般に、ＨＤＰ−ＣＶＤにより、成膜とスパッタ・エッチを同時的に進行させることで、酸化シリコン系の埋め込み絶縁膜の平坦化を計っている。しかしながら、６５ｎｍプロセス・ノード等の微細製品では、近接したトレンチを均一の埋め込むことが、ますます困難となっている。従って、近接したトレンチ配列部分をより均一に埋め込むことができる技術が待望されている。
【解決手段】本願発明は、近接したトレンチ配列部分をＨＤＰ−ＣＶＤによる酸化シリコン系の埋め込み絶縁膜によって埋め込む際に、成膜ステップとエッチング・ガスを含むガス雰囲気中でのエッチングを交互に繰り返すことによって、平坦な埋め込み特性を得ることができる。 （もっと読む）