説明

Fターム[5F046EA09]の内容

半導体の露光(電子、イオン線露光を除く) (57,085) | 位置合わせマーク (981) | 表面形状 (486) | 同一位置に複数個の同一マーク、多重形状 (98)

Fターム[5F046EA09]に分類される特許

41 - 60 / 98


【課題】本発明は、画像認識用のアライメントパターンを備えた半導体装置及びその製造方法に関し、アライメントパターンの位置検出を精度良く行うことを課題とする。
【解決手段】半導体集積回路17が形成される半導体集積回路形成領域Bを複数有する半導体基板11と、半導体集積回路形成領域Bに形成された半導体集積回路17と、を備えた半導体装置10であって、半導体集積回路形成領域Bの外周付近に画像認識用のアライメントパターン20を設けた。 (もっと読む)


【課題】 レチクルとウエハとの位置合わせの精度及びスループットを向上させる。
【解決手段】 レチクルまたはそれ相当の位置に構成されたキャリブレーションマークを従来の構成よりも多く構成する。更に、それらのキャリブレーションマークの中から適切な計測マークを選択し、それらの相対位置を、ウエハ側に構成された基準マークによって、検出する。更に、複数のキャリブレーションマークを特別な配置にする事で、高精度且つ高スループットな検出が可能となる。 (もっと読む)


【課題】周囲に対する基板のアラインメントの測定および基板上の一連の層の相対アラインメントの測定を可能ならしめるように基板上に与えられる複合アライメント・オーバレイターゲットを提供する。
【解決手段】ある実施形態では、ターゲットは、第1の方向への特定の大きさのオフセットである構造の一部および反対方向への同じ大きさのオフセットである構造の第2の部分を除いて、実質的に等間隔の構造のアレイを備える。基板上のターゲットは、そのアラインメントの測定に使用でき、第1の層上に重畳している第2の層に付与されている同じターゲットは、オーバレイの測定に使用できる。 (もっと読む)


【課題】投影露光のアライメントにおいて、オーバーレイマーカー格子のピッチより大きいオーバーレイエラーを認識することの可能なオーバーレイシステムを提供する。
【解決手段】基板上のオーバーレイターゲットが2組の格子を含む。第1の組がピッチP1を有し、第2の組がピッチP2を有し、各組が各組の第1の格子にほぼ垂直に配向された格子を含む。レジスト層をその下の層にアライメントさせるとき、上層上に同じオーバーレイマークを設け、上層および下層上の各オーバーレイターゲットの相対位置を、オーバーレイターゲット上にオーバーレイビームを照射し、反射ビームの回折スペクトルを測定することによって比較する。各格子内に異なるピッチを有する2組のオーバーレイターゲットを設けることによって、オーバーレイ格子のうちどちらか1つのピッチよりも大きいオーバーレイ誤差の測定が可能となる。 (もっと読む)


【課題】二重露光リソグラフィでのマスクの位置精度を精密に計測する方法を提供する。
【解決手段】マスクが露光され、第1ピッチを有する第1組の繰り返しパターンがウエハ上に形成される。続いてマスクは再度露光されることで、第2組の繰り返しパターンがウエハ上に形成される。第2組の繰り返しパターンに係る繰り返しパターンと、第1組の繰り返しパターンに係る繰り返しパターンとは交互に配置する。続いてウエハを現像し、第1繰り返し構造の第1回折信号が第1繰り返し構造から計測され、第1繰り返し構造に隣接する第2繰り返し構造の第1回折信号が第2繰り返し構造から計測される。第1繰り返し構造と第2繰り返し構造との間に存在する第2ピッチが、第1計測回折信号を用いて決定される。第2組の繰り返しパターンを形成するのに用いられるマスクの位置精度は、その決定された第2ピッチ及び第1ピッチに基づいて判断される。 (もっと読む)


【課題】選択エピタキシャル法を用いてソース・ドレイン領域を形成する半導体装置の製造方法において、位置検出精度が高い重ね合わせ位置検出マークを作成する。
【解決手段】SOI基板101のマーク形成領域120内に溝106を形成し、基板全面にゲート絶縁膜用の絶縁膜107およびゲート電極用の導電膜108を形成し、ゲート絶縁膜およびゲート電極を形成すべき領域とマーク形成領域120とを覆うマスクパターン109を形成する。これにより、エッチングによってゲート絶縁膜201とゲート電極202とを形成したとき、マーク形成領域120には導電膜108による阻止膜が形成される。その後、基板110にシリコンを選択エピタキシャル成長させることにより、ソース・ドレイン領域を形成する。このとき、マーク形成領域120には、阻止膜があるためにシリコンが堆積せず、これにより重ね合わせ位置の検出精度が向上する。 (もっと読む)


【課題】半導体デバイスの製造過程の欠陥検査装置において従来にはない精度の良い欠陥検査を実現することできるパターンを有するオーバーレイ検査用のオーバーレイマークを提供する。
【解決手段】電子線を用いて基板上に形成されたマークでオーバーレイを検査するためのオーバーレイマーク100a、100b、100c、100dあって、レジスト下層のマークと、レジストのマークとが、異なる形状又は同一形状のパターン102a、102b、102c、102dの集合体によって構成されることを特徴とするオーバーレイ検査用オーバーレイマーク (もっと読む)


【課題】 アライメントマークの計測の高速度化を図りつつ、マーク位置を高精度に計測できるようにする。
【解決手段】 ウエハWを載置して移動するウエハステージWSと、ウエハステージWS上に載置されたウエハWに形成されたアライメントマークAM1〜9を検出するアライメントセンサAS1〜3と、アライメントマークAM1〜9をアライメントセンサAS1〜3で検出する際のウエハステージWSの移動方向であるY方向に沿って、ウエハステージWS上に配列的に設けられた複数のステージマークSM1R〜SM9R,SM1L〜SM9Lと、アライメントセンサAS1〜3がウエハマークAM1〜9を検出しているときに、ステージマークSM1R〜SM9R,SM1L〜SM9Lを検出するステージマークセンサSS1〜2と、これらセンサAS1〜3,SS1〜2の検出結果に基づいて、アライメントマークAM1〜9の位置を求める制御装置FIAUとを備えて構成される。 (もっと読む)


【課題】型と被転写基板との平行度を考慮しながら正確な位置合わせを行うことができると共にスループットの向上化を図ること。
【解決手段】第1のアライメントマークが形成された被転写基板3を保持する第1の保持台10と、第2のアライメントマーク及び凹凸パターンが形成された型2を保持する第2の保持台13と、両保持台をそれぞれ独立に変位可能な変位機構25と、両アライメントマークに照明光を照射すると共に該照明光の照射によって得られた両マークの濃淡像をそれぞれ観察するアライメント光学系6と、その観察結果に基づいて両アライメントマークの相対位置を算出して位置合わさせると共に、位置合わせ後、型を被転写基板に押し付けるように変位機構を制御する制御装置9と、レジスト膜を硬化させる光Lを照射する光照射装置8とを備え、アライメント光学系が、光照射装置が照射する光の光路外に配置されているナノインプリント装置1を提供する。 (もっと読む)


【解決手段】本発明の実施形態は、基板の層の間のアライメントを決定する際に利用されるスキャトロメトリターゲットを含む。ターゲット配列が、基板上に形成されており、複数のターゲットセルを備えている。各セルは、周期的なフィーチャを含む2つの層を有しており、それらの層は、上側の層が下側の層よりも上に配列されるよう構成され、上側の層の周期的なフィーチャは、下側の層の周期的なフィーチャに対するオフセット、および/または、下側の層の周期的なフィーチャと異なるピッチを有するよう構成されている。それらのピッチは、ターゲットが照明源にさらされた時に周期信号を生成するよう配列されている。ターゲットは、さらに、セルの間に配列された曖昧性除去用フィーチャを備えており、曖昧性除去用フィーチャは、照明源にさらされた時にセルによって生成される周期信号により引き起こされる曖昧性を解決するよう構成されている。 (もっと読む)


【課題】基板上のスペースの使用がより効率的で、かつ素早く正確な結果を与えるリソグラフィ装置のオーバーレイ測定方法を提供する。
【解決手段】リソグラフィ装置は、基板中に設けられた基準回折格子セット14を含み、この基準回折格子セットは、第1の方向のラインエレメントを有する2つの基準回折格子および第2の垂直な方向のラインエレメントを有する1つの基準回折格子を含む。測定回折格子セット12がその基準回折格子セット上に設けられ、この測定回折格子セットは、基準回折格子に似た3つの測定回折格子を備える。測定回折格子のうちの2つは、第2の方向でそれぞれの基準回折格子に対して逆に偏っている。基準セットおよび測定セットの3つの回折格子の非対称を測定しかつ測定された非対称から第1と第2の両方向のオーバーレイを得るために、オーバーレイ測定デバイスが設けられる。 (もっと読む)


【課題】例えばマイクロ電気機械システム(MEMS)やマイクロ光電気機械システム(MOEMS)の製造において、大きな垂直分離を有するマーカー間におけるアライメントの実行を可能にするアライメントツールを備えたリソグラフィ装置およびアライメントの工程を提供する。
【解決手段】大きな垂直分離のある層間において位置合わせを行うために、直角に入射する放射線で基準マークを照射するアライメントシステムが用いられる。アライメントシステムは基板サイドにテレセントリックな照明システムを備える。 (もっと読む)


【課題】アライメントマークの外形を規定する辺をアライメントマーク内に設けられたスリットと誤認識することなく、確実にアライメントできるアライメントマークを有する半導体装置を提供する。
【解決手段】半導体基板上に形成されたアライメントマーク1が、外形を規定する1対の凹部5、凸部4を有する辺と、この外形を規定する1対の辺間に1対の辺と実質的に平行な部分を有するアライメントパターン7とを備えた構成となっている。 (もっと読む)


【課題】 半導体素子の微細化にともない重ね合わせ測定マークにおける基準マークの膜剥れが発生する。この膜剥れにより重ね合わせの位置ずれを精確に測定できなくなり所望の重ね合わせ精度が得られないという問題がある。
【解決手段】 重ね合わせ測定マークの基本マークパターンの各辺に微小な突起パターンを付加することで、重ね合わせ測定マークの膜剥れを防止できる。膜剥れがない重ね合わせ測定マークにより重ね合わせの位置ずれを精確に測定し、露光機にフィードバックすることで更に重ね合わせ精度の良いパターン形成結果が得られる。 (もっと読む)


【課題】高精度の位置決めを実現する。
【解決手段】放射が光学アーム10a,10bの中を通るように配された第1の窓および第2の窓を含む光学システムが、基板テーブルに設けられる。少なくとも2つのミラー12が、前記光学アーム10a,10b内に設けられ、かつ前記窓を通過した放射を反射するように配される。少なくとも2つのレンズ16,18が、前記ミラー12から反射された放射を受けるように位置付けられ、前記第1の窓には第1のアライメントマークWM1が設けられ、かつ前記少なくとも2つのミラー12および前記少なくとも2つのレンズ16,18は、前記第2の窓に前記第1のアライメントマークの像20aを形成するように配される。第2のアライメントマークWM1が、前記第2の窓の中に、または前記第2の窓に隣接した位置にある前記基板テーブルの中に設けられる。 (もっと読む)


【課題】所定マークの投影像の位置ずれ量を計測する際に、実際のデバイスパターンの像の位置ずれ量に近い計測値を得る。
【解決手段】第1マーク上に第2マークの像を重ねて露光し、第1マークと第2マークの像との位置ずれ量を計測する計測方法において、その第2マークは、透過率が周囲の部分より低い複数のラインマーク36D,36Eを備え、所定のエッジ部38Aに対して内側のラインマーク36Dの幅がそのエッジ部38Aの外側のラインマーク36Eの幅よりも広く設定されている。 (もっと読む)


【課題】レジストマスクの重ね合わせ精度を向上させる。
【解決手段】下地の、半導体素子の非形成領域内に設けられているアラインメントマーク10及び合わせマーク20であって、光学的撮像デバイスにより検出されるアラインメントマークは、長軸及び短軸を有する短冊状の形状を有しており、長軸をアラインメント調整方向に対して直交する方向に延在させて、複数行かつ複数列のマトリクス状に配置した複数のパターン12Xを含む。 (もっと読む)


【課題】スクライブライン領域にアライメントキーを形成するための半導体装置及びその製造方法を提供する。
【解決手段】本発明による半導体装置及びその製造方法は、スクライブライン領域によって定義された複数のチップ領域を有する半導体基板を含み、各チップ領域に少なくとも1つの集積回路を形成するとき、使用される複数のアライメントキーをスクライブライン領域に形成し、アライメントキーのうち、少なくとも1つのアライメントキー11は、集積回路を構成する物質上に形成されることを特徴とする。 (もっと読む)


【課題】エピタキシャル膜が埋設されたトレンチ溝を有してその表面が平坦化される領域を有していながら、そのアライメントマーク形成領域に、より認識性の高いアライメントマークを備える半導体基板およびその製造方法を提供する。
【解決手段】アライメントマーク形成領域A1にトレンチ溝21からなるアライメントパターンを形成し、該アライメントパターンを覆う態様で透光性の膜材3aを成膜する。次いで、拡散層形成領域A2にトレンチ溝22を形成し、このトレンチ溝22を埋め込むかたちでエピタキシャル膜4を成膜する。その後、上記膜材3aによりアライメントパターンが覆われた状態で基板表面に平坦化処理を施すことにより、アライメントマークM1aを形成する。こうして形成されたアライメントマークM1aを用い、拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。 (もっと読む)


【課題】アナログ回路を形成する際に層間絶縁膜に形成された合わせ検査マークを、後のレジストパターンの合わせ検査工程で精度良く検出できるようにした半導体装置及びその製造方法、合わせ検査マークを提供する。
【解決手段】アナログ回路を含む半導体装置であって、チップ領域の層間絶縁膜2に形成されるビアホールと、ビアホールの形成後にチップ領域の層間絶縁膜2上に形成されるレジストパターンとの位置合わせ精度を検査するために、ビアホールと共にスクライブライン領域の層間絶縁膜2に形成される合わせ検査マーク30を備え、合わせ検査マーク30は、平面視で矩形rの四隅にそれぞれ配置される4つの穴3のみで構成され、各々の穴3は平面視で合同な正方形であり、当該正方形の一辺の長さは4.5[μm]以上、7.0[μm]未満である。 (もっと読む)


41 - 60 / 98