【課題】追加工程なしに、厚い酸化膜の段差を緩和してマスクアライメントのアライメント精度を高くすることのできる半導体装置の製造方法を提供すること。
【解決手段】半導体基板１上にドリフト層を、エピタキシャル成長とパターンアライメントによる選択的イオン注入とにより並列ｐｎ層として形成し、該並列ｐｎ層を所要の厚さとするために前記エピタキシャル成長とイオン注入とを所定の繰り返し回数行って積層する際に、エピタキシャル層の表面に形成する凹状のアライメントマーク３と同時に周縁耐圧構造部に耐圧部凹部４を形成した後、最終段のエピタキシャル層２ｆの表面に転写された前記耐圧部凹部４の深さを埋めるフィールド酸化膜５ａを形成する工程を有する半導体装置の製造方法とする。 （もっと読む）

【課題】ワイドギャップ半導体基板の位置検出を、可視光を用いて高精度に行う。
【解決手段】一実施形態によれば、ナローギャップ半導体基板（例えばＳｉ基板２）の主面の所定の位置に彫り込み型のアライメントマーク４が形成されたナローギャップ半導体基板のその主面上にワイドギャップ半導体層（例えばＧａＮ層１９）をエピタキシャル成長したことにより、基板位置決め用のアライメントマークが予め埋め込まれているワイドギャップ半導体基板を提供する。 （もっと読む）

【課題】アライメントマーク形成工程時のエピタキシャル層の侵食を低減させる手段を提供すること。
【解決手段】異方性エッチングすることにより、アライメントマークの段差２１の側壁にのみ珪素系膜２２を形成する。段差２１の側壁に珪素系膜２２が形成されることにより、エピタキシャル層３０がアライメントマーク領域Ａ全体に積層された場合であっても、側壁においてエピタキシャル層３０の成長を抑制させることができ、段差２１は順テーパー形状を維持することが可能となる。 （もっと読む）

【課題】アライメントマークを形成する専用の工程の別途追加が無く、アライメントマークのサイズも自由に設定することができ、さらに、デバイス製造工程においてレジスト塗布斑やレジスト残り等の不具合を発生させない半導体基板の製造方法を提供する。
【解決手段】基板１９を用意し、アライメントマーク領域１５とＰＮコラム領域１３とにアライメントマーク領域１５のトレンチ幅がＰＮコラム領域１３のトレンチ幅よりも広いトレンチ１４、１６を同時に形成する。続いて、ＰＮコラム領域１３のトレンチ１４に単結晶半導体層２１を完全に埋め込みつつアライメントマーク領域１５のトレンチ１６に隙間が残るように単結晶半導体層２１の一部を形成する。この後、アライメントマーク領域１５のトレンチ１６内に空洞２２が残るように当該トレンチ１６を単結晶半導体層２１で塞ぐ。 （もっと読む）

【課題】半導体基板のアライメントマークを繰り返し使用する。
【解決手段】ベース基板にアライメントマークを形成する段階と、アライメントマークを形成する段階の後に、ベース基板上のアライメントマークを含む領域に、結晶成長を阻害する阻害層を形成する段階と、アライメントマークの位置を基準とする開口を形成すべき位置を示す情報に基づいて、阻害層におけるアライメントマークが設けられていない領域に、ベース基板を露出する開口を形成する段階と、開口内に半導体結晶を成長させる段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】製造工程が増加したり複雑化したりすることなく、ＳｉＣ半導体基板とマスクとの位置合わせを高精度に行うことができるＳｉＣ半導体装置の製造方法を提供する。
【解決手段】アライメントマーク形成領域Ｒ１に、開口部の形状が、オフ方向に対して対称であり、かつオフ方向の最も下流側に位置する部分に頂点を有する多角形状とされており、アライメントマークとなるトレンチ１２を形成するトレンチ形成工程と、トレンチ形成工程を行った後、ＳｉＣ半導体基板１０に対して、エピタキシャル層１３を成長させるエピタキシャル層成長工程、または熱処理する熱処理工程の少なくともいずれか一方を行う工程と、エピタキシャル層成長工程または熱処理工程の少なくともいずれか一方の工程を行った後、アライメントマークを基準としたマスク合わせによってＳｉＣ半導体基板１０にマスクを配置する工程と、を含むＳｉＣ半導体装置の製造方法とする。 （もっと読む）

【課題】半導体素子構造を構成する半導体層の成長用基板として、該半導体層と同種の半導体材料を用いる場合に、半導体層を成長した後の露光時に認識可能なアライメントマークを形成できるようにする。
【解決手段】アライメントマーク検出用光源に対して透明な材料からなる基板１０１の上に、該基板１０１と異なる屈折率を有する材料からなる第２のアライメントマーク１２０を形成する。続いて、基板１０１の上に、活性層１０５を含むＧａＮ系エピタキシャル層を第２のアライメントマーク１２０を埋め込むように成長する。続いて、第２のアライメントマーク１２０を参照しながら、ＧａＮ系エピタキシャル層に対する露光の位置合わせを行う。 （もっと読む）

【課題】透過膜に覆われた状態でも画像認識精度の低下を抑制し得るアライメントマークを備えた半導体装置、および半導体装置の製造方法を得る。
【解決手段】アライメントマーク１１のマーク本体領域１５にストライプ状の周期構造を形成する。その周期構造により、位置合わせのための撮像時の照射光の反射が大幅に抑制され、マーク本体領域１５の輝度が低くなる。一方、マーク本体領域１５の周囲のベース領域１７は、反射性に優れ、輝度が高くなる。その結果、コントラストが良好になり、画像認識精度が向上する。さらに、マーク本体領域１５での照射光の反射が大幅に抑制されるため、アライメントマーク１１を光透過性の膜が覆っている場合でも、薄膜による干渉等によってコントラストが低下しにくくなっており、画像認識精度の低下を抑制し得る。 （もっと読む）

【課題】シリコン単結晶基板の主裏面に欠陥がない埋込拡散シリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】シリコン単結晶基板１の主表面に積層された第１シリコンエピタキシャル層３にアライメントマーク７を形成する第１の工程と、アライメントマーク７が形成された第１のシリコンエピタキシャル層３に不純物拡散層１３ａ，２０ａを形成する第２の工程と、不純物拡散層１３ａ，２０ａが形成された第１のシリコンエピタキシャル層３の上に第２シリコンエピタキシャル層３ａを積層する第３の工程と、第２の工程と第３の工程を所定回数繰り返す第４の工程とを有する。そして、アライメントマーク７の形成終了時にシリコン単結晶基板１の主裏面側に形成されている主裏面側酸化膜４２をデフォーカス防止用酸化膜として、埋込拡散シリコンエピタキシャルウェーハ１００を製造する。 （もっと読む）

【課題】 従来の半導体装置の製造方法では、製造工程を煩雑とせず、遮光性の膜に対するアライメントマークを形成することが困難であるという問題があった。
【解決手段】 本発明の半導体装置の製造方法では、基板３、エピタキシャル層４に溝部９、分離用トレンチ１６を形成する工程を利用し、スクライブライン領域２にアライメントマーク形成用の溝部１５を形成する。溝部１５内には、ＨＴＯ膜１９、多結晶シリコン膜２０を堆積し、加工することで、アライメントマークとしての凹部２４、２５を形成する。この製造方法により、製造工程を簡略化し、アライメントマークを形成できる。 （もっと読む）

【課題】薄膜トランジスタを含む半導体装置を歩留まりよく製造するためのアライメントマークを、工程増となることなく、歩留まりと精度のよい半導体装置、及びその製造方法を提供する。
【解決手段】多結晶シリコン半導体膜１３と、少なくとも表面が異なるシリコン相６ａ，６ｂで図形化されたシリコン膜５からなるアライメントマーク４と、が基板１０上に形成されている半導体装置１によって、上記課題を解決する。この異なるシリコン相６ａ，６ｂは、多結晶シリコン相６ｐと非晶質シリコン相６ａである。こうした異なるシリコン相６ａ，６ｐは、半導体素子部２に多結晶シリコン半導体膜１３を形成するためのマスクパターンＡを形成するとともに、アライメントマーク部３にアライメントマーク４を形成するためのマスクパターンＢを形成し、そのマスクパターンＡ，Ｂ上からイオン注入して、マスクパターンＡ，Ｂで覆われていない多結晶シリコン膜の露出部の少なくとも表面を非晶質シリコン相に変化させることによって形成できる。 （もっと読む）

【課題】工程数の増加を抑えつつアライメントマークを適切に保護できる光半導体デバイスの作製方法を提供する。
【解決手段】ＩｎＰ基板１２となるウェハ上に半導体メサ１４となる半導体積層を形成する工程と、半導体メサ１４及びアライメントマーク５０の平面形状を含むエッチングマスクを用いて半導体積層をエッチングすることにより、半導体メサ１４及びマーク用メサを形成する第１のエッチング工程と、半導体メサ１４及びマーク用メサをＩｎＰ埋込領域２８で埋め込む工程と、マーク用メサ及びその周辺のＩｎＰ埋込領域２８をエッチングする第２のエッチング工程とを行う。第２のエッチング工程の際に、ＩｎＰを選択的にエッチングすることで、マーク用メサの一部を残存させてアライメントマーク５０を形成する。 （もっと読む）

【課題】順に繰り返して配置されたライン要素及びトレンチ要素を含むマーカ構造を製作する方法を提供すること。
【解決手段】この方法は、トレンチ要素に二酸化シリコンを充填し、マーカ構造を平坦化するステップを含む。半導体表面上で犠牲酸化物層を成長させ、ライン要素の第１サブセットを、ドーパント種を含むイオン注入ビームに露出させて、この第１サブセットをドープし、そのエッチング速度を変化させる。この基板をアニールしてドーパント種を活性化させ、半dの歌い表面をエッチングして犠牲酸化物層を取り除き、第１サブセットを第１レベルの高さにし、第１サブセットが、第１サブセットと異なるマーカ構造表面部分の第２レベルと異なる第１レベルを有するようにトポロジーを生成する。 （もっと読む）

【課題】合せマークの検出時における位置の特定を容易にする手段を提供する。
【解決手段】合せマークが、シリコン基板と、シリコン基板のおもて面に形成された凹部と、凹部のシリコン基板のおもて面との角部から離間して形成されたエピタキシャル層と、凹部の内面とエピタキシャル層のまでの間の前記シリコン基板のおもて面とに形成された酸化膜と、酸化膜上に形成された多結晶シリコン層とを備える。 （もっと読む）

【課題】従来の酸化物バフ方法を適用する必要なく、傷のないアライメントマークを生成することのできる方法を提供する。
【解決手段】凹所を構成するべく酸化物層および犠牲層が処理される。凹所は充填材で充填される。凹所の充填中、犠牲層上に充填材層が形成される。充填材層は、化学機械研磨によって除去される。凹所の充填および充填材層の除去中、犠牲層によって酸化物層が保護される。次に、エッチングによって犠牲層が除去される。これにより、突起を備えた、傷のない酸化物層が提供される。突起を備えた酸化物層が導電層で覆われ、それにより突起が酸化物層を貫き、関連する突起が形成される。これらの関連する突起によってアライメントマークが形成される。 （もっと読む）

【課題】エピタキシャル膜を平坦化して不純物拡散層を形成した後にも、アライメントに用いることができるアライメントマークが形成された半導体基板を提供する。
【解決手段】Ｎ⁺型基板１のアライメント領域に、トレンチ１１を形成しておき、このトレンチ１１を利用してＮ^-型層２を形成した後にボイド３が残るようにする。このＮ⁺型基板１に形成したボイド３をアライメントマークとして利用することが可能となる。このため、このような半導体基板を用いて、その後の半導体装置の製造工程のアライメントを取ることができ、半導体装置を構成する各要素を所望位置に正確に形成することが可能となる。 （もっと読む）

【課題】上層と下層とを高精度に重ね合わせることができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、半導体基板２０と、第１層３０と、第２層４０とを備える。第１層３０は、半導体基板２０の上に形成される。第２層４０は、半導体基板２０の表面と垂直な軸に対して第１方向Ｄ１に傾斜した方向から蒸着されて、第１層３０の上に形成される。第２層４０は、非透明な層である。第１層３０は、位置合わせパターン１１を含む。位置合わせパターン１１は、第２層４０との位置あわせが行われるためのパターンである。位置合わせパターン１１は、第１方向の長さＷ１が第２方向の長さＬ１に比べて長い形状をしている。 （もっと読む）

【課題】本発明は、ＳｉＣを基板に用いた半導体装置において、製造工程の重ね合わせに用いるアライメントマークが、製造工程中の活性化アニール処理やエピタキシャル成長などの熱処理工程で非対称に変形することを防止することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明は、ＳｉＣを基板に用いた半導体装置を製造する方法であって、ＳｉＣ基板１の｛０００１｝面に、アライメントマーク２を形成する工程と、アライメントマーク２に基づき、転写マスクとＳｉＣ基板１との位置合わせを行いＳｉＣ基板１上に所定のパターンを形成する工程とを備える。 （もっと読む）

【課題】高温アニール後でも高精度なマスク合わせができるアライメントマークを提供する。
【解決手段】基板１の主面に、段差パターン２をなす溝部を形成する。そして、溝部を覆うようにカーボン膜３を形成してアライメントマーク１０を形成する。カーボン膜３は耐熱性であるため、カーボン膜３により溝部を覆うことで、高温アニール後に溝部の形状が崩れるのを防ぐことができる。溝部形状の崩れが抑制されることで、高温アニール後も高精度のマスク合わせができる。 （もっと読む）

【課題】エピタキシャル成膜工程や高温アニール工程を経ても、位置合わせ精度の低下が抑制されるアライメントマークを提供する。
【解決手段】アライメントマーク１４を、断面形状が階段状の段差パターンにより形成する。段差パターンは、基板２の主面を掘り下げて形成された第１段差パターン１１と、基板２の主面を掘り下げた第１段差パターン１１の下方に、第１段差パターン１１に連続して更に基板２の主面を掘り下げて形成された第２段差パターン１３と、を有している。そして、第１段差パターン１１の側壁部１７と、第２段差パターン１３の側壁部１８とが、同一の角度で形成され、かつ同一の結晶方位を有するように形成する。 （もっと読む）