アライメントマーク及びその形成方法、半導体装置及びその製造方法
【課題】エピタキシャル成膜工程や高温アニール工程を経ても、位置合わせ精度の低下が抑制されるアライメントマークを提供する。
【解決手段】アライメントマーク１４を、断面形状が階段状の段差パターンにより形成する。段差パターンは、基板２の主面を掘り下げて形成された第１段差パターン１１と、基板２の主面を掘り下げた第１段差パターン１１の下方に、第１段差パターン１１に連続して更に基板２の主面を掘り下げて形成された第２段差パターン１３と、を有している。そして、第１段差パターン１１の側壁部１７と、第２段差パターン１３の側壁部１８とが、同一の角度で形成され、かつ同一の結晶方位を有するように形成する。
【解決手段】アライメントマーク１４を、断面形状が階段状の段差パターンにより形成する。段差パターンは、基板２の主面を掘り下げて形成された第１段差パターン１１と、基板２の主面を掘り下げた第１段差パターン１１の下方に、第１段差パターン１１に連続して更に基板２の主面を掘り下げて形成された第２段差パターン１３と、を有している。そして、第１段差パターン１１の側壁部１７と、第２段差パターン１３の側壁部１８とが、同一の角度で形成され、かつ同一の結晶方位を有するように形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板と転写用マスクの位置合わせに用いられるアライメントマークに関する。
【背景技術】
【０００２】
半導体装置の製造工程では、レジストパターンの転写工程、そのレジストパターンをマスクとして半導体基板の加工を行うエッチング工程、半導体基板の洗浄工程、及び半導体基板の成膜工程などの工程を繰り返し行っている。
【０００３】
そして、半導体基板（以下、単に「基板」と称する場合がある。）上に所望の半導体装置を製造している。
【０００４】
レジストパターンの形成には露光装置が用いられる。露光装置は、半導体基板上に形成されたアライメントマークに光を照射して、戻ってくる乱反射光の強度変化を示すアライメント信号波形を用いてアライメントマークの位置を光学的に検出している。
【０００５】
そして、露光装置は、検出したアライメントマークの位置情報に基づいて、半導体基板と転写用マスクとの位置合わせを行ってから露光を行っている。
【０００６】
そして、各転写工程で、半導体基板と転写用マスクの位置合わせが可能であるからこそ、多数のプロセスを繰り返し行っても、ほぼ設計通りの半導体装置を製造することができる。
【０００７】
以下、転写すべきパターンの位置と実際に転写されたパターンの位置の差を位置合わせ誤差、位置合わせ誤差のばらつきの３σを位置合わせ精度、と定義する。
【０００８】
そして、位置合わせ精度が低下するとは、位置合わせ精度の値が大きいことを表し、転写されたパターン位置の位置合わせ誤差が統計的に大きいことを示す。高精度な半導体装置を製造するためには、位置合わせ精度の値が小さいほど良い。
【０００９】
逆に、基板内や基板ごとの位置合わせ精度の値が大きくなると、半導体装置の歩留まりを低下させる要因となるため望ましくない。
【００１０】
本来、基板上に形成されたアライメントマーク形状（例えば、アライメントマークパターンの寸法や段差形状）は、半導体製造プロセスを経ても変化しないことが望ましい。
【００１１】
しかし、アライメントマーク形状は、半導体製造プロセスを経ることによって変化する場合がある。
【００１２】
その結果、基板内や基板ごとの位置合わせ精度の低下が発生し、極端な場合では位置合わせができなくなることもある。
【００１３】
例えば、特許文献１には、エピタキシャル成膜工程によって、アライメントマークの段差がエピタキシャル層で埋没され、さらに、平坦化工程によって、アライメントマーク上のエピタキシャル層の平坦化がなされるため、アライメントマークが光学的に不可視となる課題が記載されている。
【００１４】
そして、この課題を解決するために、エピタキシャル成膜工程前にアライメントマークを透過性の材料で埋め込む方法や、アライメントマークを段差形状ではなく、イオン注入等により結晶性の異なる層や不純物の異なる層で形成する方法が開示されている。
【００１５】
また、特許文献２には、エピタキシャル層の成長速度が結晶方位よって異なるため、エピタキシャル成膜工程後にＸ軸方向とＹ軸方向のアライメントマークのパターン寸法が異なる、という課題が報告されている。
【００１６】
エピタキシャル成膜工程後に、Ｘ軸方向とＹ軸方向のアライメントマークのパターン寸法が異なることにより、Ｘ軸方向とＹ軸方向のアライメントマークから信号波形に差が生じ、その結果精度良く重ね合わせを行うことができなくなる。
【００１７】
そして、この課題を解決するために、Ｘ軸方向とＹ軸方向のアライメントマークのパターン寸法を予め補正して形成しておくことで、エピタキシャル成膜工程後のＸ軸方向とＹ軸方向のアライメントマークのパターン寸法差を小さくしている。
【００１８】
【特許文献１】特開２００５−１９８９８
【特許文献２】特開２０００−２５２１８９
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、本願の発明者は、高温アニール工程を経た後に、アライメントマーク端部の側壁の角度が、両端部でそれぞれ異なることを見出した。
【００２０】
さらに、アライメントマーク上にエピタキシャル層を成長すると、アライメントマーク端部に形成されたエピタキシャル層の膜厚が、両端部でそれぞれ異なるということを見出した。
【００２１】
アライメントマーク側壁の角度や、エピタキシャル層の膜厚が、アライメントマークの両端部でそれぞれ異なると、アライメントマークを検出する際のアライメント信号波形の対称性が崩れる。その結果、転写工程での位置合わせ精度が低下する。
【００２２】
そこで、特許文献１に記載の発明を適用することを考えると、特許文献１に記載の発明では、エピタキシャル成膜工程前にアライメントマークを透過性の材料で埋め込んでいる。
【００２３】
しかしながら、炭化珪素のエピタキシャル成膜工程では、約１５００℃から１６００℃の高温の成長温度でエピタキシャル層を成長している。
【００２４】
そのため、エピタキシャル層の成長温度で透過性の材料の変性や蒸発が引き起こされる。
【００２５】
その結果、特許文献１に記載の発明を適用すると、エピタキシャル成膜工程後のアライメントマークの検出が困難になる。
【００２６】
また、イオン注入等により結晶性の異なる層や、不純物の異なる層でアライメントマークを形成する方法を適用しても、注入装置で加速された注入イオンは、基板表面の注入点に入射後、基板構成物と衝突を繰り返しながら基板内を広がる。そのため、アライメントマークのパターン境界部が不明瞭になり位置合わせ精度が低下する。
【００２７】
そして、イオン注入などでアライメントマークを形成後、アライメントマーク上にエピタキシャル層を成長させても、結晶性や不純物の違いによるエピタキシャル層の成長速度が小さい場合には、アライメントマークに対応した段差を十分大きくすることが困難である。
【００２８】
次に、特許文献２に記載の発明を適用することを考えると、特許文献２に記載の発明では、エピタキシャル層の成長速度が結晶方位よって異なるため、事前にアライメントマークのパターン寸法の補正を行っている。
【００２９】
しかし、特許文献２に記載の発明を適用しても、パターン寸法の補正だけでは、高温アニール工程後のアライメントマークの側壁角度の変化を補正できない。さらに、エピタキシャル成膜工程におけるアライメントマークの段差形状の変化も補正できない。
【００３０】
そのため、アライメントマークの段差形状の変化により、位置合わせ精度が低下するという課題は解決できない。
【００３１】
そこで、本発明の目的は、エピタキシャル成膜工程や高温アニール工程を経た後であっても、位置合わせ精度の低下を抑制できるアライメントマークを提供することである。
【課題を解決するための手段】
【００３２】
請求項１に記載のアライメントマークは、基板と転写用マスクの位置合わせに用いられるアライメントマークであって、前記基板主面を掘り下げて形成された第１段差パターンと、前記第１段差パターンから更に前記基板主面を掘り下げて形成された第２段差パターンと、を備え、前記第１段差パターンの側壁部の傾斜角度と前記第２段差パターンの側壁部の傾斜角度は、同一の傾斜角度であることを特徴とする。
【発明の効果】
【００３３】
請求項１に記載のアライメントマークによれば、第１段差パターンの側壁部と、第２段差パターンの側壁部とが同一の傾斜角度を有しているので、高温の熱処理により側壁部がエッチングされた後でも、側壁部の傾斜角度を同一にできる。さらに、この発明によれば、第１段差パターン及び第２段差パターンの側壁部表面が同一の結晶方位で形成されるので、側壁部上に成長するエピタキシャル層の膜厚を等しくすることができる。
【００３４】
そのため、高温の熱処理後や、エピタキシャル成長後の転写工程においても、第１段差パターン及び第２段差パターンからの信号波形を対称に保持することができる。その結果、アライメント精度の低下を抑制できる。
【発明を実施するための最良の形態】
【００３５】
＜実施の形態１＞
＜１．構成＞
図１は、本実施の形態１に係る半導体装置のアライメントマーク１４の構成を示す断面図である。本実施の形態１に係るアライメントマーク１４は、半導体基板（基板）２上に形成され、基板２と転写用マスクの位置合わせに用いられる。図１に示すように、アライメントマーク１４は、基板２の主面を掘り下げて、断面形状が階段状に形成された段差パターンである。そして、アライメントマーク１４は、第１段差パターン１１と第２段差パターン１３により構成されている。
【００３６】
第２段差パターン１３は、基板２の主面を掘り下げた第１段差パターン１１の下方に第１段差パターン１１に連続して更に基板２の主面を掘り下げて形成されている。そして、第１段差パターン１１の側壁部１７の傾斜角度と、第２段差パターン１３の側壁部１８の傾斜角度は、同一の傾斜角度で形成されている。また、第１段差パターン１１の側壁部表面の結晶方位と、第２段差パターン１３の側壁部表面の結晶方位は、同一の結晶方位で形成されている。
【００３７】
＜２．形成方法＞
＜２−１．アライメントマーク１４の形成方法＞
次に、図２から図４を参照して、本実施の形態１に係るアライメントマーク１４の形成方法について説明する。図２から図４は、本実施の形態１に係るアライメントマーク１４の形成工程を示す断面図である。まず、図２に示す工程では、露光装置を用いて導電型がＮ型の基板２上に第１レジストパターン１０を形成する。次に、図３に示す工程では、第１レジストパターン１０をエッチングマスクとして基板２をエッチングすることにより、側壁部１７を有する第１段差パターン１１を形成する。
【００３８】
次に、図４に示す工程では、第１段差パターン１１の側壁部１７を覆うように、基板２上に第２レジストパターン１２を形成する。そして、第２レジストパターン１２をマスクに用いて、再び基板２のエッチングを行うことによって、第２段差パターン１３を形成する。このとき、第２段差パターン１３は、第１段差パターン１１と同じ深さで側壁角度及び側壁部表面の結晶方位が同一になるように形成される。以上の製造工程により、図１に示すアライメントマーク１４を形成できる。
【００３９】
なお、第１段差パターン１１及び第２段差パターン１３は、エッチング工程において、エッチング深さや側壁角度を制御して形成することができる。また、本実施の形態１では、第１段差パターン１１の段差と第２段差パターン１３の段差の深さを同じ深さとしたが、異なっていても良い。
【００４０】
＜２−２．半導体装置の製造方法＞
次に、本実施の形態１に係る半導体装置の製造方法について説明する。まず、前述した工程に従って、アライメントマーク１４が形成された基板２を準備する。そして、転写工程では、アライメントマーク１４の位置を光学的に検出することによって、基板２と転写用マスクの位置合わせを行ってレジストパターンの露光を行う。
【００４１】
アライメントマーク１４の位置は、アライメントマーク１４の段差部１７，１８の重心位置とする。段差部１７，１８の重心位置はそれぞれの位置を光学的に検出して求めても良いし、段差部１７，１８からの乱反射光を含む光強度分布を用いて検出してもよい。すなわち、基板２のアライメントマーク１４の第１段差パターン１１と第２段差パターン１３とを用いて、基板２と転写用マスクの位置合わせをする。
【００４２】
そうして、アライメントマーク１４を用いて、基板２と転写用マスクの位置合わせを行う転写工程を繰り返すことにより、イオン注入、活性化アニール、及びエピタキシャル成長膜の形成工程等を行って、最終的に、位置合わせ精度の高い半導体装置を完成する。
【００４３】
＜３．効果＞
＜３−１．従来技術＞
従来技術と本実施の形態１に係る発明とを比較するために、まず、図５から８を参照して従来のアライメントマーク３の形成方法について説明する。図５から図８は、従来のアライメントマーク３の形成工程を示す断面図である。まず、図５に示す転写工程において、露光装置を用いて、導電型がＮ型の炭化珪素の半導体基板２上に、アライメントマーク３を形成するためのレジストパターン１を転写する。
【００４４】
次に、図６に示すエッチング工程では、レジストパターン１をエッチングマスクとして基板２をエッチングすることによって、段差パターンからなるアライメントマーク３を形成する。アライメントマーク３は、側壁部５，６を備えている。アライメントマーク３形成後の工程では、アライメントマーク３と転写用マスクとを位置合わせすることによって、位置合わせ誤差の少ないデバイス構造を基板２上に形成する。
【００４５】
次に、図示しないイオン注入工程では、基板２上にイオン注入の遮蔽体としてレジストパターンを形成し、その後にイオン注入を行う。イオン注入を行うためのレジストパターンを転写する際には、露光装置内でアライメントマーク３からの乱反射光を検出することによって、基板２と転写用マスクとの位置合わせを行う。そして、イオン注入工程を複数回実施し、基板２に導電型がＮ型のイオン注入領域、及びＰ型のイオン注入領域を形成する。
【００４６】
次に、図７に示す活性化アニール工程では、イオン注入に用いたレジストパターンを除去した後に、１６００℃から１８００℃の温度範囲で１０分間の熱処理を行い、注入したイオンの活性化処理を実施する。次に、図８に示すエピタキシャル層９の成膜工程では、１５００℃〜１６００℃の温度範囲で炭化珪素のエピタキシャル層９を炭化珪素半導体基板２上に成膜する。この時、段差構造を有するアライメントマーク３上にもエピタキシャル層９が成膜され、アライメントマーク３の段差構造に対応する凹凸４が、アライメントマーク３上に形成される。
【００４７】
次に、図示しないエピタキシャル層９の加工工程では、露光装置内でこのアライメントマーク３の段差に対応した凹凸４を光学的に検出することによって、エピタキシャル層９が成膜された炭化珪素半導体基板２と転写用マスクとの位置合わせを行う。そして、所望の位置にレジストパターンを形成し、このレジストパターンをエッチングマスクとしてエピタキシャル層９の加工を行う。
【００４８】
＜３−２．従来技術の課題＞
次に、エピタキシャル層９が形成された基板２を用いた転写工程において、従来の基板２と転写用マスクとの位置合わせ方法に関して見出した新たな課題について説明する。エピタキシャル層９の成膜工程後に、エピタキシャル層９が形成された基板２を用いて転写を行うと、本来転写すべき転写パターンの位置に対して実際に転写された転写パターンとの位置が大きくなることがわかった。
【００４９】
この結果、製造プロセスにおける半導体装置の歩留まりを大きく低下させていた。位置合わせ誤差は、エピタキシャル層９の成膜工程や活性化アニール工程を実施していない基板２の位置合わせ誤差よりも大きくなっていた。そこで、製造工程ごとにアライメントマーク３の形状の変化を詳細に調べた結果、エッチング工程によってはじめて基板２に形成されたアライメントマーク３の段差形状が、イオン注入工程や活性化アニール工程によって変化していた。
【００５０】
さらに詳細に調べると、段差形状のアライメントマーク３の両端部において、アライメントマーク３の側壁部５，６の傾斜角度がそれぞれ異なることを見出した。具体的には、図７に示すように、側壁部５の傾斜角度φAと側壁部６の傾斜角度φBが異なる角度になることを見出した。さらに、アライメントマーク３上にエピタキシャル層９を成長すると、アライメントマーク３の側壁部５でのエピタキシャル層９の膜厚７と、アライメントマーク３の側壁部６でのエピタキシャル層９の膜厚８が異なることを見出した。
【００５１】
これは、基板２表面の結晶方位によって炭化珪素のエッチング速度や成長速度が異なるために生じている。つまり、活性化アニール時には、基板２は非常に高温になるため、表面の炭化珪素が蒸発してエッチングされる。基板２のエッチング速度は結晶方位によって異なる。また、エピタキシャル層９の成膜時の炭化珪素の成長速度も結晶方位に依存する。
【００５２】
このため、活性化アニール工程やエピタキシャル層９の成膜工程では、結晶方位の異なる段差形状を段差パターンの両端に有する従来のアライメントマーク３では、段差パターン両端の側壁部５，６の側壁角度やエピタキシャル層９の膜厚に違いが生じることになる。段差パターン両端の側壁部５，６の角度やエピタキシャル層９の膜厚がそれぞれ異なると、アライメントマーク３を検出する際のアライメント信号波形の対称性が崩れる。その結果、転写工程での位置合わせ精度が低下するという問題が生じる。
【００５３】
本実施の形態１に係るアライメントマーク１４は、第１段差パターン１１の側壁部１７と第２段差パターン１３の側壁部１８の結晶方位が同一となっている。そのため、高温アニールにより側壁部１７と側壁部１８は同じ形状にエッチングされるので、高温アニール後も側壁部１７、１８のなす角度は一定に保持される。その結果、高温アニール後も、アライメントマーク１４からの信号波形が変わらず、位置合わせを精度良く行うことができる。
【００５４】
さらに、本実施の形態１に係るアライメントマーク１４によれば、第１段差パターン１１の側壁部１７と第２段差パターン１３の側壁部１８における基板２の結晶方位が同じであるため、側壁部１７，１８上に膜厚の等しいエピタキシャル層を形成できる。その結果、エピタキシャル層９の、位置合わせを精度良く行うことができる。
【００５５】
本実施の形態１に係るアライメントマーク１４の形成方法によれば、階段状の段差パターンを備え、側壁部１７，１８の角度が等しく結晶方位の等しいアライメントマーク１４を容易に製造できる。
【００５６】
本実施の形態１に係る半導体装置は、アライメントマーク１４を備えているので、高温アニール後も、アライメントマーク１４を用いて半導体基板２と転写用マスクの位置合わせを精度良く行う製造方法により製造できる。
【００５７】
本実施の形態１に係る半導体装置の製造方法は、アライメントマーク１４を備える半導体基板２を準備する工程と、半導体基板２のアライメントマーク１４を用いて、半導体基板２と転写用マスクの位置合わせをする工程と、を備えているので、高温アニールやエピタキシャル層の成膜後も精度良く位置合わせを行うことができ、重ね合わせ精度の高い半導体装置を製造できる。
【００５８】
＜実施の形態２＞
＜１．構成＞
図９は、本実施の形態２に係るアライメントマーク１６の構成を示す上面図である。図９は、半導体装置のうち、アライメントマーク１６が形成されるアライメント領域１５を図示している。本実施の形態２に係るアライメントマーク１６は、二次元形状のアライメントマークである。
【００５９】
図９に示すように、本実施の形態２に係るアライメントマーク１６は、第１段差パターン１１が平面視で十字形に形成されている。そして、平面視で、第１段差パターン１１の十字形の中心を斜めに挟むように第２段差パターン１３が対抗して２箇所に配置されている。そして、図９に示すように、第１段差パターン１１と第２段差パターン１３により、アライメントマークＤ，Ｅ，Ｆ，Ｇが形成される。
【００６０】
十字形の第１段差パターン１１のうちＹ軸に対称にアライメントマークＤ，Ｅが配置され、Ｘ軸に対称にアライメントマークＦ，Ｇが配置されている。アライメントマークＤ，Ｅ，Ｆ，Ｇの断面形状は、階段状に形成され、実施の形態１の図１と同様の形状に形成されている。例えば、図９に示すアライメントマークＥのＡ−Ａ線断面の形状は、図１と同様の形状に形成される。
【００６１】
＜２．形成方法＞
＜２−１．アライメントマーク１６の形成方法＞
次に、図１０から図１２を参照して本実施の形態２に係るアライメントマーク１６の形成方法について説明する。図１０から図１２は、本実施の形態２に係るアライメントマーク１６の形成工程を示す上面図である。まず、図１０に示すように、基板上のアライメント領域１５に、第１段差パターン１１を形成するための第１レジストパターン１０を形成する。第１レジストパターン１０は、開口部１９を備えている。
【００６２】
次に、図１１に示す工程では、第１レジストパターン１０をマスクにしてエッチングを行うことで第１段差パターンＢを形成し、第１レジストパターン１０を除去する。次に、図１２に示す工程では、第１段差パターンＢの一部を覆うように第２レジストパターン１２を形成し、基板をエッチングすることで、平面視で十字形に形成された第１段差パターン１１と、その十字形の中心を斜めに挟むように対向して２箇所に配置されるように第２段差パターン１３を形成する。そして、第２レジストパターン１２を除去することで、図１０に示すアライメントマーク１６を得ることができる。
【００６３】
＜２−２．半導体装置の製造方法＞
次に、本実施の形態２に係る半導体装置の製造方法について説明する。まず、前述した形成方法によって、アライメント領域１５にアライメントマーク１６を有する基板を準備する。次に、基板上に、イオン注入の遮蔽体としてレジストパターン（図示せず）を形成する。このレジストパターンを転写する際には、露光装置内で、アライメントマーク１６からの乱反射光を検出することによって、基板と転写用マスクの位置合わせを行う。
【００６４】
このとき、Ｘ軸方向の位置合わせは、アライメントマークＦ又はＧを用い、Ｙ軸方向の位置合わせは、アライメントマークＤ又はＥを用いる。上記イオン注入工程を複数回実施し、導電型がＮ型のイオン注入領域及びＰ型のイオン注入領域を基板に形成する。次に、レジストパターンを除去してから、１６００℃〜１８００℃の温度範囲で１０分間、活性化アニールを実施する。
【００６５】
この時、高温の活性化アニールによって基板表面が蒸発しエッチングされるが、実施の形態１において説明したように、第１段差パターン１１の側壁部１７（図１参照）と第２段差パターン１３の側壁部１８は同一の結晶方位なので、同じ速度でエッチングされる。
【００６６】
その結果、第１段差パターン１１と第２段差パターン１３とで側壁部１７，１８の傾斜角度が変化する場合でも、ともに同じく変化するため、第１段差パターン１１と第２段差パターン１３とで側壁部１７，１８の傾斜角度の間に差は生じない。また、アライメントマーク１６は、透過性の材料等で埋め込まれていないため、埋め込み材料の蒸発のような問題は発生しない。
【００６７】
次に、１５００℃から１６００℃の温度範囲で炭化珪素のエピタキシャル層を半導体基板上に成膜する。このとき、段差構造を有するアライメントマーク１６上にもエピタキシャル層が成膜され、段差構造に対応する凹凸がアライメントマーク１６上に形成される。第１段差パターン１１の側壁部１７と第２段差パターン１３の側壁部１８は、同一の結晶方位を有しているので、エピタキシャル層は同じ成長速度で成長し、側壁部１７，１８のエピタキシャル層は同じ膜厚で成膜される。そして、アライメントマーク１６は、段差構造を有しているため、エピタキシャル層が成膜された後も光学的に明瞭に観察することができる。
【００６８】
次に、露光装置では、このアライメントマーク１６の段差に対応した凹凸を光学的に検出することによって、エピタキシャル層付き炭化珪素基板と転写用マスクの位置合わせを行い、所望の位置にレジストパターンを転写する。レジストパターンをエッチングすることによって、エピタキシャル層の加工が行われる。以上の工程を繰り返すことにより、半導体装置を完成する。
【００６９】
＜３．効果＞
本実施の形態２に係るアライメントマーク１６によれば、活性化アニール工程やエピタキシャル工程を経てもアライメントマーク１６を構成する第１段差パターン１１及び第２段差パターン１３の側壁角度の間に差が生じないため、従来よりも対称性の良いアライメント信号波形が得られる。その結果、従来のアライメントマークを用いた場合よりも、位置合わせ精度の向上や位置合わせ精度の低下を抑制するという顕著な効果が得られる。
【００７０】
また、露光装置における位置合わせは、通常、Ｘ軸方向とＹ軸方向両方に対して実施される。例えば、十字形のアライメントマークでは、Ｘ軸方向に長手のパターンを用いてＹ軸方向の位置合わせを行い、Ｙ軸方向に長手のパターンを用いてＸ軸方向の位置合わせを行う。
【００７１】
本実施の形態２に係るアライメントマーク１６はアライメントマークＤ，Ｅを備えているので、Ｙ軸方向の位置合わせには、アライメントマークＤとアライメントマークＥのいずれかをアライメントマークとして用いることができる。また、本実施の形態２に係るアライメントマーク１６は、アライメントマークＦ，Ｇを備えているので、Ｘ軸方向の位置合わせでは、アライメントマークＦとアライメントマークＧのいずれかをアライメントマークとして用いることができる。
【００７２】
図１０に示すように、アライメントマーク１６において、アライメントマークＤとアライメントマークＥとでは、段差パターン側壁部の結晶方位が異なる。また、アライメントマークＦとアライメントマークＧとでは、段差パターン側壁部の結晶方位が異なる。
【００７３】
そのため、本実施の形態２に係るアライメントマーク１６は、Ｘ軸方向とＹ軸方向の位置合わせにおいて、結晶方位の異なる２種類の段差パターンからいずれかを選択して位置合わせを行うことが可能である。その結果、活性化アニール後やエピタキシャル成膜後の転写工程では、より高いアライメント精度が得られる結晶方位の段差パターンを選択して位置合わせを行うことができる。
【００７４】
従来のアライメントマークの形成方法では、このように段差パターンの結晶方位が異なるアライメントマークを同時に複数個形成することは不可能であった。しかし、本実施の形態２に係るアライメントマークの形成方法では、Ｘ軸方向とＹ軸方向それぞれに対して、結晶方位が異なる段差パターンを２種類同時に容易に形成することができる。
【００７５】
本実施の形態４に係る半導体装置は、アライメントマーク１６を備えているので、高温アニール後も、アライメントマーク１６を用いて、基板と転写用マスクの位置合わせを精度良く行う製造方法により製造できる。
【００７６】
本実施の形態２に係る半導体装置の製造方法によれば、結晶方位の異なる２種類のアライメントマークから、高い位置合わせ精度が得られるアライメントマークを選択して位置合わせを行うことができる。なお、本実施の形態２においても、従来と同様に位置合わせ時に位置合わせ誤差のオフセット量の除去やアライメント信号強度の強度調整が実施されることは言うまでもない。
【図面の簡単な説明】
【００７７】
【図１】実施の形態１に係るアライメントマークの構成を示す断面図である。
【図２】実施の形態１に係るアライメントマークの形成工程を示す断面図である。
【図３】実施の形態１に係るアライメントマークの形成工程を示す断面図である。
【図４】実施の形態１に係るアライメントマークの形成工程を示す断面図である。
【図５】従来のアライメントマークの形成工程を示す断面図である。
【図６】従来のアライメントマークの形成工程を示す断面図である。
【図７】従来のアライメントマークの形成工程を示す断面図である。
【図８】従来のアライメントマークの形成工程を示す断面図である。
【図９】実施の形態２に係るアライメントマークの構成を示す上面図である。
【図１０】実施の形態２に係るアライメントマークの形成工程を示す上面図である。
【図１１】実施の形態２に係るアライメントマークの形成工程を示す上面図である。
【図１２】実施の形態２に係るアライメントマークの形成工程を示す上面図である。
【符号の説明】
【００７８】
１ レジストパターン、２ 基板、３，１４，１６，Ｄ，Ｅ，Ｆ，Ｇ アライメントマーク、４ 凹凸、５，６，１７，１８ 側壁部、７，８ 膜厚、９ エピタキシャル層、１０ 第１レジストパターン、１１ 第１段差パターン、１２ 第２レジストパターン、１３ 第２段差パターン、１４ アライメントマーク、１５ アライメント領域、１９ 開口部。
【技術分野】
【０００１】
本発明は、半導体基板と転写用マスクの位置合わせに用いられるアライメントマークに関する。
【背景技術】
【０００２】
半導体装置の製造工程では、レジストパターンの転写工程、そのレジストパターンをマスクとして半導体基板の加工を行うエッチング工程、半導体基板の洗浄工程、及び半導体基板の成膜工程などの工程を繰り返し行っている。
【０００３】
そして、半導体基板（以下、単に「基板」と称する場合がある。）上に所望の半導体装置を製造している。
【０００４】
レジストパターンの形成には露光装置が用いられる。露光装置は、半導体基板上に形成されたアライメントマークに光を照射して、戻ってくる乱反射光の強度変化を示すアライメント信号波形を用いてアライメントマークの位置を光学的に検出している。
【０００５】
そして、露光装置は、検出したアライメントマークの位置情報に基づいて、半導体基板と転写用マスクとの位置合わせを行ってから露光を行っている。
【０００６】
そして、各転写工程で、半導体基板と転写用マスクの位置合わせが可能であるからこそ、多数のプロセスを繰り返し行っても、ほぼ設計通りの半導体装置を製造することができる。
【０００７】
以下、転写すべきパターンの位置と実際に転写されたパターンの位置の差を位置合わせ誤差、位置合わせ誤差のばらつきの３σを位置合わせ精度、と定義する。
【０００８】
そして、位置合わせ精度が低下するとは、位置合わせ精度の値が大きいことを表し、転写されたパターン位置の位置合わせ誤差が統計的に大きいことを示す。高精度な半導体装置を製造するためには、位置合わせ精度の値が小さいほど良い。
【０００９】
逆に、基板内や基板ごとの位置合わせ精度の値が大きくなると、半導体装置の歩留まりを低下させる要因となるため望ましくない。
【００１０】
本来、基板上に形成されたアライメントマーク形状（例えば、アライメントマークパターンの寸法や段差形状）は、半導体製造プロセスを経ても変化しないことが望ましい。
【００１１】
しかし、アライメントマーク形状は、半導体製造プロセスを経ることによって変化する場合がある。
【００１２】
その結果、基板内や基板ごとの位置合わせ精度の低下が発生し、極端な場合では位置合わせができなくなることもある。
【００１３】
例えば、特許文献１には、エピタキシャル成膜工程によって、アライメントマークの段差がエピタキシャル層で埋没され、さらに、平坦化工程によって、アライメントマーク上のエピタキシャル層の平坦化がなされるため、アライメントマークが光学的に不可視となる課題が記載されている。
【００１４】
そして、この課題を解決するために、エピタキシャル成膜工程前にアライメントマークを透過性の材料で埋め込む方法や、アライメントマークを段差形状ではなく、イオン注入等により結晶性の異なる層や不純物の異なる層で形成する方法が開示されている。
【００１５】
また、特許文献２には、エピタキシャル層の成長速度が結晶方位よって異なるため、エピタキシャル成膜工程後にＸ軸方向とＹ軸方向のアライメントマークのパターン寸法が異なる、という課題が報告されている。
【００１６】
エピタキシャル成膜工程後に、Ｘ軸方向とＹ軸方向のアライメントマークのパターン寸法が異なることにより、Ｘ軸方向とＹ軸方向のアライメントマークから信号波形に差が生じ、その結果精度良く重ね合わせを行うことができなくなる。
【００１７】
そして、この課題を解決するために、Ｘ軸方向とＹ軸方向のアライメントマークのパターン寸法を予め補正して形成しておくことで、エピタキシャル成膜工程後のＸ軸方向とＹ軸方向のアライメントマークのパターン寸法差を小さくしている。
【００１８】
【特許文献１】特開２００５−１９８９８
【特許文献２】特開２０００−２５２１８９
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、本願の発明者は、高温アニール工程を経た後に、アライメントマーク端部の側壁の角度が、両端部でそれぞれ異なることを見出した。
【００２０】
さらに、アライメントマーク上にエピタキシャル層を成長すると、アライメントマーク端部に形成されたエピタキシャル層の膜厚が、両端部でそれぞれ異なるということを見出した。
【００２１】
アライメントマーク側壁の角度や、エピタキシャル層の膜厚が、アライメントマークの両端部でそれぞれ異なると、アライメントマークを検出する際のアライメント信号波形の対称性が崩れる。その結果、転写工程での位置合わせ精度が低下する。
【００２２】
そこで、特許文献１に記載の発明を適用することを考えると、特許文献１に記載の発明では、エピタキシャル成膜工程前にアライメントマークを透過性の材料で埋め込んでいる。
【００２３】
しかしながら、炭化珪素のエピタキシャル成膜工程では、約１５００℃から１６００℃の高温の成長温度でエピタキシャル層を成長している。
【００２４】
そのため、エピタキシャル層の成長温度で透過性の材料の変性や蒸発が引き起こされる。
【００２５】
その結果、特許文献１に記載の発明を適用すると、エピタキシャル成膜工程後のアライメントマークの検出が困難になる。
【００２６】
また、イオン注入等により結晶性の異なる層や、不純物の異なる層でアライメントマークを形成する方法を適用しても、注入装置で加速された注入イオンは、基板表面の注入点に入射後、基板構成物と衝突を繰り返しながら基板内を広がる。そのため、アライメントマークのパターン境界部が不明瞭になり位置合わせ精度が低下する。
【００２７】
そして、イオン注入などでアライメントマークを形成後、アライメントマーク上にエピタキシャル層を成長させても、結晶性や不純物の違いによるエピタキシャル層の成長速度が小さい場合には、アライメントマークに対応した段差を十分大きくすることが困難である。
【００２８】
次に、特許文献２に記載の発明を適用することを考えると、特許文献２に記載の発明では、エピタキシャル層の成長速度が結晶方位よって異なるため、事前にアライメントマークのパターン寸法の補正を行っている。
【００２９】
しかし、特許文献２に記載の発明を適用しても、パターン寸法の補正だけでは、高温アニール工程後のアライメントマークの側壁角度の変化を補正できない。さらに、エピタキシャル成膜工程におけるアライメントマークの段差形状の変化も補正できない。
【００３０】
そのため、アライメントマークの段差形状の変化により、位置合わせ精度が低下するという課題は解決できない。
【００３１】
そこで、本発明の目的は、エピタキシャル成膜工程や高温アニール工程を経た後であっても、位置合わせ精度の低下を抑制できるアライメントマークを提供することである。
【課題を解決するための手段】
【００３２】
請求項１に記載のアライメントマークは、基板と転写用マスクの位置合わせに用いられるアライメントマークであって、前記基板主面を掘り下げて形成された第１段差パターンと、前記第１段差パターンから更に前記基板主面を掘り下げて形成された第２段差パターンと、を備え、前記第１段差パターンの側壁部の傾斜角度と前記第２段差パターンの側壁部の傾斜角度は、同一の傾斜角度であることを特徴とする。
【発明の効果】
【００３３】
請求項１に記載のアライメントマークによれば、第１段差パターンの側壁部と、第２段差パターンの側壁部とが同一の傾斜角度を有しているので、高温の熱処理により側壁部がエッチングされた後でも、側壁部の傾斜角度を同一にできる。さらに、この発明によれば、第１段差パターン及び第２段差パターンの側壁部表面が同一の結晶方位で形成されるので、側壁部上に成長するエピタキシャル層の膜厚を等しくすることができる。
【００３４】
そのため、高温の熱処理後や、エピタキシャル成長後の転写工程においても、第１段差パターン及び第２段差パターンからの信号波形を対称に保持することができる。その結果、アライメント精度の低下を抑制できる。
【発明を実施するための最良の形態】
【００３５】
＜実施の形態１＞
＜１．構成＞
図１は、本実施の形態１に係る半導体装置のアライメントマーク１４の構成を示す断面図である。本実施の形態１に係るアライメントマーク１４は、半導体基板（基板）２上に形成され、基板２と転写用マスクの位置合わせに用いられる。図１に示すように、アライメントマーク１４は、基板２の主面を掘り下げて、断面形状が階段状に形成された段差パターンである。そして、アライメントマーク１４は、第１段差パターン１１と第２段差パターン１３により構成されている。
【００３６】
第２段差パターン１３は、基板２の主面を掘り下げた第１段差パターン１１の下方に第１段差パターン１１に連続して更に基板２の主面を掘り下げて形成されている。そして、第１段差パターン１１の側壁部１７の傾斜角度と、第２段差パターン１３の側壁部１８の傾斜角度は、同一の傾斜角度で形成されている。また、第１段差パターン１１の側壁部表面の結晶方位と、第２段差パターン１３の側壁部表面の結晶方位は、同一の結晶方位で形成されている。
【００３７】
＜２．形成方法＞
＜２−１．アライメントマーク１４の形成方法＞
次に、図２から図４を参照して、本実施の形態１に係るアライメントマーク１４の形成方法について説明する。図２から図４は、本実施の形態１に係るアライメントマーク１４の形成工程を示す断面図である。まず、図２に示す工程では、露光装置を用いて導電型がＮ型の基板２上に第１レジストパターン１０を形成する。次に、図３に示す工程では、第１レジストパターン１０をエッチングマスクとして基板２をエッチングすることにより、側壁部１７を有する第１段差パターン１１を形成する。
【００３８】
次に、図４に示す工程では、第１段差パターン１１の側壁部１７を覆うように、基板２上に第２レジストパターン１２を形成する。そして、第２レジストパターン１２をマスクに用いて、再び基板２のエッチングを行うことによって、第２段差パターン１３を形成する。このとき、第２段差パターン１３は、第１段差パターン１１と同じ深さで側壁角度及び側壁部表面の結晶方位が同一になるように形成される。以上の製造工程により、図１に示すアライメントマーク１４を形成できる。
【００３９】
なお、第１段差パターン１１及び第２段差パターン１３は、エッチング工程において、エッチング深さや側壁角度を制御して形成することができる。また、本実施の形態１では、第１段差パターン１１の段差と第２段差パターン１３の段差の深さを同じ深さとしたが、異なっていても良い。
【００４０】
＜２−２．半導体装置の製造方法＞
次に、本実施の形態１に係る半導体装置の製造方法について説明する。まず、前述した工程に従って、アライメントマーク１４が形成された基板２を準備する。そして、転写工程では、アライメントマーク１４の位置を光学的に検出することによって、基板２と転写用マスクの位置合わせを行ってレジストパターンの露光を行う。
【００４１】
アライメントマーク１４の位置は、アライメントマーク１４の段差部１７，１８の重心位置とする。段差部１７，１８の重心位置はそれぞれの位置を光学的に検出して求めても良いし、段差部１７，１８からの乱反射光を含む光強度分布を用いて検出してもよい。すなわち、基板２のアライメントマーク１４の第１段差パターン１１と第２段差パターン１３とを用いて、基板２と転写用マスクの位置合わせをする。
【００４２】
そうして、アライメントマーク１４を用いて、基板２と転写用マスクの位置合わせを行う転写工程を繰り返すことにより、イオン注入、活性化アニール、及びエピタキシャル成長膜の形成工程等を行って、最終的に、位置合わせ精度の高い半導体装置を完成する。
【００４３】
＜３．効果＞
＜３−１．従来技術＞
従来技術と本実施の形態１に係る発明とを比較するために、まず、図５から８を参照して従来のアライメントマーク３の形成方法について説明する。図５から図８は、従来のアライメントマーク３の形成工程を示す断面図である。まず、図５に示す転写工程において、露光装置を用いて、導電型がＮ型の炭化珪素の半導体基板２上に、アライメントマーク３を形成するためのレジストパターン１を転写する。
【００４４】
次に、図６に示すエッチング工程では、レジストパターン１をエッチングマスクとして基板２をエッチングすることによって、段差パターンからなるアライメントマーク３を形成する。アライメントマーク３は、側壁部５，６を備えている。アライメントマーク３形成後の工程では、アライメントマーク３と転写用マスクとを位置合わせすることによって、位置合わせ誤差の少ないデバイス構造を基板２上に形成する。
【００４５】
次に、図示しないイオン注入工程では、基板２上にイオン注入の遮蔽体としてレジストパターンを形成し、その後にイオン注入を行う。イオン注入を行うためのレジストパターンを転写する際には、露光装置内でアライメントマーク３からの乱反射光を検出することによって、基板２と転写用マスクとの位置合わせを行う。そして、イオン注入工程を複数回実施し、基板２に導電型がＮ型のイオン注入領域、及びＰ型のイオン注入領域を形成する。
【００４６】
次に、図７に示す活性化アニール工程では、イオン注入に用いたレジストパターンを除去した後に、１６００℃から１８００℃の温度範囲で１０分間の熱処理を行い、注入したイオンの活性化処理を実施する。次に、図８に示すエピタキシャル層９の成膜工程では、１５００℃〜１６００℃の温度範囲で炭化珪素のエピタキシャル層９を炭化珪素半導体基板２上に成膜する。この時、段差構造を有するアライメントマーク３上にもエピタキシャル層９が成膜され、アライメントマーク３の段差構造に対応する凹凸４が、アライメントマーク３上に形成される。
【００４７】
次に、図示しないエピタキシャル層９の加工工程では、露光装置内でこのアライメントマーク３の段差に対応した凹凸４を光学的に検出することによって、エピタキシャル層９が成膜された炭化珪素半導体基板２と転写用マスクとの位置合わせを行う。そして、所望の位置にレジストパターンを形成し、このレジストパターンをエッチングマスクとしてエピタキシャル層９の加工を行う。
【００４８】
＜３−２．従来技術の課題＞
次に、エピタキシャル層９が形成された基板２を用いた転写工程において、従来の基板２と転写用マスクとの位置合わせ方法に関して見出した新たな課題について説明する。エピタキシャル層９の成膜工程後に、エピタキシャル層９が形成された基板２を用いて転写を行うと、本来転写すべき転写パターンの位置に対して実際に転写された転写パターンとの位置が大きくなることがわかった。
【００４９】
この結果、製造プロセスにおける半導体装置の歩留まりを大きく低下させていた。位置合わせ誤差は、エピタキシャル層９の成膜工程や活性化アニール工程を実施していない基板２の位置合わせ誤差よりも大きくなっていた。そこで、製造工程ごとにアライメントマーク３の形状の変化を詳細に調べた結果、エッチング工程によってはじめて基板２に形成されたアライメントマーク３の段差形状が、イオン注入工程や活性化アニール工程によって変化していた。
【００５０】
さらに詳細に調べると、段差形状のアライメントマーク３の両端部において、アライメントマーク３の側壁部５，６の傾斜角度がそれぞれ異なることを見出した。具体的には、図７に示すように、側壁部５の傾斜角度φAと側壁部６の傾斜角度φBが異なる角度になることを見出した。さらに、アライメントマーク３上にエピタキシャル層９を成長すると、アライメントマーク３の側壁部５でのエピタキシャル層９の膜厚７と、アライメントマーク３の側壁部６でのエピタキシャル層９の膜厚８が異なることを見出した。
【００５１】
これは、基板２表面の結晶方位によって炭化珪素のエッチング速度や成長速度が異なるために生じている。つまり、活性化アニール時には、基板２は非常に高温になるため、表面の炭化珪素が蒸発してエッチングされる。基板２のエッチング速度は結晶方位によって異なる。また、エピタキシャル層９の成膜時の炭化珪素の成長速度も結晶方位に依存する。
【００５２】
このため、活性化アニール工程やエピタキシャル層９の成膜工程では、結晶方位の異なる段差形状を段差パターンの両端に有する従来のアライメントマーク３では、段差パターン両端の側壁部５，６の側壁角度やエピタキシャル層９の膜厚に違いが生じることになる。段差パターン両端の側壁部５，６の角度やエピタキシャル層９の膜厚がそれぞれ異なると、アライメントマーク３を検出する際のアライメント信号波形の対称性が崩れる。その結果、転写工程での位置合わせ精度が低下するという問題が生じる。
【００５３】
本実施の形態１に係るアライメントマーク１４は、第１段差パターン１１の側壁部１７と第２段差パターン１３の側壁部１８の結晶方位が同一となっている。そのため、高温アニールにより側壁部１７と側壁部１８は同じ形状にエッチングされるので、高温アニール後も側壁部１７、１８のなす角度は一定に保持される。その結果、高温アニール後も、アライメントマーク１４からの信号波形が変わらず、位置合わせを精度良く行うことができる。
【００５４】
さらに、本実施の形態１に係るアライメントマーク１４によれば、第１段差パターン１１の側壁部１７と第２段差パターン１３の側壁部１８における基板２の結晶方位が同じであるため、側壁部１７，１８上に膜厚の等しいエピタキシャル層を形成できる。その結果、エピタキシャル層９の、位置合わせを精度良く行うことができる。
【００５５】
本実施の形態１に係るアライメントマーク１４の形成方法によれば、階段状の段差パターンを備え、側壁部１７，１８の角度が等しく結晶方位の等しいアライメントマーク１４を容易に製造できる。
【００５６】
本実施の形態１に係る半導体装置は、アライメントマーク１４を備えているので、高温アニール後も、アライメントマーク１４を用いて半導体基板２と転写用マスクの位置合わせを精度良く行う製造方法により製造できる。
【００５７】
本実施の形態１に係る半導体装置の製造方法は、アライメントマーク１４を備える半導体基板２を準備する工程と、半導体基板２のアライメントマーク１４を用いて、半導体基板２と転写用マスクの位置合わせをする工程と、を備えているので、高温アニールやエピタキシャル層の成膜後も精度良く位置合わせを行うことができ、重ね合わせ精度の高い半導体装置を製造できる。
【００５８】
＜実施の形態２＞
＜１．構成＞
図９は、本実施の形態２に係るアライメントマーク１６の構成を示す上面図である。図９は、半導体装置のうち、アライメントマーク１６が形成されるアライメント領域１５を図示している。本実施の形態２に係るアライメントマーク１６は、二次元形状のアライメントマークである。
【００５９】
図９に示すように、本実施の形態２に係るアライメントマーク１６は、第１段差パターン１１が平面視で十字形に形成されている。そして、平面視で、第１段差パターン１１の十字形の中心を斜めに挟むように第２段差パターン１３が対抗して２箇所に配置されている。そして、図９に示すように、第１段差パターン１１と第２段差パターン１３により、アライメントマークＤ，Ｅ，Ｆ，Ｇが形成される。
【００６０】
十字形の第１段差パターン１１のうちＹ軸に対称にアライメントマークＤ，Ｅが配置され、Ｘ軸に対称にアライメントマークＦ，Ｇが配置されている。アライメントマークＤ，Ｅ，Ｆ，Ｇの断面形状は、階段状に形成され、実施の形態１の図１と同様の形状に形成されている。例えば、図９に示すアライメントマークＥのＡ−Ａ線断面の形状は、図１と同様の形状に形成される。
【００６１】
＜２．形成方法＞
＜２−１．アライメントマーク１６の形成方法＞
次に、図１０から図１２を参照して本実施の形態２に係るアライメントマーク１６の形成方法について説明する。図１０から図１２は、本実施の形態２に係るアライメントマーク１６の形成工程を示す上面図である。まず、図１０に示すように、基板上のアライメント領域１５に、第１段差パターン１１を形成するための第１レジストパターン１０を形成する。第１レジストパターン１０は、開口部１９を備えている。
【００６２】
次に、図１１に示す工程では、第１レジストパターン１０をマスクにしてエッチングを行うことで第１段差パターンＢを形成し、第１レジストパターン１０を除去する。次に、図１２に示す工程では、第１段差パターンＢの一部を覆うように第２レジストパターン１２を形成し、基板をエッチングすることで、平面視で十字形に形成された第１段差パターン１１と、その十字形の中心を斜めに挟むように対向して２箇所に配置されるように第２段差パターン１３を形成する。そして、第２レジストパターン１２を除去することで、図１０に示すアライメントマーク１６を得ることができる。
【００６３】
＜２−２．半導体装置の製造方法＞
次に、本実施の形態２に係る半導体装置の製造方法について説明する。まず、前述した形成方法によって、アライメント領域１５にアライメントマーク１６を有する基板を準備する。次に、基板上に、イオン注入の遮蔽体としてレジストパターン（図示せず）を形成する。このレジストパターンを転写する際には、露光装置内で、アライメントマーク１６からの乱反射光を検出することによって、基板と転写用マスクの位置合わせを行う。
【００６４】
このとき、Ｘ軸方向の位置合わせは、アライメントマークＦ又はＧを用い、Ｙ軸方向の位置合わせは、アライメントマークＤ又はＥを用いる。上記イオン注入工程を複数回実施し、導電型がＮ型のイオン注入領域及びＰ型のイオン注入領域を基板に形成する。次に、レジストパターンを除去してから、１６００℃〜１８００℃の温度範囲で１０分間、活性化アニールを実施する。
【００６５】
この時、高温の活性化アニールによって基板表面が蒸発しエッチングされるが、実施の形態１において説明したように、第１段差パターン１１の側壁部１７（図１参照）と第２段差パターン１３の側壁部１８は同一の結晶方位なので、同じ速度でエッチングされる。
【００６６】
その結果、第１段差パターン１１と第２段差パターン１３とで側壁部１７，１８の傾斜角度が変化する場合でも、ともに同じく変化するため、第１段差パターン１１と第２段差パターン１３とで側壁部１７，１８の傾斜角度の間に差は生じない。また、アライメントマーク１６は、透過性の材料等で埋め込まれていないため、埋め込み材料の蒸発のような問題は発生しない。
【００６７】
次に、１５００℃から１６００℃の温度範囲で炭化珪素のエピタキシャル層を半導体基板上に成膜する。このとき、段差構造を有するアライメントマーク１６上にもエピタキシャル層が成膜され、段差構造に対応する凹凸がアライメントマーク１６上に形成される。第１段差パターン１１の側壁部１７と第２段差パターン１３の側壁部１８は、同一の結晶方位を有しているので、エピタキシャル層は同じ成長速度で成長し、側壁部１７，１８のエピタキシャル層は同じ膜厚で成膜される。そして、アライメントマーク１６は、段差構造を有しているため、エピタキシャル層が成膜された後も光学的に明瞭に観察することができる。
【００６８】
次に、露光装置では、このアライメントマーク１６の段差に対応した凹凸を光学的に検出することによって、エピタキシャル層付き炭化珪素基板と転写用マスクの位置合わせを行い、所望の位置にレジストパターンを転写する。レジストパターンをエッチングすることによって、エピタキシャル層の加工が行われる。以上の工程を繰り返すことにより、半導体装置を完成する。
【００６９】
＜３．効果＞
本実施の形態２に係るアライメントマーク１６によれば、活性化アニール工程やエピタキシャル工程を経てもアライメントマーク１６を構成する第１段差パターン１１及び第２段差パターン１３の側壁角度の間に差が生じないため、従来よりも対称性の良いアライメント信号波形が得られる。その結果、従来のアライメントマークを用いた場合よりも、位置合わせ精度の向上や位置合わせ精度の低下を抑制するという顕著な効果が得られる。
【００７０】
また、露光装置における位置合わせは、通常、Ｘ軸方向とＹ軸方向両方に対して実施される。例えば、十字形のアライメントマークでは、Ｘ軸方向に長手のパターンを用いてＹ軸方向の位置合わせを行い、Ｙ軸方向に長手のパターンを用いてＸ軸方向の位置合わせを行う。
【００７１】
本実施の形態２に係るアライメントマーク１６はアライメントマークＤ，Ｅを備えているので、Ｙ軸方向の位置合わせには、アライメントマークＤとアライメントマークＥのいずれかをアライメントマークとして用いることができる。また、本実施の形態２に係るアライメントマーク１６は、アライメントマークＦ，Ｇを備えているので、Ｘ軸方向の位置合わせでは、アライメントマークＦとアライメントマークＧのいずれかをアライメントマークとして用いることができる。
【００７２】
図１０に示すように、アライメントマーク１６において、アライメントマークＤとアライメントマークＥとでは、段差パターン側壁部の結晶方位が異なる。また、アライメントマークＦとアライメントマークＧとでは、段差パターン側壁部の結晶方位が異なる。
【００７３】
そのため、本実施の形態２に係るアライメントマーク１６は、Ｘ軸方向とＹ軸方向の位置合わせにおいて、結晶方位の異なる２種類の段差パターンからいずれかを選択して位置合わせを行うことが可能である。その結果、活性化アニール後やエピタキシャル成膜後の転写工程では、より高いアライメント精度が得られる結晶方位の段差パターンを選択して位置合わせを行うことができる。
【００７４】
従来のアライメントマークの形成方法では、このように段差パターンの結晶方位が異なるアライメントマークを同時に複数個形成することは不可能であった。しかし、本実施の形態２に係るアライメントマークの形成方法では、Ｘ軸方向とＹ軸方向それぞれに対して、結晶方位が異なる段差パターンを２種類同時に容易に形成することができる。
【００７５】
本実施の形態４に係る半導体装置は、アライメントマーク１６を備えているので、高温アニール後も、アライメントマーク１６を用いて、基板と転写用マスクの位置合わせを精度良く行う製造方法により製造できる。
【００７６】
本実施の形態２に係る半導体装置の製造方法によれば、結晶方位の異なる２種類のアライメントマークから、高い位置合わせ精度が得られるアライメントマークを選択して位置合わせを行うことができる。なお、本実施の形態２においても、従来と同様に位置合わせ時に位置合わせ誤差のオフセット量の除去やアライメント信号強度の強度調整が実施されることは言うまでもない。
【図面の簡単な説明】
【００７７】
【図１】実施の形態１に係るアライメントマークの構成を示す断面図である。
【図２】実施の形態１に係るアライメントマークの形成工程を示す断面図である。
【図３】実施の形態１に係るアライメントマークの形成工程を示す断面図である。
【図４】実施の形態１に係るアライメントマークの形成工程を示す断面図である。
【図５】従来のアライメントマークの形成工程を示す断面図である。
【図６】従来のアライメントマークの形成工程を示す断面図である。
【図７】従来のアライメントマークの形成工程を示す断面図である。
【図８】従来のアライメントマークの形成工程を示す断面図である。
【図９】実施の形態２に係るアライメントマークの構成を示す上面図である。
【図１０】実施の形態２に係るアライメントマークの形成工程を示す上面図である。
【図１１】実施の形態２に係るアライメントマークの形成工程を示す上面図である。
【図１２】実施の形態２に係るアライメントマークの形成工程を示す上面図である。
【符号の説明】
【００７８】
１ レジストパターン、２ 基板、３，１４，１６，Ｄ，Ｅ，Ｆ，Ｇ アライメントマーク、４ 凹凸、５，６，１７，１８ 側壁部、７，８ 膜厚、９ エピタキシャル層、１０ 第１レジストパターン、１１ 第１段差パターン、１２ 第２レジストパターン、１３ 第２段差パターン、１４ アライメントマーク、１５ アライメント領域、１９ 開口部。
【特許請求の範囲】
【請求項１】
基板と転写用マスクの位置合わせに用いられるアライメントマークであって、
前記基板主面を掘り下げて形成された第１段差パターンと、
前記第１段差パターンから更に前記基板主面を掘り下げて形成された第２段差パターンと、
を備え、
前記第１段差パターンの側壁部の傾斜角度と前記第２段差パターンの側壁部の傾斜角度は、同一の傾斜角度であることを特徴とするアライメントマーク。
【請求項２】
前記第１段差パターンは、平面視で十字形に形成され、
前記第２段差パターンは、平面視で前記第１段差パターンの前記十字形の中心を斜めに挟むように対向して２箇所に配置されていることを特徴とする請求項１に記載のアライメントマーク。
【請求項３】
（ａ）基板上に第１レジストパターンを形成し、前記第１レジストパターンをマスクに用いて前記基板をエッチングすることにより、前記基板上に第１段差パターンを形成する工程と、
（ｂ）前記基板上に第２レジストパターンを形成し、前記第２レジストパターンをマスクに用いて前記基板をエッチングすることにより、前記第１段差パターンから更に前記基板主面を掘り下げて形成された第２段差パターンを形成する工程と、
を備えることを特徴とするアライメントマークの形成方法。
【請求項４】
前記工程（ｂ）は、平面視で前記第１段差パターンが十字形になるように、しかも前記十字形の中心を斜めに挟むように対向して２箇所に配置されるように前記第２段差パターンを形成する工程を含むことを特徴とする請求項３に記載のアライメントマークの形成方法。
【請求項５】
請求項１又は２に記載のアライメントマークを備える半導体装置。
【請求項６】
請求項１又は２に記載のアライメントマークを備える半導体装置の製造方法であって、
（ａ）請求項１又は２に記載のアライメントマークを備える基板を準備する工程と、
（ｂ）前記基板の前記アライメントマークの前記第１段差パターンと前記第２段差パターンとを用いて、前記基板と前記転写用マスクの位置合わせをする工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項１】
基板と転写用マスクの位置合わせに用いられるアライメントマークであって、
前記基板主面を掘り下げて形成された第１段差パターンと、
前記第１段差パターンから更に前記基板主面を掘り下げて形成された第２段差パターンと、
を備え、
前記第１段差パターンの側壁部の傾斜角度と前記第２段差パターンの側壁部の傾斜角度は、同一の傾斜角度であることを特徴とするアライメントマーク。
【請求項２】
前記第１段差パターンは、平面視で十字形に形成され、
前記第２段差パターンは、平面視で前記第１段差パターンの前記十字形の中心を斜めに挟むように対向して２箇所に配置されていることを特徴とする請求項１に記載のアライメントマーク。
【請求項３】
（ａ）基板上に第１レジストパターンを形成し、前記第１レジストパターンをマスクに用いて前記基板をエッチングすることにより、前記基板上に第１段差パターンを形成する工程と、
（ｂ）前記基板上に第２レジストパターンを形成し、前記第２レジストパターンをマスクに用いて前記基板をエッチングすることにより、前記第１段差パターンから更に前記基板主面を掘り下げて形成された第２段差パターンを形成する工程と、
を備えることを特徴とするアライメントマークの形成方法。
【請求項４】
前記工程（ｂ）は、平面視で前記第１段差パターンが十字形になるように、しかも前記十字形の中心を斜めに挟むように対向して２箇所に配置されるように前記第２段差パターンを形成する工程を含むことを特徴とする請求項３に記載のアライメントマークの形成方法。
【請求項５】
請求項１又は２に記載のアライメントマークを備える半導体装置。
【請求項６】
請求項１又は２に記載のアライメントマークを備える半導体装置の製造方法であって、
（ａ）請求項１又は２に記載のアライメントマークを備える基板を準備する工程と、
（ｂ）前記基板の前記アライメントマークの前記第１段差パターンと前記第２段差パターンとを用いて、前記基板と前記転写用マスクの位置合わせをする工程と、
を備えることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００７−２７３７２７（Ｐ２００７−２７３７２７Ａ）
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願番号】特願２００６−９７５５３（Ｐ２００６−９７５５３）
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]