説明

Fターム[5F046EA22]の内容

Fターム[5F046EA22]の下位に属するFターム

Fターム[5F046EA22]に分類される特許

1 - 20 / 30


【課題】ダブルパターニングプロセス中に基板の位置合わせをする方法を説明する。
【解決手段】少なくとも1つのアライメントマークを含む第1のレジスト層を基板上に形成する。この第1のレジスト層を現像した後、第1のレジスト層の上に第2のレジスト層を堆積し、それによって平坦な上部面を残す(すなわちトポグラフィがない)。第2のレジスト層を適切にベークすることによって、対称アライメントマークを第2のレジスト層内に、第1のレジスト層内のアライメントマークからのオフセットエラーなく、またはほとんどなく形成する。第2のレジスト内に形成されるアライメントマークの対称性は、第1および第2のレジスト層のそれぞれの厚さ、被覆プロセスパラメータ、およびベーキングプロセスパラメータを適切に調整することによって向上させることができる。 (もっと読む)


【課題】 従来の半導体装置の製造方法では、製造工程を煩雑とせず、遮光性の膜に対するアライメントマークを形成することが困難であるという問題があった。
【解決手段】 本発明の半導体装置の製造方法では、基板3、エピタキシャル層4に溝部9、分離用トレンチ16を形成する工程を利用し、スクライブライン領域2にアライメントマーク形成用の溝部15を形成する。溝部15内には、HTO膜19、多結晶シリコン膜20を堆積し、加工することで、アライメントマークとしての凹部24、25を形成する。この製造方法により、製造工程を簡略化し、アライメントマークを形成できる。 (もっと読む)


【課題】アライメント精度を高める。
【解決手段】半導体装置100は、基板102と、基板102上に形成され、金属膜により構成されたアライメントマーク110と、アライメントマーク110上に形成され、アライメントマーク110の表面全体を覆うカバー絶縁膜104と、カバー絶縁膜104上に形成され、平面視において、アライメントマーク110上で開口するとともに端面108aがアライメントマーク110の端面110aと一致する開口部108が形成されたポリイミド膜106とを含む。 (もっと読む)


【課題】正確で高品質のアラインメントマークを基板に設ける方法及び装置などを提供する。
【解決手段】実施形態は、基板上にアラインメントマークのセットを提供する方法に関する。方法は、基板の層上に要素サイズの要素の第一パターンを露光し、第一パターン上に異なる要素サイズの要素の第二パターンを露光することを含む。第一パターンと第二パターンの要素が重なって、アラインメントマークのセットを形成し、その縁部は小型要素によって形成される。実施形態は、このようなアラインメントマークのセットを提供するように構成されたリソグラフィ装置にも関する。実施形態は、熱に関連する歪みを考慮するために、リソグラフィ装置を較正する方法にも関する。 (もっと読む)


【課題】 多層構造を有する半導体装置の製造において、簡単に正確な層間位置合わせを実現する。
【解決手段】 第1の導体パターンを含む第1の絶縁膜と、前記第1の絶縁膜上に形成され第2の導体パターンを含む第2の絶縁膜とよりなる積層構造上に、第3の導体パターンを形成する工程を含む半導体装置の製造方法において、前記第1の導体パターンと前記第2の導体パターンとの間の第1の位置ずれ量を計測し、前記第2の導体パターンと前記第3の導体パターンとの間の第2の位置ずれ量を計測し、前記第2の絶縁膜上に前記第3の導体パターンを、エッチングにより形成し、前記第3の導体パターンと前記第1の導体パターンとの間の第3の位置ずれ量を、前記パターニングされた第3の導体パターンと前記第1の絶縁膜中に含まれる位置合わせマークを観察することにより計測し、前記第2の位置ずれ量を前記第1および第3の位置ずれ量に基づいて補正した補正位置ずれ量を求める。 (もっと読む)


【課題】 簡易な構成でありながら、貫通孔を使用することなく、基板の両面に形成されるパターンの位置決めを実行することが可能な、アライメントマーク形成装置を提供すること。
【解決手段】 アライメントマーク形成装置10は、基板を載置するためのテーブル11と、このテーブル11上に載置された基板を位置決めするための3個の位置決めピン21と、3個のアライメントマーク形成部51と、傾斜板12とを備える。アライメントマーク形成部51は、テーブル11上に載置された基板の表面側と裏面側に各々同軸上に配設された一対の露光部を備える。この一対の露光部は、基板の非有効領域に、UV光を照射することにより、アライメントマークを形成する。 (もっと読む)


【課題】シリコン酸化膜上に高温アルミニウムスパッタ法により形成されるAl膜に白濁が生じる。
【解決手段】シリコン酸化膜44へ向けてアルゴンイオンによるスパッタエッチングを行い、先行するエッチバック処理等で生じたシリコン酸化膜44の表面の微小な凹凸を平滑化する。しかる後、シリコン酸化膜44の表面に高温アルミニウムスパッタ法によりアルミニウム膜を堆積する。これによりAl膜の白濁が抑制され、これを用いて形成されるアライメントマークの反射率が確保される。 (もっと読む)


【課題】 本発明は、オーバーレイバーニアの側面に傾斜を形成してオーバーレイバーニア上に薄膜を容易に形成することができるフォトマスク及びこれを用いた半導体素子のオーバーレイバーニア形成方法を提供することを可能にすることを目的としている。
【解決手段】 露光が透過し得る第1の物質で形成されたレチクルと、前記レチクル上に形成され、露光が透過し得ない物質で形成された第1のパターン及び前記第1のパターンよりもサイズが小さい第2のパターン及び前記第1のパターンと接するように形成され、前記レチクルの前記第1の物質と異なる第2の物質で形成される補助パターンとを含むことを特徴とする。 (もっと読む)


【課題】マークの形状がばらつくことを抑制できる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、絶縁膜8に接続孔8aを形成し、かつ複数のダミー接続孔8bを、絶縁膜8の一部であるマーク形成領域の全域に分布するように形成する工程と、第1の導電膜9を形成する工程と、絶縁膜8上に位置する第1の導電膜9をCMP法により除去することにより、接続孔8a内に導電プラグ9aを埋め込み、かつマーク形成領域に位置する絶縁膜8の上部及びダミー接続孔8b内の第1の導電膜9bの上部をエロージョンを利用して除去することにより、マーク形成領域に第1の凹部8cを形成する工程と、第2の導電膜10を形成する工程とを具備し、第2の導電膜10を形成する工程において、第1の凹部8c上に位置する第2の導電膜10の表面には、マークとなる第2の凹部10cが形成される。 (もっと読む)


【課題】 従来技法の欠点を解決すべく非対称なターゲットの測定やモデル化、ターゲットジオメトリ(幾何学構造)の特殊な設計および/または微妙な調整を可能にするアライメントシステムを提供すること。
【解決手段】 1つまたは複数のサブターゲットをアライメントターゲット上に形成することによってアライメントターゲットにジオメトリデザインを持たせ、アライメントシステムにより1つまたは複数のサブターゲットの全てに関してアライメントを実施し、プロセスのキャラクタライズとアライメントシステムのアライメントの計算のためのアルゴリズムを使用する。 (もっと読む)


【課題】 アライメントマークを良好に形成する。
【解決手段】 下地部材上にアモルファスシリコン膜が形成された加工対象物を準備する。アモルファスシリコン膜の第1の位置の輝度を検出する。検出された第1の位置の輝度に応じたパワー密度及び照射時間で、第1の位置にレーザビームを照射してアライメントマークを形成する。 (もっと読む)


【課題】子バーニアを形成するための露光工程時に段差によるパターン不良が生じるのを防止し、整列度を正確に測定できる半導体素子のオーバーレイバーニアとその製造方法を提供する。
【解決手段】半導体基板100のスクライブ領域に内部空間を有し、枠部分が突出した四角枠状の親バーニア101が設けられている。この親バーニア101の内部空間に形成された親バーニア上端部と同じ高さの子バーニアパッド103を有し、この子バーニアパッド103上に形成された子バーニア104を有して構成されている。すなわち、親バーニア101の内側領域に形成した子バーニアパッド103上に子バーニア104を形成することで、半導体基板100のスクライブ領域に形成された親バーニアパターンの段差をなくす。それによって、子バーニア104を形成するための露光工程時に段差によるパターンの不良を防止して整列度を正確に測定することができる。 (もっと読む)


【課題】不透明層で覆われた層におけるアライメントマークを使用可能とする方法を提供する。
【解決手段】基板は第1のマーク及び第2のマークを備える。第1のマークは、第1の材料で形成された少なくとも1つのマーク部と第2の材料で形成された少なくとも1つの区域とを備える。第1の材料と第2の材料とは、所定の基板処理工程がなされることにより少なくとも1つのマーク部と少なくとも1つの区域との間に基板表面に実質的に垂直な方向の段差が形成され得るように該基板処理工程について異なる材料特性を有する。第2のマークには、該基板処理工程により第2の段差が設けられ得る。第2の段差の高さは第1の段差の高さとは実質的に異なる。 (もっと読む)


【目的】高精度なアライメントマークを形成する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、SiO膜210に開口部を形成する開口部形成工程(S104)と、開口部にアライメントマーク用のWを埋め込む埋め込み工程(S108)と、Wが埋め込まれた基板上にAl膜260を形成する膜形成工程(S116)と、Wが埋め込まれた位置を含む所定の領域上に形成されているAl膜260に加工光160を照射して、所定の領域上にAl膜260の一部が残留膜320として残る程度にAl膜260を除去する除去工程(S122)と、残留膜320をエッチングするエッチング工程(S126)と、を備えたことを特徴とする。 (もっと読む)


【課題】 液浸露光装置を構成するステージ上に設けられる透過性材料から成る基板に設けられる遮光性材料から成る遮光部が、基板の外周端部において露出されないため、液浸液の汚染を防止するマーク基板およびそのマーク基板の製造方法,マーク基板を有するステージを有する液浸露光装置、その液浸露光装置を用いるデバイス製造方法を提供する。
【解決手段】液浸露光装置を構成するステージ上に設けられる透過性材料から成る基板部101と、基板部101上にマークを形成するように設けられる遮光性材料から成る遮光部102と、基板部101および遮光部102をカバーする透過性材料から成るカバー膜104と、を有し、基板部101の外周端面101aに遮光部102が露出されないマーク基板、そのマーク基板の製造方法、マーク基板を有するステージを有する液浸露光装置、その液浸露光装置を用いるデバイス製造方法。 (もっと読む)


【課題】埃等の不着の無い部分から基準パターンの抽出を行えるようにする。
【解決手段】実質的に同一の加工が施された複数の所定領域を有する物体上の該所定領域内に任意に設定される該所定領域よりも小さい面積を有する被計測領域内でユニークな信号特徴を有する基準パターンを抽出する基準パターン抽出方法である。前記複数の所定領域のうち任意に選択される第1所定領域内で、前記被計測領域の信号情報を計測する工程(S12)と、この工程で計測された信号情報に基づいて、前記被計測領域内でユニークな信号特徴を有する候補パターンを抽出する工程(S17)と、前記複数の所定領域のうちの前記第1所定領域とは異なる第2所定領域内で、前記被計測領域を計測する工程S22と、この工程で計測された信号情報に基づいて、前記候補パターンに対応する比較パターンを抽出する工程S23と、前記比較パターンに基づいて、前記候補パターンの前記基準パターンとしての適性を判断する工程S25とを備えている。 (もっと読む)


【課題】
下層合わせマークとホトレジストの間に、可視光に対し不透明な金属膜が介在した場合、下層合わせマークが検出できなくなり、パターン形成を困難にする問題を解決する。
【解決手段】
合わせマークの下に絶縁膜が位置する構成とし、マークホール内に合わせマークと絶縁膜の多層膜から成る、段差が拡大された合わせマークを自己整合で予め形成しておき、その上に対象とする金属膜を形成する。金属膜自身が合わせマークを反映する段差を有しているので、確実な合わせを可能とする。 (もっと読む)


【課題】基板表面に、モールドよりも大面積のパターンを、少ない繋ぎ目で、あるいは繋ぎ目を無くして作製することが可能となるインプリント用モールドを提供する。
【解決手段】複数の第1の凹部により構成される第1のパターン領域と、複数の第2の凹部により構成され、アライメントマークとして利用するための第2のパターン領域と、を有するインプリント用モールドであって、
前記第1及び第2のパターン領域の最表面の高さは互いに等しく、
前記第1及び第2の凹部は、互いに深さが異なり、且つ
前記第1及び第2のパターン領域の周期は互いに等しい構成とする。 (もっと読む)


【課題】ビアファーストデュアルダマシンプロセスを用いた半導体装置の製造における、配線マスク工程で使用するアライメントマークの視認性を高める。
【解決手段】アライメントマークを不透明な金属や金属化合物を含んで形成し、アライメントマークのパターン開口領域と非開口領域とに色彩が相違して視認される材料を配置することにより、高い視認性のアライメントマークを得ることが可能で、マスク工程の合わせずれを低減させ、デバイスの歩留まりおよび信頼性を向上することができる。
(もっと読む)


【課題】シリコン薄膜層を積層したウェハに、シリコン層の酸化により位置合せに用いる十分な段差を確保したアライメントマークを形成する手段を提供する。
【解決手段】支持基板2にシリコン薄膜層を積層したウェハ1を準備する工程と、アライメントマーク形成領域6を設定し、膜厚調整酸化層7を形成する工程と、レジストマスク8を形成し、膜厚調整酸化層7をエッチングしてシリコン薄膜層を露出させる工程と、エピタキシャル成長法によりシリコン結晶層11を形成する工程と、このシリコン結晶層11上に耐酸化性膜14を形成する工程と、耐酸化性膜14上にマーク開口部10を形成したレジストマスク8を形成し、このレジストマスク8をマスクとしてアライメントマーク形成部5の耐酸化性膜14を除去する工程と、耐酸化性膜14をマスクとしてシリコン結晶層11およびシリコン薄膜層を酸化してアライメントマークを形成する工程とを備える。 (もっと読む)


1 - 20 / 30