アライメントマークおよびアライメントマークの製造方法
【課題】ビアファーストデュアルダマシンプロセスを用いた半導体装置の製造における、配線マスク工程で使用するアライメントマークの視認性を高める。
【解決手段】アライメントマークを不透明な金属や金属化合物を含んで形成し、アライメントマークのパターン開口領域と非開口領域とに色彩が相違して視認される材料を配置することにより、高い視認性のアライメントマークを得ることが可能で、マスク工程の合わせずれを低減させ、デバイスの歩留まりおよび信頼性を向上することができる。
【解決手段】アライメントマークを不透明な金属や金属化合物を含んで形成し、アライメントマークのパターン開口領域と非開口領域とに色彩が相違して視認される材料を配置することにより、高い視認性のアライメントマークを得ることが可能で、マスク工程の合わせずれを低減させ、デバイスの歩留まりおよび信頼性を向上することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造過程において、層間絶縁膜を開口して形成されるアライメントマーク、このアライメントマークの製造方法に関するものである。
【背景技術】
【０００２】
システムＬＳＩを高速化する方法の１つに、層間絶縁膜として低誘電率膜を使用して配線間容量を低減し、かつＣｕ埋め込み配線をダマシン法により形成して電気抵抗を低減した多層配線構造が提案されている。ダマシン法は半導体製造プロセスにおいて下地の絶縁膜に配線用の溝（配線溝）を形成し、その配線溝に配線材を埋め込む方法であり、これには配線だけを埋め込むシングルダマシン法と、配線とビアホールとを埋め込むデュアルダマシン法とがある。
【０００３】
多層配線において下層配線に接続する上層配線を形成するために、ダマシン法によるＣｕ配線用の配線溝及びビアホールをエッチングにより形成する際には、次の工程で必要になるアライメントマークも同時に加工、形成することが多い。アライメントマークはステッパー等でマスクパターンをウエハ上に転写する場合、既に形成されているウエハ上のアライメントマークを光学的に読み取り、これにマスク上のアライメントマークを位置合わせする（アライメント）ためのものである。
【０００４】
従来のアライメントマーク２は、図８（ａ）に示すように、正方形環状部４とＬ字体部６とから構成されたパターンを有し、絶縁膜をエッチングして開口して、下層配線と同時に形成されたダミー配線部を露出させることにより形成される。または、アライメントマークとして、図８（ｂ）に示すように、十字型から構成されたパターンを有し、絶縁膜をエッチングして開口して、下層配線と同時に形成されたダミー配線部を露出させることにより形成される。
【０００５】
図９を参照して、ダマシン法による配線形成に際し、アライメントマークとビアホールとを同時に形成する従来の方法を説明する。ダマシン法により配線を形成する基板１０は、図９（ａ）に示すように、トランジスタ１２等が形成されたＳｉ基板１４上に、層間絶縁膜として設けられたＢＰＳＧ膜１６、ＢＰＳＧ膜１６上にＣＶＤ法により成膜された第１のＳｉＣ膜２２／第１のＳｉＯＣＨ膜２４の積層膜、及び第１のＳｉＯＣＨ膜２４上にＣＶＤ法により成膜された第２のＳｉＣ膜２８／第２のＳｉＯＣＨ膜３０の積層膜の積層構造を備えている。
【０００６】
また、基板１０は、シングルダマシン法及びＣＭＰ法を適用して第１のＳｉＯＣＨ膜２４に埋め込み配線として形成されたＣｕ溝配線２６とＣｕダミー配線部２７とを備え、更に、第１のＳｉＣ膜２２及びＢＰＳＧ膜１６を貫通して、トランジスタ１２の能動層１８にＣｕ溝配線２６を接続するＷ（タングステン）プラグ２０とを備えている。第１のＳｉＣ膜２２は、Ｃｕ溝配線２６及びダミー配線部２７からＣｕが下方に拡散するのを防止する拡散防止膜の役割を有する。Ｗプラグ２０は、下層配線であるＣｕ溝配線２６と能動層１８とを接続する第１のメタルコンタクトとして形成されている。
【０００７】
上述の配線構造を有する基板に上層配線を形成する際には、第２のＳｉＣ膜２８／第２のＳｉＯＣＨ膜３０の積層膜を貫通してＣｕ溝配線２６に連通するビアホール及びＣｕ溝配線部上にアライメントマークを形成する。
【０００８】
先ず、第２のＳｉＯＣＨ膜３０上にリソグラフィー法によりレジストマスク３２を形成する。レジストマスク３２は、第２のメタルコンタクト形成用のビアホール３４のパターン開口３４ａ、アライメントマーク３６形成用のパターン開口３６ａ等のパターン開口を備えている。アライメントマーク３６を形成するパターン開口３６ａは、図８に示したアライメントマーク２と同じパターンである。レジストマスク３２をマスクとして、第２のＳｉＯＣＨ膜３０／第２のＳｉＣ２８の積層膜にコンタクトエッチングを施して、ビアホール３４及びアライメントマーク３６を形成する。上記エッチングは、ビアホール開口に適正なエッチング条件に設定されているので、ビアホール３６は、側壁荒れ、ストライエーションの無いテーパ角８８°程度の良好な開口形状で形成される。
【０００９】
しかし、上記エッチングは、第２のＳｉＯＣＨ膜３０のエッチング残り(図示略)が、アライメントマーク３６を開口する第２のＳｉＣ膜２８上に発生し、アライメントマーク３６の形成が途中で停止して中途半端な形状のマークになり、上から見ると、例えばマーク底が２重に見えたり、マークの輪郭のシャープさが無くなったりして、輪郭が不明瞭で認識し難いマークになるという問題があった。このような形状不良のアライメントマーク３６をアライメントマークとして使って、第２のＳｉＯＣＨ膜３０上に形成された図示しない第３のＳｉＯＣＨ／ＳｉＣ積層膜に形成される図示しないアライメントマークと、リソグラフィー工程でアライメントを行った場合は、十分なアライメント精度が得られず、合わせズレを起こしてしまう。
【００１０】
合わせズレの大きさが、設計寸法に対する合わせズレ許容範囲以上になると、多層配線の回路に導通不良の箇所や短絡する箇所が発生して回路が正常に動作しなかったり、デバイスの性能、品質が著しく低下したりする。
【００１１】
このような従来の課題に対して特許文献１の明細書には、ビアホールとアライメントマークとを同じエッチング工程で形成する際、正確でシャープな輪郭で形成できるアライメントマークを提供し、また、ビアホールのエッチング工程と同じ工程で、正確なシャープな輪郭のアライメントマークを形成できる、半導体装置の製造方法を提供したと記載されている。
【００１２】
以下、上記特許文献１の明細書に記載されているアライメントマークを備えた半導体装置を図１０を参照して説明する。
【００１３】
図１０（ａ）（ｂ）は、それぞれ、特許文献１の半導体装置を製造する際の工程毎の基板断面図である。基板１０に、ビアホール３４と、アライメントマーク４０とを同時に形成する。先ず、図１０（ａ）に示すように、第２のＳｉＯＣＨ膜３０上にリソグラフィー法によりレジストマスク７０を形成する。このレジストマスク７０は、第２のメタルコンタクト形成用のビアホール３４のパターン開口３４ａ、アライメントマーク４０形成用のパターン開口４０ａ等のパターン開口を備えている。レジストマスク７０をマスクとし、従来と同じエッチング条件で第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８の積層膜にコンタクトエッチングを施して、ビアホール３４及びアライメントマーク４０を形成する。
【００１４】
上述のエッチングにより、図１０（ｂ）に示すように、第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８の積層膜に、Ｃｕ溝配線２６に連通する第２のメタルコンタクト形成用ビアホール３４を、Ｃｕダミー配線部２７上にアライメントマーク４０を形成する。
【００１５】
以上において、特許文献１の明細書の記載によると、設計通りの正確さでシャープな輪郭のアライメントマーク４０を形成することができるとしている。
【００１６】
図１１は特許文献１の製造方法におけるアライメントマークの平面図である。このアライメントマーク４０は、下層配線に上層配線を接続するメタルコンタクトを形成するビアホールを層間絶縁膜に開口する際に、ビアホールを開口する同じエッチング工程で層間絶縁膜に開口するアライメントマークである。アライメントマーク４０は、ドット４２の千鳥状３列縦隊以上の集合体によりそれぞれ形成されている。
【００１７】
以上の構成を備えたアライメントマーク４０においては、Ｃｕダミー配線部２７が第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８の積層膜に覆われている領域と覆われていない領域４４，４６とが視認により識別されることにより機能するようになっている。すなわち、アライメントマーク４０は、Ｃｕダミー配線部２７上の第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８の積層膜の有無により識別される。
【００１８】
しかしながら、第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８は透明であるために、アライメントマーク４０の開口領域と非開口領域とで共にＣｕダミー配線部２７が視認されてしまう。そのように視認されてしまうと、アライメントマーク４０の視認による識別は、第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８の積層膜の段差により行う以外にはなくなり、この段差の視認は極めて困難を伴う。例えばアライメントマーク４０の合わせずれが、例えば２０ｎｍ以上となると、配線間ショート等の配線不良が発生する。
【特許文献１】特開２００３−２０９０３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明により解決すべき課題は、アライメントマークの視認性を高くすることである。
【課題を解決するための手段】
【００２０】
本発明に係るアライメントマークは、半導体装置の製造過程において、層間絶縁膜を開口して形成されるアライメントマークであって、上記開口内に第１の色彩を有する第１の膜がアライメントマークとして形成されており、平面方向視で第１の膜の周囲に上記第１の色彩とは異なる第２の色彩を有する第２の膜が形成されており、当該アライメントマークは上記両色彩の相違により視認可能となっていることを特徴とするものである。
【００２１】
アライメントマークは開口内の一部に視認される場合も開口内の全体に視認される場合も含む。したがって、開口内に第２の膜の一部等が存在しても、平面視方向では第１の膜の周囲に第２の膜が視認される場合を含むことができる。色彩は光学的に第１の色彩と第２の色彩とを区別して視認することができる色であればよい。
【００２２】
層間絶縁膜の上にさらに別の不透明な層が積層されるとアライメントマークを光学的に視認することはできなくなる。しかしながら、本発明は半導体装置の全製造過程のうちの１つないしは複数の製造過程の段階においてアライメントマークを視認することができる構造を有する場合は、半導体装置の製造完了後ではアライメントマークを平面視方向から視認することができなくても、本発明に含むことができる。
【００２３】
本発明においては、アライメントマークが第１の膜で構成されているので、当該第１の膜を平面視方向から視認する場合、その周囲の第２の膜とは色彩の相違から識別することができる。この場合の識別は、光学顕微鏡により得た光学像の信号処理により容易に実施することができる。
【００２４】
従来のアライメントマークは透明でありまたその周囲も透明であり、したがって、アライメントマークの識別はアライメントマークとその周囲との段差に基づく光の陰影によるエッジ処理によるものであり、アライメントマークの識別が容易ではない。
【発明の効果】
【００２５】
本発明によれば、色彩の相違によりアライメントマークを視認して識別することができるので、従来よりも高い視認性のアライメントマークを提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付した図面を参照して、本発明の実施の形態に係るアライメントマークおよびその製造方法を説明すると、図１（ａ）〜図１（ｄ）は、アライメントマークの製造工程を示す断面図、図１（ｅ）は図１（ｄ）におけるアライメントマークの平面図である。
【００２７】
図１（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板１００上に、ＣＶＤ法により、例えば厚さ２００ｎｍのＳｉＯＣ膜からなる絶縁膜１０１を堆積する。
【００２８】
続いて、フォトリソグラフィ法およびドライエッチング法を用いて、絶縁膜１０１にダミー配線溝１０２を形成する。
【００２９】
次に、ＣＶＤ法またはスパッタ法により、絶縁膜１０１に形成したダミー配線溝１０２を埋めるように、例えば、厚さ３０ｎｍのバリアメタル膜１０３および厚さ７００ｎｍの金属膜１０４を堆積する。
【００３０】
その後、ＣＭＰ法(化学的機械研磨)により、金属膜１０４およびバリアメタル膜１０３を研磨し、ダミー配線１０５を形成する。金属膜１０４としては、例えば、銅（Ｃｕ）、バリアメタル膜１０３としては例えば、タンタル窒化膜（ＴａＮ）を用いる。
【００３１】
次に、図１（ｂ）に示すように、ＣＶＤ法により、例えば厚さ５０ｎｍのＳｉＣＮ膜からなる拡散防止膜１０６および厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜１０７を堆積する。
【００３２】
次に、図１（ｃ）に示すように、フォトリソグラフィ法およびドライエッチング法を用いて、層間絶縁膜１０７および拡散防止膜１０６に開口部１０８を形成し、金属膜１０４を露出させる。
【００３３】
最後に、図１（ｄ）に示すように、例えば、酸素雰囲気中で３００℃で１分間晒すことにより、金属膜１０４が露出した表面部分のみを酸化して酸化膜１０９とする。
【００３４】
この場合、金属膜１０４を銅膜とすると、酸化膜１０９は酸化銅膜となる。このとき、図１（ｅ）の平面図に示すように、アライメントマークのパターン開口領域は金属膜１０４の酸化膜（第１の膜）である例えば酸化銅がアライメントマークとして、また、非開口領域には透明である層間絶縁膜１０７を通して金属膜１０４（第２の膜）である例えば銅が光学的に視認される。この場合、第１の膜材料である酸化銅の色彩（第１の色彩）と、この酸化銅とは異なる材料である第２の膜材料である銅との色彩（第２の色彩）とが相違することは周知であるので説明を略する。酸化すると変色する金属の種類は銅に限定されない。
【００３５】
（第２の実施の形態）
図２（ａ）〜図２（ｄ）は、本発明の第２の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図２（ｅ）は図２（ｄ）におけるアライメントマークの平面図である。
【００３６】
まず、図２（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板２００上に、ＣＶＤ法により、例えば厚さ２００ｎｍのＳｉＯＣ膜からなる絶縁膜２０１を堆積する。続いて、フォトリソグラフィ法及びドライエッチング法を用いて、絶縁膜２０１にダミー配線溝２０２を形成する。次に、ＣＶＤ法もしくはスパッタ法により、絶縁膜２０１に形成したダミー配線溝２０２を埋めるように、例えば、厚さ３０ｎｍのバリアメタル膜２０３および厚さ７００ｎｍの金属膜２０４を堆積する。その後、ＣＭＰ法により、金属膜２０４およびバリアメタル膜２０３を研磨し、ダミー配線２０５を形成する。金属膜２０４としては例えば銅（Ｃｕ）、バリアメタル膜２０３としては例えばタンタル窒化膜（ＴａＮ）を用いる。
【００３７】
次に、図２（ｂ）に示すように、ＣＶＤ法により、例えば厚さ５０ｎｍのＳｉＣＮ膜からなる拡散防止膜２０６および厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜２０７を堆積する。
【００３８】
次に、図２（ｃ）に示すように、フォトリソグラフィ法及びドライエッチング法を用いて、層間絶縁膜２０７および拡散防止膜２０６に開口部２０８を形成し、金属膜２０４を露出させる。
【００３９】
次に、図２（ｄ）に示すように、選択メッキ法により、金属膜２０４の露出した表面部分のみに例えば厚さ３０ｎｍのＣｏＷＰからなるキャップメタル膜２０９を堆積する。
【００４０】
このとき、図２（ｅ）の平面図に示すように、アライメントマークのパターン開口領域はキャップメタル膜２０９（第１の膜）の材料である例えばＣｏＷＰがアライメントマークとして、また、非開口領域は金属膜２０４（第２の膜）の材料である例えば銅が透明である層間絶縁膜２０７および拡散防止膜２０６を通して光学的に視認される。この場合、第１の膜材料であるＣｏＷＰの色彩（第１の色彩）と、このＣｏＷＰとは異なる第２の膜材料である銅との色彩（第２の色彩）とが相違することは周知であるので説明を略する。この金属の組み合わせはＣｏＷＰと銅とに限定されない。
【００４１】
（第３の実施形態）
図３（ａ）〜図３（ｄ）は、本発明の第３の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図３（ｅ）は図３（ｄ）におけるアライメントマークの平面図である。
【００４２】
まず、図３（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板３００上に、ＣＶＤ法により、例えば厚さ２００ｎｍのＳｉＯＣ膜からなる絶縁膜３０１を堆積する。続いて、フォトリソグラフィ法及びドライエッチング法を用いて、絶縁膜３０１にダミー配線溝３０２を形成する。次に、ＣＶＤ法もしくはスパッタ法により、絶縁膜３０１に形成したダミー配線溝３０２を埋めるように、例えば、厚さ３０ｎｍのバリアメタル膜３０３および厚さ７００ｎｍの金属膜３０４を堆積する。その後、ＣＭＰ法により、金属膜３０４およびバリアメタル膜３０３を研磨し、ダミー配線３０５を形成する。金属膜３０４としては例えば銅（Ｃｕ）、バリアメタル膜３０３としては例えばタンタル窒化膜（ＴａＮ）を用いる。
【００４３】
次に、図３（ｂ）に示すように、ＣＶＤ法により、例えば厚さ５０ｎｍのＳｉＣＮ膜からなる拡散防止膜３０６および厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜３０７を堆積する。
【００４４】
次に、図３（ｃ）に示すように、フォトリソグラフィ法及びドライエッチング法を用いて、層間絶縁膜３０７および拡散防止膜３０６に開口部３０８を形成し、金属膜３０４を露出させる。
【００４５】
次に、図３（ｄ）に示すように、ウェットエッチング法により、開口部３０８において、金属膜３０４をバリアメタル膜３０３が露出するまで除去する。
【００４６】
このとき、図３（ｅ）の平面図に示すように、アライメントマークのパターン開口領域はバリアメタル膜３０３（第１の膜）の材料である例えばＴａＮがアライメントマークとして、また、非開口領域は金属膜３０４（第２の膜）の材料である例えば銅が透明である層間絶縁膜３０７および拡散防止膜３０６を通して光学的に視認される。この場合、第１の膜材料であるＴａＮの色彩（第１の色彩）と、このＴａＮとは異なる第２の膜材料である銅との色彩（第２の色彩）とが相違することは周知であるので説明を略する。この金属の組み合わせはＴａＮと銅とに限定されない。
【００４７】
なお、図３（ｅ）に示す工程において、さらにウエハ全面をエッチバックすることにより、開口部３０８から覗くバリアメタル膜３０３を部分的に除去してもよい。このとき、アライメントマークのパターン開口領域は半導体基板３００表面が、非開口領域は銅が視認される。
【００４８】
また、図３（ｅ）に示す工程において、ウェットエッチング法により、開口部３０８から金属膜３０４を全て除去し、続いて、ウエハ全面をエッチバックすることにより、開口部３０８からのぞくバリアメタル膜３０３を部分的に除去してもよい。このとき、アライメントマークのパターン開口領域は半導体基板３００表面が、非開口領域はＴａＮ膜が視認される。
【００４９】
（第４の実施形態）
図４（ａ）〜図４（ｄ）は、本発明の第４の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図４（ｅ）は図４（ｄ）におけるアライメントマークの平面図である。
【００５０】
まず、図４（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板４００上に、ＣＶＤ法により、例えば厚さ２００ｎｍのＳｉＯＣ膜からなる絶縁膜４０１を堆積する。続いて、フォトリソグラフィ法及びドライエッチング法を用いて、絶縁膜４０１にダミー配線溝４０２を形成する。次に、ＣＶＤ法もしくはスパッタ法により、絶縁膜４０１に形成したダミー配線溝４０２を埋めるように、例えば、厚さ３０ｎｍのバリアメタル膜４０３および厚さ７００ｎｍの金属膜４０４を堆積する。その後、ＣＭＰ法により、金属膜４０４およびバリアメタル膜４０３を研磨し、ダミー配線４０５を形成する。金属膜４０４としては例えば銅（Ｃｕ）、バリアメタル膜４０３としては例えばタンタル窒化膜（ＴａＮ）を用いる。
【００５１】
次に、図４（ｂ）に示すように、選択メッキ法により、ダミー配線４０５の表面部分のみに例えば厚さ３０ｎｍのＣｏＷＰからなるキャップメタル膜４０６を堆積する。
【００５２】
次に、図４（ｃ）に示すように、ＣＶＤ法により、例えば厚さ５０ｎｍのＳｉＣＮ膜からなる拡散防止膜４０７および厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜４０８を堆積する。
【００５３】
次に、図４（ｄ）に示すように、フォトリソグラフィ法及びドライエッチング法を用いて、層間絶縁膜４０８、拡散防止膜４０７およびキャップメタル膜４０６に開口部４０９を形成し、金属膜４０４を露出させる。
【００５４】
このとき、図４（ｅ）の平面図に示すように、アライメントマークのパターン開口領域は金属膜４０４（第１の膜）の材料である例えばＣｕがアライメントマークとして、また、非開口領域はキャップメタル膜４０６（第２の膜）の材料であるＣｏＷＰが透明である層間絶縁膜４０８および拡散防止膜４０７を通して光学的に視認される。この場合、第１の膜材料である銅の色彩（第１の色彩）と、この銅とは異なる第２の膜材料であるＣｏＷＰの色彩（第２の色彩）とが相違することは周知であるので説明を略する。この金属の組み合わせはＣｏＷＰと銅とに限定されない。
【００５５】
ここでは、金属膜４０４の拡散防止層に拡散防止膜４０７を用いているが、それは拡散防止効果をより高めるためのもので、キャップメタル膜にも拡散防止効果は備わっていることから、アライメントークの視認性を高めるためには、必ずしも拡散防止膜４０７を必要としない。
【００５６】
なお、本発明の第３の実施形態と同様に、図４（ｄ）に示す工程において、ウェットエッチング法により、開口部４０９から金属膜４０４をバリアメタル膜４０３が露出するまで除去してもよい。このとき、アライメントマークのパターン開口領域はＴａＮ膜が、非開口領域はＣｏＷＰ膜が視認される。
【００５７】
また、本発明の第３の実施形態と同様に、図４（ｄ）に示す工程において、ウェットエッチング法により、開口部４０９から金属膜４０４をバリアメタル膜４０３が露出するまで除去し、続いて、ウエハ全面をエッチバックすることにより、開口部４０９からのぞくバリアメタル膜４０３を部分的に除去してもよい。このとき、アライメントマークのパターン開口領域は半導体基板４００表面が、非開口領域はＣｏＷＰ膜が視認される。
【００５８】
（第５の実施形態）
図５（ａ）〜図５（ｃ）は、本発明の第５の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図５（ｃ）は図５（ｂ）におけるアライメントマークの平面図である。
【００５９】
まず、図５（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板５００上に、ＣＶＤ法もしくはスパッタ法により、例えば、厚さ１００ｎｍの密着層５０１、厚さ３００ｎｍの金属膜５０２および厚さ１００ｎｍの反射防止膜５０３を堆積する。密着層５０１としては例えば、ＴｉＮ／Ｔｉ積層膜、金属膜５０２としては例えばアルミニウム（Ａｌ）、反射防止膜５０３としては例えばチタン窒化膜（ＴｉＮ）を用いる。続いて、フォトリソグラフィ法及びドライエッチング法を用いて、ダミー配線５０４を形成する。
【００６０】
次に、図５（ｂ）に示すように、ＣＶＤ法により、厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜５０５を堆積し、ＣＭＰ法により、層間絶縁膜５０５を研磨し、平坦化を行う。
【００６１】
次に、図５（ｃ）に示すように、フォトリソグラフィ法及びドライエッチング法を用いて、層間絶縁膜５０５および反射防止膜５０３に開口部５０６を形成し、金属膜５０２を露出させる。
【００６２】
このとき、図５（ｄ）の平面図に示すように、アライメントマークのパターン開口領域は金属膜５０２（第１の膜）の材料であるＡｌが、また、非開口領域は反射防止膜５０３（第２の膜）のＴｉＮが透明である層間絶縁膜５０５を通して光学的に視認される。この場合、第１の膜材料であるＡｌの色彩（第１の色彩）と、このＡｌとは異なる第２の膜材料であるＴｉＮの色彩（第２の色彩）とが相違することは周知であるので説明を略する。この金属の組み合わせはＴｉＮとＡｌとに限定されない。
【００６３】
なお、図５（ｃ）に示す工程において、密着層５０１を露出させてもよい。反射防止膜にＴｉＮ、密着層にＴｉＮ／Ｔｉ積層膜を用いた場合は、開口領域と非開口領域で視認される材料が同じＴｉＮであるため、そのときは密着層５０１のＴｉ膜が露出するまで開口すればよい。このとき、アライメントマークのパターン開口領域はＴｉ膜が、非開口領域はＴｉＮ膜が視認される。
【００６４】
また、図５（ｃ）に示す工程において、密着層５０１に開口部５０６を形成してもよい。このとき、アライメントマークのパターン開口領域は半導体基板５００表面が、非開口領域はＴｉＮ膜が視認される。
【００６５】
（第６の実施形態）
図６（ａ）〜図６（ｃ）は、本発明の第６の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図６（ｄ）は図６（ｃ）におけるアライメントマークの平面図である。
【００６６】
まず、図６（ａ）に示すように、トランジスタ等の半導体素子を形成した半導体基板６００上に、ＣＶＤ法により、例えば厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜６０１を堆積する。
【００６７】
次に、図６（ｂ）に示すように、フォトリソグラフィ法およびドライエッチング法を用いて、層間絶縁膜６０１に開口部６０２を形成する。
【００６８】
次に、図６（ｃ）に示すように、ＣＶＤ法もしくはスパッタ法により、層間絶縁膜６０１に形成した開口部６０２を埋めるように、例えば、厚さ３０ｎｍの金属膜６０３を堆積する。金属膜６０３としては例えばアルミニウム（Ａｌ）を用いる。その後、ウエハ全面をエッチバックすることにより、開口部６０２内にのみ金属膜６０３を残す。
【００６９】
このとき、図６（ｄ）の平面図に示すように、アライメントマークのパターン開口領域は金属膜６０３（第１の膜）の材料であるＡｌ（第１の色彩を有する）がアライメントマークとして、また、非開口領域は半導体基板６００（第２の膜）表面（第２の色彩を有する）が透明である層間絶縁膜６０１を通して光学的に視認される。
【００７０】
アライメントマークの使用が終われば、開口部６０２内に残った金属膜６０３はアルカリ性の溶液で洗浄することにより、取り除くことができる。
【００７１】
（第７の実施形態）
図７（ａ）〜図７（ｂ）は、本発明の第７の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図７（ｃ）は図７（ｂ）におけるアライメントマークの平面図である。
【００７２】
まず、図７（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板７００上に、ＣＶＤ法により、例えば厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜７０１を堆積し、続いて、ＣＶＤ法もしくはスパッタ法により、例えば厚さ１００ｎｍのＴｉＮ膜からなる反射防止膜７０２を堆積する。
【００７３】
次に、図７（ｂ）に示すように、フォトリソグラフィ法およびドライエッチング法を用いて、反射防止膜７０２および層間絶縁膜７０１に開口部７０３を形成する。
【００７４】
このとき、図７（ｃ）の平面図に示すように、アライメントマークのパターン開口領域は半導体基板７００（第１の膜）表面（第１の色彩を有する）がアライメントマークとして透明である層間絶縁膜７００を通して、また、非開口領域は反射防止膜７０２（第２の膜）の材料であるＴｉＮ（第２の色彩を有する）が視認される。
【００７５】
アライメントマークの使用が終われば、反射防止膜７０２はウエハ全面をエッチバックすることにより、取り除くことができる。
【００７６】
ここでは、非開口領域から視認される材料に反射防止膜を用いているが、それは図７（ｂ）におけるフォトリソグラフィー工程を効果的に行うためのもので、アライメントマークの視認性を高めるためには、必ずしも反射防止効果が備わっている材料を必要としない。
【産業上の利用可能性】
【００７７】
本発明の半導体装置は、ビアファーストデュアルダマシンプロセスを用いた半導体装置に利用することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の第１の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図２】本発明の第２の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図３】本発明の第３の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図４】本発明の第４の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図５】本発明の第５の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図６】本発明の第６の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図７】本発明の第７の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図８】従来のアライメントマークの平面図
【図９】従来のアライメントマークを備えた半導体装置の断面図
【図１０】従来の半導体装置の製造工程におけるアライメントマークの製造方法を示す断面図
【図１１】従来のアライメントマークを示す平面図
【符号の説明】
【００７９】
１００、２００、３００、４００、５００、６００、７００…半導体基板
１０１、２０１、３０１、４０１、６０１、７０１・・・絶縁膜
１０２、２０２、３０２、４０２・・・ダミー配線溝
１０３、２０３、３０３、４０３、６０３・・・バリアメタル膜
１０４、２０４、３０４、４０４、５０２・・・金属膜
１０５、２０５、３０５、４０５、５０４ ダミー配線
１０６、２０６、３０６、４０７・・・拡散防止膜
１０７、２０７、３０７、４０８、５０５・・・層間絶縁膜
１０８、２０８、３０８、４０９、５０６、６０２、７０３・・・開口部
１０９・・・酸化銅
２０９、４０６、７０２・・・キャップメタル膜
５０１・・・密着層
５０３、７０２・・・反射防止膜
【技術分野】
【０００１】
本発明は、半導体装置の製造過程において、層間絶縁膜を開口して形成されるアライメントマーク、このアライメントマークの製造方法に関するものである。
【背景技術】
【０００２】
システムＬＳＩを高速化する方法の１つに、層間絶縁膜として低誘電率膜を使用して配線間容量を低減し、かつＣｕ埋め込み配線をダマシン法により形成して電気抵抗を低減した多層配線構造が提案されている。ダマシン法は半導体製造プロセスにおいて下地の絶縁膜に配線用の溝（配線溝）を形成し、その配線溝に配線材を埋め込む方法であり、これには配線だけを埋め込むシングルダマシン法と、配線とビアホールとを埋め込むデュアルダマシン法とがある。
【０００３】
多層配線において下層配線に接続する上層配線を形成するために、ダマシン法によるＣｕ配線用の配線溝及びビアホールをエッチングにより形成する際には、次の工程で必要になるアライメントマークも同時に加工、形成することが多い。アライメントマークはステッパー等でマスクパターンをウエハ上に転写する場合、既に形成されているウエハ上のアライメントマークを光学的に読み取り、これにマスク上のアライメントマークを位置合わせする（アライメント）ためのものである。
【０００４】
従来のアライメントマーク２は、図８（ａ）に示すように、正方形環状部４とＬ字体部６とから構成されたパターンを有し、絶縁膜をエッチングして開口して、下層配線と同時に形成されたダミー配線部を露出させることにより形成される。または、アライメントマークとして、図８（ｂ）に示すように、十字型から構成されたパターンを有し、絶縁膜をエッチングして開口して、下層配線と同時に形成されたダミー配線部を露出させることにより形成される。
【０００５】
図９を参照して、ダマシン法による配線形成に際し、アライメントマークとビアホールとを同時に形成する従来の方法を説明する。ダマシン法により配線を形成する基板１０は、図９（ａ）に示すように、トランジスタ１２等が形成されたＳｉ基板１４上に、層間絶縁膜として設けられたＢＰＳＧ膜１６、ＢＰＳＧ膜１６上にＣＶＤ法により成膜された第１のＳｉＣ膜２２／第１のＳｉＯＣＨ膜２４の積層膜、及び第１のＳｉＯＣＨ膜２４上にＣＶＤ法により成膜された第２のＳｉＣ膜２８／第２のＳｉＯＣＨ膜３０の積層膜の積層構造を備えている。
【０００６】
また、基板１０は、シングルダマシン法及びＣＭＰ法を適用して第１のＳｉＯＣＨ膜２４に埋め込み配線として形成されたＣｕ溝配線２６とＣｕダミー配線部２７とを備え、更に、第１のＳｉＣ膜２２及びＢＰＳＧ膜１６を貫通して、トランジスタ１２の能動層１８にＣｕ溝配線２６を接続するＷ（タングステン）プラグ２０とを備えている。第１のＳｉＣ膜２２は、Ｃｕ溝配線２６及びダミー配線部２７からＣｕが下方に拡散するのを防止する拡散防止膜の役割を有する。Ｗプラグ２０は、下層配線であるＣｕ溝配線２６と能動層１８とを接続する第１のメタルコンタクトとして形成されている。
【０００７】
上述の配線構造を有する基板に上層配線を形成する際には、第２のＳｉＣ膜２８／第２のＳｉＯＣＨ膜３０の積層膜を貫通してＣｕ溝配線２６に連通するビアホール及びＣｕ溝配線部上にアライメントマークを形成する。
【０００８】
先ず、第２のＳｉＯＣＨ膜３０上にリソグラフィー法によりレジストマスク３２を形成する。レジストマスク３２は、第２のメタルコンタクト形成用のビアホール３４のパターン開口３４ａ、アライメントマーク３６形成用のパターン開口３６ａ等のパターン開口を備えている。アライメントマーク３６を形成するパターン開口３６ａは、図８に示したアライメントマーク２と同じパターンである。レジストマスク３２をマスクとして、第２のＳｉＯＣＨ膜３０／第２のＳｉＣ２８の積層膜にコンタクトエッチングを施して、ビアホール３４及びアライメントマーク３６を形成する。上記エッチングは、ビアホール開口に適正なエッチング条件に設定されているので、ビアホール３６は、側壁荒れ、ストライエーションの無いテーパ角８８°程度の良好な開口形状で形成される。
【０００９】
しかし、上記エッチングは、第２のＳｉＯＣＨ膜３０のエッチング残り(図示略)が、アライメントマーク３６を開口する第２のＳｉＣ膜２８上に発生し、アライメントマーク３６の形成が途中で停止して中途半端な形状のマークになり、上から見ると、例えばマーク底が２重に見えたり、マークの輪郭のシャープさが無くなったりして、輪郭が不明瞭で認識し難いマークになるという問題があった。このような形状不良のアライメントマーク３６をアライメントマークとして使って、第２のＳｉＯＣＨ膜３０上に形成された図示しない第３のＳｉＯＣＨ／ＳｉＣ積層膜に形成される図示しないアライメントマークと、リソグラフィー工程でアライメントを行った場合は、十分なアライメント精度が得られず、合わせズレを起こしてしまう。
【００１０】
合わせズレの大きさが、設計寸法に対する合わせズレ許容範囲以上になると、多層配線の回路に導通不良の箇所や短絡する箇所が発生して回路が正常に動作しなかったり、デバイスの性能、品質が著しく低下したりする。
【００１１】
このような従来の課題に対して特許文献１の明細書には、ビアホールとアライメントマークとを同じエッチング工程で形成する際、正確でシャープな輪郭で形成できるアライメントマークを提供し、また、ビアホールのエッチング工程と同じ工程で、正確なシャープな輪郭のアライメントマークを形成できる、半導体装置の製造方法を提供したと記載されている。
【００１２】
以下、上記特許文献１の明細書に記載されているアライメントマークを備えた半導体装置を図１０を参照して説明する。
【００１３】
図１０（ａ）（ｂ）は、それぞれ、特許文献１の半導体装置を製造する際の工程毎の基板断面図である。基板１０に、ビアホール３４と、アライメントマーク４０とを同時に形成する。先ず、図１０（ａ）に示すように、第２のＳｉＯＣＨ膜３０上にリソグラフィー法によりレジストマスク７０を形成する。このレジストマスク７０は、第２のメタルコンタクト形成用のビアホール３４のパターン開口３４ａ、アライメントマーク４０形成用のパターン開口４０ａ等のパターン開口を備えている。レジストマスク７０をマスクとし、従来と同じエッチング条件で第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８の積層膜にコンタクトエッチングを施して、ビアホール３４及びアライメントマーク４０を形成する。
【００１４】
上述のエッチングにより、図１０（ｂ）に示すように、第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８の積層膜に、Ｃｕ溝配線２６に連通する第２のメタルコンタクト形成用ビアホール３４を、Ｃｕダミー配線部２７上にアライメントマーク４０を形成する。
【００１５】
以上において、特許文献１の明細書の記載によると、設計通りの正確さでシャープな輪郭のアライメントマーク４０を形成することができるとしている。
【００１６】
図１１は特許文献１の製造方法におけるアライメントマークの平面図である。このアライメントマーク４０は、下層配線に上層配線を接続するメタルコンタクトを形成するビアホールを層間絶縁膜に開口する際に、ビアホールを開口する同じエッチング工程で層間絶縁膜に開口するアライメントマークである。アライメントマーク４０は、ドット４２の千鳥状３列縦隊以上の集合体によりそれぞれ形成されている。
【００１７】
以上の構成を備えたアライメントマーク４０においては、Ｃｕダミー配線部２７が第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８の積層膜に覆われている領域と覆われていない領域４４，４６とが視認により識別されることにより機能するようになっている。すなわち、アライメントマーク４０は、Ｃｕダミー配線部２７上の第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８の積層膜の有無により識別される。
【００１８】
しかしながら、第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８は透明であるために、アライメントマーク４０の開口領域と非開口領域とで共にＣｕダミー配線部２７が視認されてしまう。そのように視認されてしまうと、アライメントマーク４０の視認による識別は、第２のＳｉＯＣＨ膜３０／第２のＳｉＣ膜２８の積層膜の段差により行う以外にはなくなり、この段差の視認は極めて困難を伴う。例えばアライメントマーク４０の合わせずれが、例えば２０ｎｍ以上となると、配線間ショート等の配線不良が発生する。
【特許文献１】特開２００３−２０９０３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明により解決すべき課題は、アライメントマークの視認性を高くすることである。
【課題を解決するための手段】
【００２０】
本発明に係るアライメントマークは、半導体装置の製造過程において、層間絶縁膜を開口して形成されるアライメントマークであって、上記開口内に第１の色彩を有する第１の膜がアライメントマークとして形成されており、平面方向視で第１の膜の周囲に上記第１の色彩とは異なる第２の色彩を有する第２の膜が形成されており、当該アライメントマークは上記両色彩の相違により視認可能となっていることを特徴とするものである。
【００２１】
アライメントマークは開口内の一部に視認される場合も開口内の全体に視認される場合も含む。したがって、開口内に第２の膜の一部等が存在しても、平面視方向では第１の膜の周囲に第２の膜が視認される場合を含むことができる。色彩は光学的に第１の色彩と第２の色彩とを区別して視認することができる色であればよい。
【００２２】
層間絶縁膜の上にさらに別の不透明な層が積層されるとアライメントマークを光学的に視認することはできなくなる。しかしながら、本発明は半導体装置の全製造過程のうちの１つないしは複数の製造過程の段階においてアライメントマークを視認することができる構造を有する場合は、半導体装置の製造完了後ではアライメントマークを平面視方向から視認することができなくても、本発明に含むことができる。
【００２３】
本発明においては、アライメントマークが第１の膜で構成されているので、当該第１の膜を平面視方向から視認する場合、その周囲の第２の膜とは色彩の相違から識別することができる。この場合の識別は、光学顕微鏡により得た光学像の信号処理により容易に実施することができる。
【００２４】
従来のアライメントマークは透明でありまたその周囲も透明であり、したがって、アライメントマークの識別はアライメントマークとその周囲との段差に基づく光の陰影によるエッジ処理によるものであり、アライメントマークの識別が容易ではない。
【発明の効果】
【００２５】
本発明によれば、色彩の相違によりアライメントマークを視認して識別することができるので、従来よりも高い視認性のアライメントマークを提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付した図面を参照して、本発明の実施の形態に係るアライメントマークおよびその製造方法を説明すると、図１（ａ）〜図１（ｄ）は、アライメントマークの製造工程を示す断面図、図１（ｅ）は図１（ｄ）におけるアライメントマークの平面図である。
【００２７】
図１（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板１００上に、ＣＶＤ法により、例えば厚さ２００ｎｍのＳｉＯＣ膜からなる絶縁膜１０１を堆積する。
【００２８】
続いて、フォトリソグラフィ法およびドライエッチング法を用いて、絶縁膜１０１にダミー配線溝１０２を形成する。
【００２９】
次に、ＣＶＤ法またはスパッタ法により、絶縁膜１０１に形成したダミー配線溝１０２を埋めるように、例えば、厚さ３０ｎｍのバリアメタル膜１０３および厚さ７００ｎｍの金属膜１０４を堆積する。
【００３０】
その後、ＣＭＰ法(化学的機械研磨)により、金属膜１０４およびバリアメタル膜１０３を研磨し、ダミー配線１０５を形成する。金属膜１０４としては、例えば、銅（Ｃｕ）、バリアメタル膜１０３としては例えば、タンタル窒化膜（ＴａＮ）を用いる。
【００３１】
次に、図１（ｂ）に示すように、ＣＶＤ法により、例えば厚さ５０ｎｍのＳｉＣＮ膜からなる拡散防止膜１０６および厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜１０７を堆積する。
【００３２】
次に、図１（ｃ）に示すように、フォトリソグラフィ法およびドライエッチング法を用いて、層間絶縁膜１０７および拡散防止膜１０６に開口部１０８を形成し、金属膜１０４を露出させる。
【００３３】
最後に、図１（ｄ）に示すように、例えば、酸素雰囲気中で３００℃で１分間晒すことにより、金属膜１０４が露出した表面部分のみを酸化して酸化膜１０９とする。
【００３４】
この場合、金属膜１０４を銅膜とすると、酸化膜１０９は酸化銅膜となる。このとき、図１（ｅ）の平面図に示すように、アライメントマークのパターン開口領域は金属膜１０４の酸化膜（第１の膜）である例えば酸化銅がアライメントマークとして、また、非開口領域には透明である層間絶縁膜１０７を通して金属膜１０４（第２の膜）である例えば銅が光学的に視認される。この場合、第１の膜材料である酸化銅の色彩（第１の色彩）と、この酸化銅とは異なる材料である第２の膜材料である銅との色彩（第２の色彩）とが相違することは周知であるので説明を略する。酸化すると変色する金属の種類は銅に限定されない。
【００３５】
（第２の実施の形態）
図２（ａ）〜図２（ｄ）は、本発明の第２の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図２（ｅ）は図２（ｄ）におけるアライメントマークの平面図である。
【００３６】
まず、図２（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板２００上に、ＣＶＤ法により、例えば厚さ２００ｎｍのＳｉＯＣ膜からなる絶縁膜２０１を堆積する。続いて、フォトリソグラフィ法及びドライエッチング法を用いて、絶縁膜２０１にダミー配線溝２０２を形成する。次に、ＣＶＤ法もしくはスパッタ法により、絶縁膜２０１に形成したダミー配線溝２０２を埋めるように、例えば、厚さ３０ｎｍのバリアメタル膜２０３および厚さ７００ｎｍの金属膜２０４を堆積する。その後、ＣＭＰ法により、金属膜２０４およびバリアメタル膜２０３を研磨し、ダミー配線２０５を形成する。金属膜２０４としては例えば銅（Ｃｕ）、バリアメタル膜２０３としては例えばタンタル窒化膜（ＴａＮ）を用いる。
【００３７】
次に、図２（ｂ）に示すように、ＣＶＤ法により、例えば厚さ５０ｎｍのＳｉＣＮ膜からなる拡散防止膜２０６および厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜２０７を堆積する。
【００３８】
次に、図２（ｃ）に示すように、フォトリソグラフィ法及びドライエッチング法を用いて、層間絶縁膜２０７および拡散防止膜２０６に開口部２０８を形成し、金属膜２０４を露出させる。
【００３９】
次に、図２（ｄ）に示すように、選択メッキ法により、金属膜２０４の露出した表面部分のみに例えば厚さ３０ｎｍのＣｏＷＰからなるキャップメタル膜２０９を堆積する。
【００４０】
このとき、図２（ｅ）の平面図に示すように、アライメントマークのパターン開口領域はキャップメタル膜２０９（第１の膜）の材料である例えばＣｏＷＰがアライメントマークとして、また、非開口領域は金属膜２０４（第２の膜）の材料である例えば銅が透明である層間絶縁膜２０７および拡散防止膜２０６を通して光学的に視認される。この場合、第１の膜材料であるＣｏＷＰの色彩（第１の色彩）と、このＣｏＷＰとは異なる第２の膜材料である銅との色彩（第２の色彩）とが相違することは周知であるので説明を略する。この金属の組み合わせはＣｏＷＰと銅とに限定されない。
【００４１】
（第３の実施形態）
図３（ａ）〜図３（ｄ）は、本発明の第３の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図３（ｅ）は図３（ｄ）におけるアライメントマークの平面図である。
【００４２】
まず、図３（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板３００上に、ＣＶＤ法により、例えば厚さ２００ｎｍのＳｉＯＣ膜からなる絶縁膜３０１を堆積する。続いて、フォトリソグラフィ法及びドライエッチング法を用いて、絶縁膜３０１にダミー配線溝３０２を形成する。次に、ＣＶＤ法もしくはスパッタ法により、絶縁膜３０１に形成したダミー配線溝３０２を埋めるように、例えば、厚さ３０ｎｍのバリアメタル膜３０３および厚さ７００ｎｍの金属膜３０４を堆積する。その後、ＣＭＰ法により、金属膜３０４およびバリアメタル膜３０３を研磨し、ダミー配線３０５を形成する。金属膜３０４としては例えば銅（Ｃｕ）、バリアメタル膜３０３としては例えばタンタル窒化膜（ＴａＮ）を用いる。
【００４３】
次に、図３（ｂ）に示すように、ＣＶＤ法により、例えば厚さ５０ｎｍのＳｉＣＮ膜からなる拡散防止膜３０６および厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜３０７を堆積する。
【００４４】
次に、図３（ｃ）に示すように、フォトリソグラフィ法及びドライエッチング法を用いて、層間絶縁膜３０７および拡散防止膜３０６に開口部３０８を形成し、金属膜３０４を露出させる。
【００４５】
次に、図３（ｄ）に示すように、ウェットエッチング法により、開口部３０８において、金属膜３０４をバリアメタル膜３０３が露出するまで除去する。
【００４６】
このとき、図３（ｅ）の平面図に示すように、アライメントマークのパターン開口領域はバリアメタル膜３０３（第１の膜）の材料である例えばＴａＮがアライメントマークとして、また、非開口領域は金属膜３０４（第２の膜）の材料である例えば銅が透明である層間絶縁膜３０７および拡散防止膜３０６を通して光学的に視認される。この場合、第１の膜材料であるＴａＮの色彩（第１の色彩）と、このＴａＮとは異なる第２の膜材料である銅との色彩（第２の色彩）とが相違することは周知であるので説明を略する。この金属の組み合わせはＴａＮと銅とに限定されない。
【００４７】
なお、図３（ｅ）に示す工程において、さらにウエハ全面をエッチバックすることにより、開口部３０８から覗くバリアメタル膜３０３を部分的に除去してもよい。このとき、アライメントマークのパターン開口領域は半導体基板３００表面が、非開口領域は銅が視認される。
【００４８】
また、図３（ｅ）に示す工程において、ウェットエッチング法により、開口部３０８から金属膜３０４を全て除去し、続いて、ウエハ全面をエッチバックすることにより、開口部３０８からのぞくバリアメタル膜３０３を部分的に除去してもよい。このとき、アライメントマークのパターン開口領域は半導体基板３００表面が、非開口領域はＴａＮ膜が視認される。
【００４９】
（第４の実施形態）
図４（ａ）〜図４（ｄ）は、本発明の第４の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図４（ｅ）は図４（ｄ）におけるアライメントマークの平面図である。
【００５０】
まず、図４（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板４００上に、ＣＶＤ法により、例えば厚さ２００ｎｍのＳｉＯＣ膜からなる絶縁膜４０１を堆積する。続いて、フォトリソグラフィ法及びドライエッチング法を用いて、絶縁膜４０１にダミー配線溝４０２を形成する。次に、ＣＶＤ法もしくはスパッタ法により、絶縁膜４０１に形成したダミー配線溝４０２を埋めるように、例えば、厚さ３０ｎｍのバリアメタル膜４０３および厚さ７００ｎｍの金属膜４０４を堆積する。その後、ＣＭＰ法により、金属膜４０４およびバリアメタル膜４０３を研磨し、ダミー配線４０５を形成する。金属膜４０４としては例えば銅（Ｃｕ）、バリアメタル膜４０３としては例えばタンタル窒化膜（ＴａＮ）を用いる。
【００５１】
次に、図４（ｂ）に示すように、選択メッキ法により、ダミー配線４０５の表面部分のみに例えば厚さ３０ｎｍのＣｏＷＰからなるキャップメタル膜４０６を堆積する。
【００５２】
次に、図４（ｃ）に示すように、ＣＶＤ法により、例えば厚さ５０ｎｍのＳｉＣＮ膜からなる拡散防止膜４０７および厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜４０８を堆積する。
【００５３】
次に、図４（ｄ）に示すように、フォトリソグラフィ法及びドライエッチング法を用いて、層間絶縁膜４０８、拡散防止膜４０７およびキャップメタル膜４０６に開口部４０９を形成し、金属膜４０４を露出させる。
【００５４】
このとき、図４（ｅ）の平面図に示すように、アライメントマークのパターン開口領域は金属膜４０４（第１の膜）の材料である例えばＣｕがアライメントマークとして、また、非開口領域はキャップメタル膜４０６（第２の膜）の材料であるＣｏＷＰが透明である層間絶縁膜４０８および拡散防止膜４０７を通して光学的に視認される。この場合、第１の膜材料である銅の色彩（第１の色彩）と、この銅とは異なる第２の膜材料であるＣｏＷＰの色彩（第２の色彩）とが相違することは周知であるので説明を略する。この金属の組み合わせはＣｏＷＰと銅とに限定されない。
【００５５】
ここでは、金属膜４０４の拡散防止層に拡散防止膜４０７を用いているが、それは拡散防止効果をより高めるためのもので、キャップメタル膜にも拡散防止効果は備わっていることから、アライメントークの視認性を高めるためには、必ずしも拡散防止膜４０７を必要としない。
【００５６】
なお、本発明の第３の実施形態と同様に、図４（ｄ）に示す工程において、ウェットエッチング法により、開口部４０９から金属膜４０４をバリアメタル膜４０３が露出するまで除去してもよい。このとき、アライメントマークのパターン開口領域はＴａＮ膜が、非開口領域はＣｏＷＰ膜が視認される。
【００５７】
また、本発明の第３の実施形態と同様に、図４（ｄ）に示す工程において、ウェットエッチング法により、開口部４０９から金属膜４０４をバリアメタル膜４０３が露出するまで除去し、続いて、ウエハ全面をエッチバックすることにより、開口部４０９からのぞくバリアメタル膜４０３を部分的に除去してもよい。このとき、アライメントマークのパターン開口領域は半導体基板４００表面が、非開口領域はＣｏＷＰ膜が視認される。
【００５８】
（第５の実施形態）
図５（ａ）〜図５（ｃ）は、本発明の第５の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図５（ｃ）は図５（ｂ）におけるアライメントマークの平面図である。
【００５９】
まず、図５（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板５００上に、ＣＶＤ法もしくはスパッタ法により、例えば、厚さ１００ｎｍの密着層５０１、厚さ３００ｎｍの金属膜５０２および厚さ１００ｎｍの反射防止膜５０３を堆積する。密着層５０１としては例えば、ＴｉＮ／Ｔｉ積層膜、金属膜５０２としては例えばアルミニウム（Ａｌ）、反射防止膜５０３としては例えばチタン窒化膜（ＴｉＮ）を用いる。続いて、フォトリソグラフィ法及びドライエッチング法を用いて、ダミー配線５０４を形成する。
【００６０】
次に、図５（ｂ）に示すように、ＣＶＤ法により、厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜５０５を堆積し、ＣＭＰ法により、層間絶縁膜５０５を研磨し、平坦化を行う。
【００６１】
次に、図５（ｃ）に示すように、フォトリソグラフィ法及びドライエッチング法を用いて、層間絶縁膜５０５および反射防止膜５０３に開口部５０６を形成し、金属膜５０２を露出させる。
【００６２】
このとき、図５（ｄ）の平面図に示すように、アライメントマークのパターン開口領域は金属膜５０２（第１の膜）の材料であるＡｌが、また、非開口領域は反射防止膜５０３（第２の膜）のＴｉＮが透明である層間絶縁膜５０５を通して光学的に視認される。この場合、第１の膜材料であるＡｌの色彩（第１の色彩）と、このＡｌとは異なる第２の膜材料であるＴｉＮの色彩（第２の色彩）とが相違することは周知であるので説明を略する。この金属の組み合わせはＴｉＮとＡｌとに限定されない。
【００６３】
なお、図５（ｃ）に示す工程において、密着層５０１を露出させてもよい。反射防止膜にＴｉＮ、密着層にＴｉＮ／Ｔｉ積層膜を用いた場合は、開口領域と非開口領域で視認される材料が同じＴｉＮであるため、そのときは密着層５０１のＴｉ膜が露出するまで開口すればよい。このとき、アライメントマークのパターン開口領域はＴｉ膜が、非開口領域はＴｉＮ膜が視認される。
【００６４】
また、図５（ｃ）に示す工程において、密着層５０１に開口部５０６を形成してもよい。このとき、アライメントマークのパターン開口領域は半導体基板５００表面が、非開口領域はＴｉＮ膜が視認される。
【００６５】
（第６の実施形態）
図６（ａ）〜図６（ｃ）は、本発明の第６の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図６（ｄ）は図６（ｃ）におけるアライメントマークの平面図である。
【００６６】
まず、図６（ａ）に示すように、トランジスタ等の半導体素子を形成した半導体基板６００上に、ＣＶＤ法により、例えば厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜６０１を堆積する。
【００６７】
次に、図６（ｂ）に示すように、フォトリソグラフィ法およびドライエッチング法を用いて、層間絶縁膜６０１に開口部６０２を形成する。
【００６８】
次に、図６（ｃ）に示すように、ＣＶＤ法もしくはスパッタ法により、層間絶縁膜６０１に形成した開口部６０２を埋めるように、例えば、厚さ３０ｎｍの金属膜６０３を堆積する。金属膜６０３としては例えばアルミニウム（Ａｌ）を用いる。その後、ウエハ全面をエッチバックすることにより、開口部６０２内にのみ金属膜６０３を残す。
【００６９】
このとき、図６（ｄ）の平面図に示すように、アライメントマークのパターン開口領域は金属膜６０３（第１の膜）の材料であるＡｌ（第１の色彩を有する）がアライメントマークとして、また、非開口領域は半導体基板６００（第２の膜）表面（第２の色彩を有する）が透明である層間絶縁膜６０１を通して光学的に視認される。
【００７０】
アライメントマークの使用が終われば、開口部６０２内に残った金属膜６０３はアルカリ性の溶液で洗浄することにより、取り除くことができる。
【００７１】
（第７の実施形態）
図７（ａ）〜図７（ｂ）は、本発明の第７の実施形態に係るアライメントマークの製造工程を示す断面図である。また、図７（ｃ）は図７（ｂ）におけるアライメントマークの平面図である。
【００７２】
まず、図７（ａ）に示す工程において、トランジスタ等の半導体素子を形成した半導体基板７００上に、ＣＶＤ法により、例えば厚さ４００ｎｍのＳｉＯＣ膜からなる層間絶縁膜７０１を堆積し、続いて、ＣＶＤ法もしくはスパッタ法により、例えば厚さ１００ｎｍのＴｉＮ膜からなる反射防止膜７０２を堆積する。
【００７３】
次に、図７（ｂ）に示すように、フォトリソグラフィ法およびドライエッチング法を用いて、反射防止膜７０２および層間絶縁膜７０１に開口部７０３を形成する。
【００７４】
このとき、図７（ｃ）の平面図に示すように、アライメントマークのパターン開口領域は半導体基板７００（第１の膜）表面（第１の色彩を有する）がアライメントマークとして透明である層間絶縁膜７００を通して、また、非開口領域は反射防止膜７０２（第２の膜）の材料であるＴｉＮ（第２の色彩を有する）が視認される。
【００７５】
アライメントマークの使用が終われば、反射防止膜７０２はウエハ全面をエッチバックすることにより、取り除くことができる。
【００７６】
ここでは、非開口領域から視認される材料に反射防止膜を用いているが、それは図７（ｂ）におけるフォトリソグラフィー工程を効果的に行うためのもので、アライメントマークの視認性を高めるためには、必ずしも反射防止効果が備わっている材料を必要としない。
【産業上の利用可能性】
【００７７】
本発明の半導体装置は、ビアファーストデュアルダマシンプロセスを用いた半導体装置に利用することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の第１の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図２】本発明の第２の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図３】本発明の第３の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図４】本発明の第４の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図５】本発明の第５の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図６】本発明の第６の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図７】本発明の第７の実施形態におけるアライメントマークの製造方法を示す断面図及びアライメントマークを示す平面図
【図８】従来のアライメントマークの平面図
【図９】従来のアライメントマークを備えた半導体装置の断面図
【図１０】従来の半導体装置の製造工程におけるアライメントマークの製造方法を示す断面図
【図１１】従来のアライメントマークを示す平面図
【符号の説明】
【００７９】
１００、２００、３００、４００、５００、６００、７００…半導体基板
１０１、２０１、３０１、４０１、６０１、７０１・・・絶縁膜
１０２、２０２、３０２、４０２・・・ダミー配線溝
１０３、２０３、３０３、４０３、６０３・・・バリアメタル膜
１０４、２０４、３０４、４０４、５０２・・・金属膜
１０５、２０５、３０５、４０５、５０４ ダミー配線
１０６、２０６、３０６、４０７・・・拡散防止膜
１０７、２０７、３０７、４０８、５０５・・・層間絶縁膜
１０８、２０８、３０８、４０９、５０６、６０２、７０３・・・開口部
１０９・・・酸化銅
２０９、４０６、７０２・・・キャップメタル膜
５０１・・・密着層
５０３、７０２・・・反射防止膜
【特許請求の範囲】
【請求項１】
半導体装置の製造過程において、層間絶縁膜を開口して形成されるアライメントマークであって、
上記開口内に第１の色彩を有する第１の膜がアライメントマークとして形成されており、
平面方向視で第１の膜の周囲に上記第１の色彩とは異なる第２の色彩を有する第２の膜が形成されており、
当該アライメントマークは上記両色彩の相違により視認可能となっている、ことを特徴とするアライメントマーク。
【請求項２】
上記第１の膜は、金属膜、金属酸化膜、金属窒化膜、絶縁膜、半導体基板のいずれかの材料からなり、
上記第２の膜は、金属膜、金属酸化膜、金属窒化膜、絶縁膜、半導体基板のいずれかのうち第１の膜とは色彩が異なる材料からなる、ことを特徴とする請求項１に記載のアライメントマーク。
【請求項３】
半導体装置の製造過程において、層間絶縁膜を開口して形成されるアライメントマークの製造方法であって、
上記開口内に第１の色彩を有する第１の膜を視認可能に形成する第１の工程と、
上記第１の色彩とは異なる第２の色彩を有する第２の膜を平面方向視で第１の膜の周囲に視認可能に形成する第２の工程と、
を備える、ことを特徴とするアライメントマークの製造方法。
【請求項４】
半導体基板上に形成された絶縁膜に金属膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜に開口部を形成して上記金属膜を露出させる第３の工程と、
上記開口部に露出した上記金属膜を酸化する第４の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項５】
半導体基板上に形成された絶縁膜に金属膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜に開口部を形成して上記金属膜を露出させる第３の工程と、
上記開口部に露出した上記金属膜上にキャップメタル膜を形成する第４の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項６】
半導体基板上に形成された絶縁膜にバリアメタル及び金属膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜に開口部を形成して上記金属膜を露出させる第３の工程と、
上記開口部に露出した金属膜を除去して上記バリアメタル膜を露出させる第４の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項７】
半導体基板上に形成された絶縁膜にバリアメタル及び金属膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜に開口部を形成して上記金属膜を露出させる第３の工程と、
上記開口部に露出した上記金属膜及び上記バリアメタルを除去して上記半導体基板を露出させる第４の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項８】
上記第４の工程は、上記金属膜の全てを除去することを特徴とする請求項７に記載のアライメントマークの製造方法。
【請求項９】
半導体基板上に形成された絶縁膜に金属膜及びキャップメタル膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜及び上記キャップメタル膜に開口部を形成して上記金属膜を露出させる第３の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項１０】
半導体基板上に形成された絶縁膜にバリアメタル膜、金属膜及びキャップメタル膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜及び上記キャップメタル膜に開口部を形成して上記金属膜を露出させる第３の工程と、
上記開口部に露出した金属膜を除去し手上記バリアメタル膜を露出させる第４の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項１１】
上記第４の工程は、上記金属膜の全てを除去することを特徴とする請求項１０に記載のアライメントマークの製造方法。
【請求項１２】
半導体基板上に密着層、金属膜及び反射防止膜からなる配線を形成する第１の工程と、
上記配線を覆うように半導体基板上に層間絶縁膜を形成する第２の工程と、
上記層間絶縁膜と上記反射防止膜に開口部を形成して上記金属膜を露出させる第３の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項１３】
上記第３の工程において、上記層間絶縁膜、上記反射防止膜及び上記金属膜に開口部を形成して上記密着層を露出させることを特徴とする請求項１２に記載のアライメントマークの製造方法。
【請求項１４】
上記第３の工程において、上記層間絶縁膜、上記反射防止膜、上記金属膜、及び上記密着膜に開口部を形成して上記半導体基板を露出させることを特徴とする請求項１２に記載のアライメントマークの製造方法。
【請求項１５】
半導体基板上に層間絶縁膜を形成する工程と、
上記層間絶縁膜に開口部を形成する工程と、
上記開口部を覆うように上記層間絶縁膜上に金属膜を形成する工程と、
上記層間絶縁膜上の上記金属膜を除去して上記開口部内にのみ上記金属膜を残す工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項１６】
半導体基板の上に層間絶縁膜を形成する工程と、
上記層間絶縁膜の上に反射防止膜を形成する工程と、
上記反射防止膜及び上記層間絶縁膜に開口を形成する工程と、を備えることを特徴とするアライメントマークの製造方法。
【請求項１】
半導体装置の製造過程において、層間絶縁膜を開口して形成されるアライメントマークであって、
上記開口内に第１の色彩を有する第１の膜がアライメントマークとして形成されており、
平面方向視で第１の膜の周囲に上記第１の色彩とは異なる第２の色彩を有する第２の膜が形成されており、
当該アライメントマークは上記両色彩の相違により視認可能となっている、ことを特徴とするアライメントマーク。
【請求項２】
上記第１の膜は、金属膜、金属酸化膜、金属窒化膜、絶縁膜、半導体基板のいずれかの材料からなり、
上記第２の膜は、金属膜、金属酸化膜、金属窒化膜、絶縁膜、半導体基板のいずれかのうち第１の膜とは色彩が異なる材料からなる、ことを特徴とする請求項１に記載のアライメントマーク。
【請求項３】
半導体装置の製造過程において、層間絶縁膜を開口して形成されるアライメントマークの製造方法であって、
上記開口内に第１の色彩を有する第１の膜を視認可能に形成する第１の工程と、
上記第１の色彩とは異なる第２の色彩を有する第２の膜を平面方向視で第１の膜の周囲に視認可能に形成する第２の工程と、
を備える、ことを特徴とするアライメントマークの製造方法。
【請求項４】
半導体基板上に形成された絶縁膜に金属膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜に開口部を形成して上記金属膜を露出させる第３の工程と、
上記開口部に露出した上記金属膜を酸化する第４の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項５】
半導体基板上に形成された絶縁膜に金属膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜に開口部を形成して上記金属膜を露出させる第３の工程と、
上記開口部に露出した上記金属膜上にキャップメタル膜を形成する第４の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項６】
半導体基板上に形成された絶縁膜にバリアメタル及び金属膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜に開口部を形成して上記金属膜を露出させる第３の工程と、
上記開口部に露出した金属膜を除去して上記バリアメタル膜を露出させる第４の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項７】
半導体基板上に形成された絶縁膜にバリアメタル及び金属膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜に開口部を形成して上記金属膜を露出させる第３の工程と、
上記開口部に露出した上記金属膜及び上記バリアメタルを除去して上記半導体基板を露出させる第４の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項８】
上記第４の工程は、上記金属膜の全てを除去することを特徴とする請求項７に記載のアライメントマークの製造方法。
【請求項９】
半導体基板上に形成された絶縁膜に金属膜及びキャップメタル膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜及び上記キャップメタル膜に開口部を形成して上記金属膜を露出させる第３の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項１０】
半導体基板上に形成された絶縁膜にバリアメタル膜、金属膜及びキャップメタル膜からなる配線を形成する第１の工程と、
上記配線を含む上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記配線上の上記層間絶縁膜及び上記キャップメタル膜に開口部を形成して上記金属膜を露出させる第３の工程と、
上記開口部に露出した金属膜を除去し手上記バリアメタル膜を露出させる第４の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項１１】
上記第４の工程は、上記金属膜の全てを除去することを特徴とする請求項１０に記載のアライメントマークの製造方法。
【請求項１２】
半導体基板上に密着層、金属膜及び反射防止膜からなる配線を形成する第１の工程と、
上記配線を覆うように半導体基板上に層間絶縁膜を形成する第２の工程と、
上記層間絶縁膜と上記反射防止膜に開口部を形成して上記金属膜を露出させる第３の工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項１３】
上記第３の工程において、上記層間絶縁膜、上記反射防止膜及び上記金属膜に開口部を形成して上記密着層を露出させることを特徴とする請求項１２に記載のアライメントマークの製造方法。
【請求項１４】
上記第３の工程において、上記層間絶縁膜、上記反射防止膜、上記金属膜、及び上記密着膜に開口部を形成して上記半導体基板を露出させることを特徴とする請求項１２に記載のアライメントマークの製造方法。
【請求項１５】
半導体基板上に層間絶縁膜を形成する工程と、
上記層間絶縁膜に開口部を形成する工程と、
上記開口部を覆うように上記層間絶縁膜上に金属膜を形成する工程と、
上記層間絶縁膜上の上記金属膜を除去して上記開口部内にのみ上記金属膜を残す工程と、
を備えることを特徴とするアライメントマークの製造方法。
【請求項１６】
半導体基板の上に層間絶縁膜を形成する工程と、
上記層間絶縁膜の上に反射防止膜を形成する工程と、
上記反射防止膜及び上記層間絶縁膜に開口を形成する工程と、を備えることを特徴とするアライメントマークの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−２１４３９９（Ｐ２００７−２１４３９９Ａ）
【公開日】平成１９年８月２３日（２００７．８．２３）
【国際特許分類】
【出願番号】特願２００６−３３２５２（Ｐ２００６−３３２５２）
【出願日】平成１８年２月１０日（２００６．２．１０）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年８月２３日（２００７．８．２３）
【国際特許分類】
【出願日】平成１８年２月１０日（２００６．２．１０）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]