【課題】 半導体装置の特性を劣化させることなく素子分離の幅を縮小する。
【解決手段】 ｎ型ウェル３とｐ型ウェル４との境界に形成された素子分離２は、第１の素子分離２１とその直下に形成された第２の素子分離２２とを有する。ｎ型ウェル３内の第１の素子分離２１の底面近傍にｎ型チャネルカット層５が形成され、ｐ型ウェル４の第１の素子分離２１の底面近傍にｐ型チャネルカット層６が形成されている。ｎ型チャネルカット層５とｐ型チャネルカット層６とは第２の素子分離２２により分離されている。 （もっと読む）

ショットキー・ダイオード特性及びＭＯＳトランジスタ（１８，９２）を有する原理的なショットキー・ダイオード（１６）又はデバイス（９０）は直列に結合されて、順電流がわずかに劣化するだけで漏れ電流及びブレークダウン電圧の大幅な改善をもたらす。逆バイアスの場合、小さな逆バイアス電流は存在するが、ショットキー・ダイオード（１６，９０）にかかる電圧はＭＯＳトランジスタ（１８，９２）により小さく保たれる。ＭＯＳトランジスタ（１８，９２）がブレークダウン状態になるまで、ほとんどすべての逆バイアス電圧がＭＯＳトランジスタにかかる。しかし、ショットキー・ダイオード（１６，９０）が電流を制限するので、このトランジスタのブレークダウンは始めから破壊的なわけではない。逆バイアス電圧が増加し続けるにつれて、ショットキー・ダイオード（１６，９０）により多くの電圧がかかり始める。このことにより漏れ電流は増加されるが、トランジスタ（１８，９２）とショットキー・ダイオード（１６，９０）との間でブレークダウン電圧はいくらか追加される。
（もっと読む）

【課題】 チップ内に形成されるコンデンサの容量を小さくしてスイッチング速度を向上させた半導体装置を提供する。
【解決手段】 Ｎ型半導体基板２２上に複数のＭＯＳＦＥＴ２１を形成すると共に、形成されたＭＯＳＦＥＴ２１のポリシリコンゲート電極２８をチップ終端部分にまで引き伸ばしてゲート電極引き出し部３５を設け、さらに該ゲート電極引き出し部３５のポリシリコンゲート電極２８の直下にフィールド酸化膜３２を設けてなるもので、フィールド酸化膜３２が、ＭＯＳＦＥＴ２１のゲート酸化膜２７より厚い膜厚となっている。 （もっと読む）