【課題】ゲートもしくはダミーゲートのゲート長が不規則な標準セルにおいて、特性のばらつきを抑制する。
【解決手段】本発明の標準セルでは、他のトランジスタと異なるゲート長を有するトランジスタの両隣のトランジスタのうち少なくとも一方のトランジスタは常にオフ状態とする。これにより、ゲート仕上がり寸法がばらついても標準セルの動作には影響を与えないので、標準セルの特性のばらつきを抑制することができる。 （もっと読む）

プログラム可能なポリシリコンフューズのような繊細な回路を有する集積回路が提供される。静電放電イベントの存在下において、繊細な回路がダメージと望ましくないプログラミングとを被らないように保護する静電放電（ＥＳＤ）保護回路が提供される。静電放電保護回路は、ＥＳＤ信号にさらされたときに、繊細な回路にわたる電圧レベルを最大電圧に制限し、繊細な回路から離れて電流を汲み上げる電力ＥＳＤデバイスを有し得る。静電放電保護回路はまた、最大電圧が繊細な回路にわたって印加されたときに電流が繊細な回路を流れないようにするのに役立つＥＳＤマージン回路をも含み得る。
（もっと読む）

本方法およびシステムによって、ソケットのタイプのそれぞれが異なるピン・マップによって特定される多種多様の業界基準ソケットと互換性を有する半導体ダイが提供される。一実施例において、ダイは、複数の信号線、１またはそれ以上の表面接点、ならびに、信号線および表面の接点に結合された１またはそれ以上の信号セレクタを有する。各信号セレクタは、プログラム信号に基づいて、信号線の１つを表面接点の１つに電気的に接続する。特定の実施例では、各信号セレクタは、マルチプレクサおよびヒューズ要素を含み、マルチプレクサは、ヒューズ要素のプログラム値に基づいて、その入力ポートの１つからその出力ポートへの経路を定める。プログラム信号は、プログラム値を設定することができる。
（もっと読む）

【課題】 ホトマスクを生産せず試作を作成することができるといったホトマスクレス試作方式の長所と量産時に試作時のパターン情報をそのまま使用することができるといったホトマスク試作方式の長所を併せ持つホトマスクレス試作方式とホトマスク試作方式を融合したホトマスクレス・ホトマスク融合方式を実現した集積回路の設計方法、集積回路の設計方法に用いる設計支援プログラム及び集積回路設計システムを提供する。
【解決手段】 パターン情報に基づいてホトマスクを用いることなく集積回路を作成するホトマスクレス工程及びパターン情報に基づいてホトマスクを用いて集積回路を作成するホトマスク工程に用いることができる共用設計環境下でホトマスクレス工程及びホトマスク工程に対応した試作用のパターン情報に基づき集積回路の試作をホトマスクを用いず作成し評価を経て必要に応じて改良を加え共通パターン情報を作成し、当該共通パターン情報に改良を加えることなく必要に応じて形式的変換を行って量産用のホトマスクを生成して使用する。 （もっと読む）

【課題】 電子的プログラマブル・アンチヒューズおよびそれにより形成された回路を提供することにある。
【解決手段】 アンチヒューズ・デバイス（１２０）は、バイアス・エレメント（１２４）とアンチヒューズ・エレメント（１２８）との間に位置する出力ノード（Ｆ）を有する分圧器を形成するために、互いに直列に配置されたバイアス・エレメントとプログラマブル・アンチヒューズ・エレメントとを含む。アンチヒューズ・デバイスがそのプログラム化されていない状態にあるときに、バイアス・エレメントとアンチヒューズ・エレメントのそれぞれは非導電性になる。アンチヒューズ・エレメントがそのプログラム化された状態にあるときに、バイアス・エレメントは非導電性のままであるが、アンチヒューズ・エレメントは導電性になる。そのプログラム化されていない状態とプログラム化された状態とのアンチヒューズ・エレメントの抵抗の差により、１Ｖの電圧がアンチヒューズ・デバイスの両端間に印加されたときに出力ノードで見られる電圧の差が数百ミリボルト程度になる。この電圧差は、単純な感知回路を使用して容易に感知できるほど大きいものである。 （もっと読む）

本発明に係る雑音検出測定回路は、信号処理を行う複数の回路ブロックからなる半導体集積回路内部に埋め込み分散配置して、電源／グラウンド雑音波形および空間分布を捕捉できるものであり、ＣＭＯＳ半導体集積回路の製造プロセスにより形成され、電源／グラウンド配線の雑音検出回路は、ソースフォロワと選択読み出しスイッチ及びソース接地アンプで構成される。ＭＯＳトランジスタ６個程度で構成でき、小型で、スタンダードセル方式の論理ゲート回路と同程度の面積で十分にレイアウト配置が行える。雑音検出回路の出力信号は、前記ソース接地アンプの出力電流を電流バス配線に接続し、電流増幅して外部抵抗負荷回路を駆動して読み出す。電流バス配線には、複数の雑音検出回路を並列に接続できるものとし、選択的に読み出すことで、大規模集積回路内の多点雑音測定を行う。
（もっと読む）

【課題】 アナログセルレイアウトの設計制約を設計者の熟練度に依らずに回路図データから自動予測することができるようにすること。
【解決手段】 回路図作成部１にて作成されたアナログ回路図のデータが回路図記憶部２に書き込まれる。回路接続情報抽出部３では、回路図記憶部２に記憶されるアナログ回路図データから抽出された回路接続情報が回路接続情報記憶部４に書き込まれる。設計制約予測抽出部５では、回路接続情報記憶部４に記憶される回路接続情報からペアリングの必要な素子が予測・抽出され、回路接続情報に設計制約として付加され、回路接続情報記憶部６に書き込まれる。自動配置部９では、回路接続情報記憶部６に記憶される設計制約を含む回路接続情報に基づきレイアウトセルの配置が実行される。自動配線部１１では、配置後レイアウト記憶部１０に記憶されたレイアウトセル間の配線が実行される。 （もっと読む）

【課題】 ある機能ブロック内の回路に間違いがあった場合における予備素子への配線切り替えを簡単に行うことができるようにするとともに、予備素子への配線長もできるだけ短くできるようにする。
【解決手段】 機能ブロック２ａ〜２ｆ内の回路に間違いがあったときに代用する予備素子１１〜１６を、機能ブロック２ａ〜２ｆ間のデッドスペース１００ではなく、機能ブロック２ａ〜２ｆ内に配置することにより、ある機能ブロック内の回路に間違いがあった場合における予備素子への配線の際に、他の機能ブロックが邪魔になることがないようにするとともに、同じ機能ブロック内で配線することによって予備素子への配線長も短くできるようにする。さらに、既に拡散工程が済んでいる機能ブロック２ａ〜２ｆに予備素子を配置することで、メタル配線の工程から作業を開始すれば良いようにする。 （もっと読む）

【課題】 フィールドスルー電荷補償機能を備えるアナログスイッチにおいて、半導体製造工程の誤差によらず、スィッチング用のＭＯＳトランジスタのフィールドスルー電荷を安定に補償し、アナログスイッチ動作時の入出力間の誤差を低減できる構造を実現する。
【解決手段】 入力端子ＩＮと出力端子ＯＵＴの間に同一サイズの２つのトランジスタ１ａ、１ｂを、電気的に並列に、また物理的には相対するように配置し、トランジスタ１ａ、１ｂの入力端子ＩＮ側に、トランジスタ１ａ、１ｂと同一サイズで、そのソースとドレインを共通接続されたトランジスタ２を配置し、トランジスタ１ａ、１ｂの出力端子ＯＵＴ側に、トランジスタ１ａ、１ｂと同一サイズで、そのソースとドレインを共通接続されたトランジスタ３を配置し、製造工程の誤差によって、位置ずれが発生しても、トランジスタ１ａ、１ｂのソース側の寄生容量の総和および、ドレイン側の寄生容量の総和が不変であるようにし、トランジスタ１ａ、１ｂのスィッチング動作に伴うフィールドスルー電荷の補償が、設計通りにできるようにした。 （もっと読む）