【課題】常時動作領域と電源遮断可能領域とが混在する半導体集積回路を提供する。
【解決手段】半導体基板に設けられ、複数の基本セル（１０）の配置が可能なセル配置領域と、空間的に前記セル配置領域と重なって設けられた基本電源配線（１１）と、前記基本電源配線（１１）から前記セル配置領域への電源供給を停止するスイッチセル（６）と、前記スイッチセル（６）に隣接して前記セル配置領域に配置され、前記スイッチセル（６）が前記セル配置領域への電源供給を停止した場合においても、前記スイッチセル（６）から電源供給を受ける常時動作セル（５）とを具備する。 （もっと読む）

【課題】省面積及び省電力のための半導体集積回路の設計方法を提供する。
【解決手段】主回路２１７と適応電圧用調整回路を含む半導体集積回路であって、適応電圧調整用回路は、クロック信号を受け取るように構成された整合回路２１１と、整合回路２１１の出力を受け取り、また、クロック信号を受け取るように構成された位相検出器２１３と、電源電圧を増加又は減少させるように構成された電圧レギュレータ２１５とを含み、主回路２１７は電圧レギュレータ２１５から電源電圧を受け取るように構成され、整合回路２１１は電源電圧を受け取って、電源電圧における増加又は減少に基づいて、信号伝搬における遅延を調整するように構成される。 （もっと読む）

【課題】少しの設計方法の変更で設計できる、一層低消費電力化した半導体装置の実現。
【解決手段】複数の電源供給領域23と、複数の電源供給領域に供給する電源の電圧を切り替える複数の電源切替ユニットSWA,SWBと、を有し、複数の電源供給領域に含まれる回路要素を組み合わせて少なくとも１つの機能ブロックが形成され、少なくとも１つの機能ブロックは、内部に異なる電圧で動作する回路要素を含む半導体装置。 （もっと読む）

【課題】スタンダードセル回路のレイアウト面積を削減する。
【解決手段】配線導体Ｌａは電源電圧ＶＤＤａを出力する電源に接続される。レギュレータ６ａは、配線導体Ｌａからの電源電圧ＶＤＤａを電源電圧ＶＤＤａより低い電源電圧ＶＤＤｂに変換し、配線導体Ｌｂを介してレベルシフタ２−１〜２−３，３，及びスタンダードセル４に出力する。レベルシフタ２−１は、入力されるデータの電圧レベルを電源電圧ＶＤＤａの電圧レベルから電源電圧ＶＤＤｂの電圧レベルに電圧シフトしてスタンダードセル４に出力する。レベルシフタ３は、スタンダードセル４からの出力信号の電圧レベルを電源電圧ＶＤＤｂの電圧レベルから電源電圧ＶＤＤａの電圧レベルに電圧シフトし、出力端子Ｔｑを介して出力する。 （もっと読む）

【課題】内部コアエリアのトランジスタを犠牲にすることなく、周辺エリアのトランジスタを用いてリップルフィルタによる電源供給回路を構成する。
【解決手段】入出力回路を構成するためのトランジスタが配列されてなる周辺エリア（図２の１２に相当）をチップ上に有する半導体集積回路装置であって、ドレインを電源に接続し、ソースを負荷側に接続し、ゲートを容量素子（図２のＣ１）を介して交流的に接地する第１のトランジスタ（図２のＭＮ１）と、容量素子をゲート・基板間によって形成する第２のトランジスタと、を周辺エリアに備える。 （もっと読む）

【課題】半導体装置の電源線および接地線の高抵抗化を抑制する。
【解決手段】第１の方向に延伸された第１の回路セル列及び第２の回路セル列と、第１の方向に延伸され、第１の回路セル列上に配置され、第１の電源線には第１の電源電位が供給される、第１及び第２の電源線と、第１の方向に延伸され、第２の回路セル列上に配置され、第２の電源電位が供給される第３の電源線と、第２の電源線と第３の電源線との間に接続され、導通状態において第２の電源線と第３の電源線とを接続して第３の電源線から第２の電源線に第２の電源電位を供給し、非導通状態において第２の電源線と第３の電源線とを電気的に切り離す第１のトランジスタと、第１の回路セル列に配置され、第１の電源線から供給される第１の電源電位と第２の電源線から供給される第２の電源電位との間の電源電圧で動作する第１の回路素子とを備える。 （もっと読む）

【課題】周辺回路領域を整形された形状とすることによりチップ面積を縮小する。
【解決手段】Ｙ方向に延在する複数のデータバスＤＢがピッチＰ１でＸ方向に配列されたメモリセル領域４０と、対応する複数のデータバスＤＢにそれぞれ接続された複数のバッファ回路ＢＣが設けられたバッファ領域６１とを備える。バッファ領域６１上においては、Ｙ方向に延在する複数のデータバスＤＢがピッチＰ２でＸ方向に配列され、ピッチＰ２はピッチＰ１よりも小さい。本発明によれば、データバスＤＢの配列ピッチをバッファ領域上において縮小していることから、他の回路ブロックに割当可能な面積を十分に確保することが可能となる。これにより、当該回路ブロックの幅拡大や形状の変形が不要となることから、無駄な空きスペースが生じにくく、チップ面積を縮小することが可能となる。 （もっと読む）

【課題】本発明は、半導体集積回路を備えた半導体装置および半導体集積回路の設計方法に関し、ＩＯ領域を有効に利用しつつパッケージの高さ寸法の増大を有効に抑えた接続を可能とする。
【解決手段】半導体基板の表面の第１の辺に沿って、第１のＩＯセルと、第２のＩＯセルとを交互に配置したＩＯ領域を有し、第１のＩＯセルは、第１の辺から所定の距離の位置に配置されたボンディングパッドを有し、第２のＩＯセルは、第１のＩＯセルのボンディングパッドより第１の辺から遠い位置にボンディングパッドを有し、かつ、第１のＩＯセルの少なくとも１つは、第１の辺から所定の距離の位置に配置された第１のボンディングパッドに加えて、第２のＩＯセルのボンディングパッドより第１の辺から遠い位置に、第２のボンディングパッドを有する第３のＩＯセルに置きかえられている。 （もっと読む）

【課題】内側のセル列と外側のセル列とでセルの形状が同じ場合において、内側のセル列におけるセルの配列ピッチを外側のセル列におけるセルの配列ピッチより大きくしなくても外側のセル列のセルに接続される配線のための領域を確保することができる。
【解決手段】半導体集積回路は、半導体チップの外周１１に沿って配置される複数の第１セル４０と、複数の第１セル４０の内側で外周１１に沿って配置される複数の第２セル４０とを具備する。複数の第１セル４０及び複数の第２セル４０は同一の長方形形状に形成される。複数の第１セル４０のそれぞれの長辺４ａは外周１１に平行である。複数の第２セル４０のそれぞれの長辺４ａは外周１１に垂直である。 （もっと読む）

【課題】過度にシステムの中にスキューを増加させずに、増加した数の入力／出力デバイスを有するシステムを提供する。
【解決手段】論理回路を備えるコアと、処理コアからおよび処理コアへ信号を伝送するための、複数のインターフェースデバイスであって、２つのタイプのインターフェースデバイスを備える、複数のインターフェースデバイスと、コアに電力を送達するための、電力インターフェースデバイスである、１つのタイプと、コアと集積回路の外部のデバイスとの間で、データ信号を伝送するための信号インターフェースデバイスである、第２のタイプと、を備え、複数のインターフェースデバイスは、コアの外縁に向かう外側列、およびコアの中心により近い外側列の内側にある内側列の、２列に配設され、内側列は、２つのタイプのインターフェースデバイスのうちの一方を備え、外側列は、２つのタイプのインターフェースデバイスのうちの他方を備える、集積回路が開示される。 （もっと読む）

【課題】電源分離領域内の配線密度を低下させる。
【解決手段】動作モードに応じて電源電圧が供給される電源線ＶＶＤＤと、常に電源電圧が供給される電源線ＶＤＤと、通常モードで電源線ＶＶＤＤを電源線ＶＤＤに接続するか、またはスリープモードで電源線ＶＶＤＤを接地電位とするか、を切り替える電源切替回路（１０４、１１１、１１０が相当）と、電源線ＶＶＤＤから電源供給されスリープモードでは動作を停止する第１回路ブロック１０１と、電源線ＶＤＤからの電源供給によって常に動作可能とする第２回路ブロック１０３と、電源線ＶＶＤＤの電位が接地電位近傍にあるか否かにそれぞれ応じて、第２回路ブロック１０３の入力端をハイレベルにするか、第１回路ブロック１０１の出力信号を第２回路ブロック１０３に伝達可能とするか、を制御する入力制御回路（１１４、１１８が相当）と、を備える。 （もっと読む）

【課題】 半導体装置のレイアウト面積を大きくすることなく、内部電源回路の電流供給能力の向上を可能にする。
【解決手段】 半導体装置は、主領域１２と、第１の方向に沿って主領域に形成された複数の第１の電源配線１５と、第１の電源配線と交差しかつ電気的に接続されるように第２の方向に沿って主領域に形成された複数の第２の電源配線１６と、第１の方向に関して主領域の一方の側に隣接する第１の隣接領域１３に設けられ、第１の電源配線の一端にそれぞれ接続された第１の内部電源回路１７と、第２の方向に関して主領域の一方の側に隣接する第２の隣接領域１４に設けられ、複数の第２の電源配線のうち最も第１の電源配線の他端に近い電源配線の一端に接続された第２の内部電源回路１８と、を備える。 （もっと読む）

【課題】回路規模を増大させることなくトランジスタの閾値電圧に応じた制御電圧を精度良く生成することが可能な制御電圧生成回路を提供すること。
【解決手段】本発明にかかる制御電圧生成回路は、高電位側電源と低電位側電源との間に直列に接続された同一導電型の複数のＭＯＳトランジスタを有し、何れかのＭＯＳトランジスタのドレイン電圧を参照電圧Ｖｐ１として生成する参照電圧生成部１１と、高電位側電源と低電位側電源との間に直列に接続され参照電圧生成部１１と同一導電型の複数のＭＯＳトランジスタを有し、何れかのＭＯＳトランジスタのゲートに参照電圧が供給され、何れかのＭＯＳトランジスタのドレイン電圧を制御電圧（バイアス電圧）として出力する電圧変換部１２と、を備える。 （もっと読む）

【課題】ＬＳＩにおける電源遮断領域を拡張する方法及びそのプログラムを提供する。
【解決手段】回路要素とネット情報とを記述したハードウエア記述ファイルに対して，電源遮断領域の入力端子Ａから第1のノードＢであるラッチ回路または入力ポートをトレースによって抽出し，さらに，遮断領域の出力端子に接続される第１のアイソレーションセルの出力端子Ａ’から第２のノードＢ’であるラッチ回路または出力ポートをトレースによって抽出する第１の抽出工程と，第１のノードＢから第３のノードＣとなるラッチ回路または出力ポートをトレースによって抽出し，さらに，第２のノードＢ’から第4のノードＣ’であるラッチ回路または入力ポートをトレースによって抽出する第２の抽出工程とにより，無駄に動作する組み合せ回路を抽出し、前記回路をハードウエア記述ファイルと電源仕様ファイルに追加するとともに，アイソレーションセルを移動する工程とを有する。 （もっと読む）

【課題】従来の半導体装置では、電源制御領域への突入電流の発生を抑制するためにチップ面積が増大する問題があった。
【解決手段】本発明にかかる半導体装置は、オン抵抗が大きな第１のスイッチトランジスタＳＷＬと、オン抵抗が小さな第２のスイッチトランジスタＳＷＳと、を有し、第１、第２のスイッチトランジスタＳＷＬ、ＳＷＳは、異なる領域に電流を供給し、第１のスイッチトランジスタＳＷＳは、制御信号ＣＯＮＴを直列的に伝搬するように直列に接続され、第２のスイッチトランジスタＳＷＬは、前記制御信号を直列的に伝搬するように直列に接続され、第２のスイッチトランジスタＳＷＬのうち初段に配置される第２のスイッチトランジスタＳＷＬは、第１のスイッチトランジスタＳＷＳのうち最も後ろに配置される第１のスイッチトランジスタＳＷＳが出力する制御信号ＣＯＮＴが入力される。 （もっと読む）

【課題】スタンバイ電流を低減したい回路ブロックに電流の供給を制御するスイッチ回路のレイアウト面積を抑制する。
【解決手段】半導体基板上に、第1方向に延伸する第1及び第2電源線で、第1及び第2電源線は第1方向に直交に配置され、第1電源線に第1電源電位が供給され、第2電源線に第2電源電位が供給される第1及び第2電源線と、第1方向に延伸し、第2方向に配置された第3電源線と、アクティブ時に第1及び第2電源電位の間の第1電源電圧で動作する回路ブロックで、複数の第1導電型の第1トランジスタと複数の第2導電型の第2トランジスタを備え、複数の第1トランジスタの少なくとも1つは第3電源線に接続される回路ブロックと、第1電源線と第3電源線の間に接続され、回路ブロックがアクティブ状態のとき第1及び第3電源線を導通状態として第3電源線に第1電源電位を供給し、スタンバイ状態のとき第1及び第3電源線とを非導通状態とする第３トランジスタとを有する。 （もっと読む）

【課題】半導体集積回路装置の性能を下げることなく、コスト低減及び小型化を図ることができる半導体集積回路装置を提供する。
【解決手段】内部回路と、外部から入力された入力信号を内部回路に供給及び内部回路から供給された出力信号を外部に出力する入出力回路と、を有する半導体集積回路装置であって、内部回路に駆動電圧を供給するための内部回路用電源端子と、入出力回路に駆動電圧を供給するための入出力回路用電源端子と、内部回路及び入出力回路に共通のグランド電圧を供給するための共通グランド端子と、を有し、内部回路用電源端子、入出力回路用電源端子、及び共通グランド端子が隣り合って配置されることによって当該３つの端子から単位端子群が形成されていること。 （もっと読む）

【課題】配線性の向上とレイアウトサイズの縮小を図る。
【解決手段】標準セル１は、長方形の領域を持つセルであり、論理回路用の入力端子６と出力端子７が存在する信号配線領域３と、信号配線領域３を挟んで標準セル１の長手方向の両側にそれぞれ位置し、論理回路用の電源端子８が信号配線領域３から延びて内在する電源配線領域２とからなる。各々の電源配線領域２は、標準セル１の長手方向の両端側に位置する電源端子８の一部を除去可能な領域９を含む。複数の標準セル１を縦および横方向に隣接させて列状に並べると、隣接する２つの電源配線領域２をセル長手方向にて合わせた範囲Ｘ内で電源配線１０が移動可能である。電源配線１０の位置に応じて領域９を取り除いて、電源端子８の長さを変更可能である。標準セル１の長手方向における信号配線領域３の範囲Ｙは、信号配線の混雑予測に応じて拡縮可能である。 （もっと読む）

【課題】従来技術の半導体集積回路では、電源遮断領域において発生する電圧降下等を抑制することができないという問題があった。
【解決手段】本発明にかかる半導体集積回路は、高電位側電源ライン１４及び低電位側電源ライン１５と、部分電源ライン１３ａ，１３ｂと、高電位側電源ライン１４と部分電源ライン１３ａとの間に設けられた電源スイッチＳＷＡ１〜ＳＷＡｍと、部分電源ライン１３ａと低電位側電源ライン１５との間に設けられた内部回路１２ａと、高電位側電源ライン１４と部分電源ライン１３ｂとの間に設けられた電源スイッチＳＷＢ１〜ＳＷＢｎと、部分電源ライン１３ｂと低電位側電源ライン１５との間に設けられた内部回路１２ｂと、部分電源ライン１３ａ，１３ｂ間に設けられ、電源スイッチＳＷＡ１〜ＳＷＡｍ，ＳＷＢ１〜ＳＷＢｎがオンの場合にオンに制御される電源スイッチＳＷＸ１〜ＳＷＸｐと、を備える。 （もっと読む）

【課題】半導体集積回路のレイアウト設計において、設計ＴＡＴの増大を防ぐこと。
【解決手段】半導体集積回路のレイアウト設計装置であって、設計者の指示に基いて配置すべきモジュールをネットリストから選択する配置モジュール選択部と、前記ネットリストを参照して、前記選択されたモジュールの近傍に配置すべき１又は２以上のセルを特定するセル特定部と、前記セル又はセル群の面積を計算する面積計算部と、前記ネットリストにおいて前記選択されたモジュールに接続された配置済みのモジュールと前記選択されたモジュールとを結ぶ線分と、前記選択されたモジュールの外周線との間の交点を、前記セル又は前記セル群を配置すべき位置として決定する位置決定部と、前記面積を有する領域を前記位置に表示する表示部とを有する。 （もっと読む）