【課題】配線およびダミーパターンが配置された領域の割合を各メタル層において均一に保ちつつ、ダミーパターンの生成によって生じたタイミングエラーを解消できるようにすること。
【解決手段】レイアウト設計装置は、配線およびダミーメタルが配置されたメタル層において、エラーを生じた配線の周囲に配置された複数のダミーメタルの中から該エラーの原因となったダミーメタルを抽出し、該メタル層を分割して得られた複数の領域のそれぞれにおいて、配線およびダミーメタルを含むメタルが占める割合であるメタル密度が該メタル層に対して規定された所定のメタル密度以上となるようにしつつ、該エラーが解消されるように、抽出したダミーメタルの中から削除すべきダミーメタルを選択するダミーメタル選択部と、選択されたダミーメタルを削除するダミーメタル変更部と、を備えている。 （もっと読む）

【課題】パワードメインを自動作成する。
【解決手段】設計された回路が仕様を満たしているか否かを評価するための機能シミュレーション処理（９）と、上記機能シミュレーション処理の結果に基づいて、活性化タイミングが所定の範囲内で揃う論理ブロック毎にクラスタ分割することでパワードメインを得るクラスタ分割処理（１０）とがコンピュータで行われる。これにより、パワードメインは、コンピュータで行われる処理によって得られるため、人手（設計者の手作業）によって求める場合に比べてパワードメインの最適化を図ることができる。 （もっと読む）

【課題】無駄領域を削減するとともに配線混雑の発生も抑制できる回路設計方法を提供する。
【解決手段】データフローを参照し、同じタイミングで動作するレジスタ群を終点として、それらの終点レジスタから同じタイミングで動作する前段方向の始点レジスタ群までを一つの集まりとしてクラスタ化する。クラスタ化したクラスタをさらに複数のクラスタに分割する場合（ST207）、分割後のクラスタ同士が共有する始点レジスタを複製して（ST235）、分割されたクラスタ同士で始点レジスタを共有しないようにする。 （もっと読む）

【課題】モジュール間の配線を自動的に削減する。
【解決手段】モジュール１１Ａ及び１１Ｂの間に接続された配線に関する情報を含む仮配置／仮配線情報３３に基づき、モジュール１１Ａ及び１１Ｂの間に接続された配線の本数を抽出し、抽出された配線の本数と、予め設定された、配線の本数に対する閾値を少なくとも含む閾値情報３４とを比較し、比較の結果、配線の本数が閾値を超えた場合に、モジュール１１Ａ及び１１Ｂのうち、送信側のモジュール１１Ａに、パラレル信号をシリアル信号に変換するパラレルシリアル変換回路１３を挿入するとともに、受信側のモジュール１１Ｂに、シリアル信号をパラレル信号に変換するシリアルパラレル変換回路１４を挿入し、モジュール１１Ａ及び１１Ｂの間の接続をパラレル接続からシリアル接続に変更する。 （もっと読む）

【課題】チップ上のマクロ間の間隔を適正化する。
【解決手段】チップ上の隣接する２つのマクロに挟まれた領域のうち、配線リソース占有率が、所定の目標占有率未満の領域を挟むマクロの少なくとも一方を移動し、配線リソース占有率を上げる第１のステップと、前記第１のステップの実行後、前記チップ上の隣接する２つのマクロに挟まれた領域のうち、配線リソース占有率が所定の目標占有率を超えている領域を挟むマクロの少なくとも一方を移動し、配線リソース占有率を下げる第２のステップと、を有する。 （もっと読む）

【課題】チップ面積の増大を抑えつつ半導体集積回路装置の金属配線パターンＰＴの寄生抵抗に起因する動作不良を抑制可能なダミーパターンの設計方法を提供する。
【解決手段】ビアＰＴがマトリクス状に配置されたデータ、第１配線ＰＴを含む第１配線層データ、第１配線ＰＴに対して重なり領域を有する第２配線ＰＴを含む第２配線層データ、第２配線ＰＴに対して第１値だけオーバーサイズしたデータ、第１配線ＰＴからオーバーサイズＰＴとの重なり領域を消去した図形データ、図形を第２値だけアンダーサイズし、第２値以下の図形が消去されたデータ、アンダーサイズＰＴを第２値だけオーバーサイズして元のサイズに戻した第１ダミーＰＴデータ、複数のビアＰＴから第１ダミーＰＴに対応する領域内のビアＰＴを抽出したデータ、第２配線ＰＴと第１ダミーＰＴとを合成した第２配線層データ、上記第２配線層の隙間を埋める第２ダミーＰＴデータを各々作成する。 （もっと読む）

【課題】パターン配置の手順を複雑化することなく、電源配線パターンの配線抵抗による電圧降下を抑制可能で、信号配線パターンの信号伝搬遅延を低減可能とする。
【解決手段】半導体集積回路の配線方法は、主に信号配線パターンが形成される第１の層とは別個の第２の層に、空き領域をそれぞれの間に挟んで複数列の電源配線パターンを規則的に配置し、前記空き領域の幅を前記複数列の電源配線パターン中の最小幅の電源配線パターンの幅よりも狭くする。次に、前記第２の層における２列分以上の前記空き領域のそれぞれに、隣接する両側の前記電源配線パターンに接触しないように、前記第１の層と電気的に導通した前記信号配線パターンを配置する。次に、前記空き領域に残存するパターン配置可能領域の少なくとも一部に、前記電源配線パターンを再配置する。 （もっと読む）

【課題】半導体集積回路のレイアウト設計において、幅が広い第１の配線と幅が狭い第２の配線との間に無駄なスペースが発生することによる配線性の悪さを改善する。
【解決手段】このレイアウト設計方法は、回路情報に基づいて、レイアウト領域において複数の横ラインと複数の縦ラインとが交差する格子点上に、複数の回路素子の接続点を配置するステップ（ａ）と、回路情報及び複数の回路素子の配置に基づいて、いずれかの横ライン又は縦ラインの位置を始点として、第１の方向に格子間隔よりも大きい所定の幅を有する第１の配線を配置するステップ（ｂ）と、ステップ（ｂ）において配置された第１の配線に第１の方向と反対の第２の方向において隣接する横ライン又は縦ライン上に、最小幅を有する第２の配線を配置するステップ（ｃ）とを含む。 （もっと読む）

【課題】コンタクトパッドを含む所定領域内に形成できる配線数を増加させることができ、設計レイアウトの自由度を向上させることができるパターンレイアウトを有する半導体装置を提供する。
【解決手段】第１方向に所定ピッチでラインとスペースが交互に配列された第１配線パターンと、第１配線パターンのライン間に配置され、所定ピッチの３倍の幅を有するコンタクトパッド３０Ｂとを有する。第１配線パターンのラインとコンタクトパッドとの間隔は所定ピッチであり、所定ピッチは１００ｎｍ以下である。 （もっと読む）

【課題】半導体集積回路のレイアウト設計工程において、一定のセル配置品質を保証し、短時間でのセル配置を可能とする。
【解決手段】半導体集積回路を機能単位の各エリアに分解し、各エリアに含まれるセルを個別に配置することで半導体集積回路全体の配置を決定する。具体的には、回路情報から半導体集積回路内のセル間を接続する複数の信号線について、接続方向、入出力及び接続本数に関する信号線接続情報を抽出し、所定の規則に基づき、信号線接続情報からターゲットエリア内の全てのセルの配置を決定する。 （もっと読む）

【課題】保護対象の回路ブロックの上に配置された導電パターンに加えられた改変の検出する精度を向上するための技術を提供することを目的とする。
【解決手段】半導体基板に形成された回路ブロックと、回路ブロックのうち保護対象の部分の上層に配置された導電パターンと、導電パターンに接続され、導電パターンの回路定数により決定される発振周波数で発振する発振回路と、発振回路の発振周波数が事前に設定された範囲に含まれるか否かを判定し、発振周波数が事前に設定された範囲に含まれない場合に、導電パターンに改変が加えられたことを検出する検出回路とを有することを特徴とする半導体集積回路装置が提供される。 （もっと読む）

【課題】 高集積化に有効な複数の配線パターンを含む配線パターン群を備えた半導体装置を提供すること。
【解決手段】 同一の配線用途のＮ（Ｎ≧３）本の配線パターンを含む配線パターン群を含む。Ｎ本の配線パターンの各々は別の層の配線郡内の配線パターンと電気的に接続するための接続領域を含む。Ｎ本の配線パターンは、配線パターンＮ１と、配線パターンＮ１の長手方向と異なる一方向に配置された二つ以上の配線パターンＮｉ（ｉ≧２）を含む。二つ以上の配線パターンＮｉはｉの値が大きいほど配線パターンＮ１から離れた位置に配置され、二つ以上の配線パターンＮｉは少なくとも一つ以上のパターンＮｐ（２≦ｐ＜Ｎ）と少なくとも一つ以上の配線パターンＮｑ（ｐ＜ｑ≦Ｎ）を含む。少なくとも一つ以上の配線パターンＮｐはｐの値が大きいほど長手方向の寸法が長く、少なくとも一つ以上の配線パターンＮｑは、ｑの値が大きいほど、長手方向の寸法が短い。 （もっと読む）

【課題】配線が混雑する領域であっても最適な配線をすることができる半導体集積回路の設計方法を提供することである。
【解決手段】本発明にかかる半導体集積回路の設計方法は、所定の単位領域に配置されたレイアウトセルの端子数を調査し、単位領域のうち前記レイアウトセルの端子数が所定の値よりも大きい単位領域において、端子が存在する配線トラックである端子存在トラックと端子が存在しない配線トラックである空トラックとに分類すると共に、当該端子存在トラックが所定数以上連続する箇所を調査し、端子存在トラックが所定数以上連続する箇所における端子の位置を移動する。 （もっと読む）

【課題】配線オブジェクトの敷設方向に対してずれを持たせたダミーメタルの配置を評価すること。
【解決手段】ダミーメッシュ情報作成部２１は、配線オブジェクトの方向に対してずれを設けて規則的に配置したダミーメタルのブロック群を、各メッシュ内のダミーメタルの配置が同一となるようにメッシュ形状に分割する。重複判定部２３は、分割によって得られた複数のダミーメッシュについて、配線オブジェクトとメッシュ内のダミーメタルのブロックとの重複を判定する。判定の結果、配線オブジェクトと重複するダミーメタルのブロックを除去したダミー情報をダミー情報算出部２５が算出し、情報統合部２６が配線オブジェクトの情報と統合する。評価部２７は、統合したダミー挿入後の回路レイアウトが設計基準を満たすかを評価する。 （もっと読む）

【課題】エッチング処理により基板上に設計データ通りの配線パターンを形成できるようにする、レジストパターンのデータを生成するデータ生成方法を実現する。
【解決手段】レジストパターンのデータ生成方法は、基板面に相当する仮想平面上において、設計データに規定された配線の外郭上の或るポイントを基準点として所定形状を有し、当該ポイント上に位置するエッチング液によって銅箔がエッチングされ得るエッチング影響エリアを含む第１の基準エリアを設定する設定ステップS101と、レジストパターンの外郭の位置を、第１の基準エリアに占めるエッチング影響エリアの面積を表わすエリア面積パラメータに応じて決定する決定ステップS102と、設計データに規定された配線の外郭上の任意の位置に順次設定されるポイントに対して設定ステップS101および決定ステップS102を繰り返し実行することで、レジストパターンの外郭を画定する画定ステップS103と、を備える。 （もっと読む）

【課題】半導体集積回路の配線設計において、配線領域上の配線要求群に対して配線経路探索を効率的に行う半導体集積回路設計装置を提供する。
【解決手段】チップ情報記憶部１９により、ネットリスト及び配線格子情報が記憶される。配線要求クラスタリング部１２により、配線要求クラスタが生成される。配線格子クラスタリング部１３により、配線格子クラスタが生成される。配線経路探索繰返し手段（配線経路探索部１４、配線要求クラスタ分解部１５、経路探索終了条件判定部１６、配線格子クラスタ分解部１７、配線格子レベル判定部１８）により、配線要求クラスタに対する配線経路探索が配線格子クラスタ上で行われ、配線要求クラスタの分解、配線格子クラスタの分解及び配線経路探索が、配線経路探索用の配線格子が最細粒度配線格子のレベルに分解されるまで繰り返される。 （もっと読む）

【課題】半導体装置及びその製造方法において、ゲート電極部の幅及びゲート電極部からの突き出し長のばらつきを低減する。
【解決手段】半導体装置は、ゲート電極部及び突き出し部を有する実パターン４３１と、実パターン４３１に並んで配置されるダミーパターン４３３とを含む複数のラインパターンを備える。２つのダミーパターン４３３と、これらに挟まれ且つ実パターン４３２を含むラインパターンとにより、同一間隔を空けて並走するラインパターン並走部が構成される。ラインパターン並走部の各ラインパターンは、同一の幅を有すると共に、互いに実質的に面一なライン終端部４１４を有する。各ライン終端部４１４の延長線上に、同一の終端部間距離４０３を空けて、ライン終端部均一化ダミーパターン４２０が形成される。ライン終端部均一化ダミーパターン４２０は、ラインパターンと同一幅で且つ同一間隔に形成された複数のライン状のパターンを含む。 （もっと読む）

【課題】チップ面積を増加させずに、半導体チップの主面上に占める配線領域を拡大する。
【解決手段】半導体チップの主面上に形成された例えばＭＩＳトランジスタなどを含んで構成される内部回路７から、例えばダイオードからなる保護素子１１および保護素子１２に電気的に接続する信号配線８を保護素子１１と保護素子１２との間の配線１３上の取り出し口２９から引き出して、信号配線８が占める信号配線領域１０を、保護素子１２上および電極パッド９下に設ける。 （もっと読む）

【課題】電源電圧の電圧降下を抑制しつつ、信号配線リソースを大きく確保可能な電源配線構造を実現する。
【解決手段】第１配線層に、電源電位配線１０１ａ〜１０１ｄおよび基板電位配線１０２ａ〜１０２ｄが形成されており、配線層全体の真ん中より下層側の配線層に、電源ストラップ配線１０３ａ，１０３ｂ，１０４ａ，１０４ｂが形成されている。上方ビア部１１４は、下方ビア部１１２よりも、電源ストラップ配線１０３ａ，１０３ｂ，１０４ａ，１０４ｂが延びる方向における配置密度が低くなっている。 （もっと読む）

【課題】配線設計において、簡易的に配線混雑を回避することが可能な配線設計方法を提供することを目的とする。
【解決手段】複数の第１方向配線の配線層及び複数の第２方向配線の配線層を備える基板対して概略配線を行い、基板を複数のタイルに分割し、複数のタイルに対応するように、複数の第１方向配線の配線層及び複数の第２方向配線の配線層を分割して、複数の第１方向配線の部分配線領域と、複数の第２方向配線の部分配線領域と、を形成し、タイルにおける第１方向配線がオーバーフローしている場合には、このタイルに対応する第２方向配線の部分配線領域を、第１方向配線の部分配線領域に変更する。 （もっと読む）