【課題】高密度配線に資することができるビアの多重化技術を提供する。
【解決手段】異なる配線層の配線（Ｌ１１，Ｌ１２）を接続するのに、異なる配線層のL字状に屈曲された配線（３０，３１）を電気的に接続するためのビア（３２，３３）をL字状の屈曲部を挟んだ両側に備える多重ビアセル部（２０）を用いる。多重ビアセル部のビアは最小配線ピッチで規定されるＸ方向のグリッド線とＹ方向のグリッド線に載り、前記第１の多重ビアセル部の全部又は一部のビアは前記Ｘ方向のグリッド線とＹ方向のグリッド線の交点からずれている。第１の多重ビアセル部のビアはＬ字状に対応してＸ方向のグリッド線とＹ方向のグリッド線の夫々に載るから、第１の多重ビアセル部から見たＸ方向のスペース条件と、Ｙ方向のスペース条件が大幅に相違しない。したがって、Ｘ方向とＹ方向の夫々の方向における配線可能性が均一になる。 （もっと読む）

【課題】ランプアニール工程において温度のばらつきが発生しないように素子分離層の露出部の局所面積率を自動的に最適化すること。
【解決手段】本発明の一態様は、半導体集積回路装置のレイアウトを複数の局所領域に分割し、前記半導体集積回路装置を形成する半導体ウェハー表面おいて素子分離層が露出した領域の面積が、前記局所領域の面積に占める比率を、前記局所領域毎に計算し、前記比率に基づいて前記半導体集積回路装置のレイアウトを検証する半導体集積回路装置のレイアウト検証方法である。 （もっと読む）

【課題】レイアウト修正時の処理速度を向上させる。
【解決手段】本発明に係るレイアウトシステム１は、回路要素及び配線のレイアウトを生成するレイアウト生成手段２と、前記レイアウト生成手段２により生成されたレイアウトに対してダミーパターンを生成するダミーパターン生成手段３と、前記レイアウト生成手段２により生成されたレイアウトを修正するレイアウト修正手段３と、前記レイアウト生成手段２により生成されたレイアウトに対して生成されたダミーパターンを再利用して、前記レイアウト修正手段３により修正されたレイアウトに対するダミーパターンを生成するダミーパターン再利用手段４とを有して構成される。 （もっと読む）

【課題】配線ノード間を迂回経路で接続することで配線の冗長化を図ることが可能なコンピュータに半導体装置の配線方法を実行させるためのプログラム、および半導体装置を提供すること。
【解決手段】半導体装置の配線方法をコンピュータに実行させる際、半導体装置のレイアウトにおいて配線間を接続するコンタクトのうち、接続を冗長化する対象のコンタクトを対象コンタクトとして選択し、選択された対象コンタクトに対して、該対象コンタクトが接続する１対の配線ノードの間を結線する迂回配線経路を探索する。更に、探索された迂回配線経路のうち、配線長が最短である最短迂回配線経路を選択する。 （もっと読む）

【課題】半導体集積回路におけるスルーホールの配置密度の粗密の差を軽減する。
【解決手段】本発明のスルーホール配置装置は、半導体集積回路の設計データから、上層配線と下層配線とを接続する既存のスルーホールを抽出する抽出部と、抽出部により抽出されたスルーホールごとに、該スルーホールを中心とした所定の範囲内のスルーホールの配置密度を計算する計算部と、抽出部により抽出されたスルーホールの中から、計算部により計算された配置密度が所定の値よりも小さいスルーホールを対象スルーホールとして選択する選択部と、選択部により選択された対象スルーホールごとに、該対象スルーホールを中心とした所定の範囲内の所定の位置をスルーホールの追加配置位置として決定し、設計データ上の追加配置位置にスルーホールを追加配置する追加配置部と、を有する。 （もっと読む）

【課題】入出力部と機能ブロック間、機能ブロックと機能ブロック間の狭い領域にセルを配置する場合にも、信号配線領域を確保しつつ、基板バイアス制御を行う。
【解決手段】半導体装置１は、それぞれが所定の機能を有する複数の機能ブロック１４ａ〜１４ｃと、信号線が設けられる基板上における配線領域１８ａ、１８ｂとを有する。また、半導体装置１は、配線領域１８ａ、１８ｂに配置され、及び信号線の途中に設けられ、それぞれが基板バイアス電位により動作する複数のスタンダードセル１６と、配線領域１８ａ、１８ｂに信号線の配線方向に平行に配置され、及び複数のスタンダードセル１６のそれぞれに対応して設けられ、それぞれが基板バイアス電位を対応する各スタンダードセル１６に供給するための複数の基板コンタクトセル１７とを有する。 （もっと読む）

【課題】同一ノードの配線抵抗を効率的に低減し得る配線レイアウト方法を提供する。
【解決手段】配線層のレイアウトパターンから対象ノードの配線の図形データを抽出する工程と、対象ノードの配線を、設計ルールを満たす範囲で頂点数が変わらないように平行移動して拡張した平行移動領域を生成する工程と、対象ノードが含まれる配線層のレイアウトパターンから、対象ノードの配線拡張可能領域を抽出する工程と、平行移動領域と配線拡張可能領域との論理和により配線拡張領域Ａ３を抽出する工程と、配線拡張領域Ａ３に対象ノードの配線を平行移動した束配線を生成する工程とを備えた。 （もっと読む）

【課題】半導体デバイスのビアの不良率を高精度に予測するモデル、ならびにこの不良率予測モデルに基づく不良率予測工程を有する半導体デバイスの製造方法および不良率予測システムを提供する。
【解決手段】ビア不良率予測工程を有する半導体デバイスの製造方法であって、前記ビア不良率予測工程は、複数のビアチェーンＴＥＧの不良率を計測するステップＳ１０１と、前記ビアチェーンＴＥＧのビア間距離と前記不良率との関係に基づいてビア不良率予測モデル関数を算出するステップＳ１０２と、前記半導体デバイスの実際のレイアウトにおいて、各ビアについて最短隣接ビアを決定し、前記各ビアと前記各ビアに対応する前記最短隣接ビアとの間の最短隣接距離を算出するステップＳ１１０と、前記ビア不良率予測モデル関数と前記最短隣接距離とに基づいて前記各ビアの不良率を予測するステップＳ１１５とを有する。 （もっと読む）

【課題】効率的なパターン設計を行うことが可能なパターン作成方法を提供する。
【解決手段】パターンのエッジ間距離とプロセス裕度指標値との関係がエッジ間距離規定箇所毎に規定された参照テーブルを用意する工程ＳＴ１２と、参照テーブルに規定された前記関係を参照して設計パターンを作成する工程ＳＴ１３とを備える。 （もっと読む）

【課題】フォトマスクパターンがＯＰＣによって従来技術よりも更に容易に補正できるラインとピックアップパッドとを含む回路構造およびそのフォトマスクを提供する。
【解決手段】回路構造とそれを定義するフォトマスクを提供する。回路構造が複数のピックアップパッド３２０と平行な複数のライン３１０とを含み、連続的に配列されたラインの一部にそれぞれ１つのピックアップパッドが配置される。１つのピックアップパッドを配置された任意のラインのピックアップパッドが、ラインの一側において隣接するラインの不連続点３３０を通過して、次のラインに接続される。フォトマスクが上記ラインを定義する複数のラインパターンと前記ピックアップパッドを定義する複数のピックアップパッド定義パターンとを有する。 （もっと読む）

【課題】半導体集積回路の製造歩留まりの低下要因の１つであるビアコンタクトの粗密を軽減して、ビアコンタクトの製造不良を改良する。
【解決手段】回路の論理動作上は不必要であるオフトランジスタ１２６、１２７を備えた標準セルのレイアウト構造において、前記各オフトランジスタ１２６、１２７の不純物拡散領域１０３、１０６にダミービアコンタクト１１６、１１７が配置される。前記各ダミービアコンタクト１１６、１１７には、ダミーメタル配線１２２、１２３が接続される。 （もっと読む）

【課題】 高周波信号の伝達も含めた配線抵抗を低減することができると共に、良好な遮蔽導体として機能する配線構造及びその配線構造を有する半導体装置を提供する。
【解決手段】 複数の配線層にそれぞれ設けられた配線１，３が互いに重複し、互いに電気的に複数層に亘り並列接続された配線構造であって、複数の配線層の少なくとも下層の一つの配線層が、少なくとも２本以上の並列配線に分離されて延伸しているスリット配線部を有し、上層の配線３からスリット配線部の並列配線の間隙に浸入して両側の並列配線と接続しているスリット接続部２ａを有する配線構造とする。 （もっと読む）

【課題】本発明は、ブロック回路を制御する制御回路の配置に対して良否判定が完了するまでの期間を短縮できる配置検証装置を提供することを目的とする。
【解決手段】本発明は、半導体装置を構成する制御対象のブロック回路と、ブロック回路を制御する制御回路とを所定のフロアに配置し、制御回路の配置に対して良否判定を行う配置検証装置である。そして本発明に係る配置検証装置は、回路仕様に基づき、ブロック回路をフロアに配置するフロアプラン生成部と、フロアに配置したブロック回路、及び回路仕様に記載の制御回路を、所定の基準に基づき階層的にグループ化し、グループツリーを生成するグルーピング生成部と、所定の条件及びグルーピング生成部で生成したグループツリーに基づき、制御回路をフロアに配置する制御回路配置部と、制御回路配置部による制御回路の配置に対して良否判定を行う良否判定部とを備える。 （もっと読む）

【課題】ダミービアが配置された半導体集積回路装置において、ダミービアに接続されたダミー配線の存在に起因する、設計容易性の低下や製造コストの増大といった問題を抑える。
【解決手段】半導体集積回路装置は、基板１と、基板１上に形成された３層以上の配線層２ａ〜２ｃとを有する。配線層２ａ，２ｂの間にダミービア１１が形成されており、配線層２ｂにダミービア１１と接続されたダミー配線１２が形成されている。ダミー配線１２は、スタックビア構造２０の配線層２ｂに形成された中間配線２４よりも、突き出し量が小さい。 （もっと読む）

【課題】ブロック配置を含むＩＣ設計作業において、やり直し等を削減でき、設計の工数等を低減でき、設計効率を向上できる技術を提供する。
【解決手段】本ブロック配置方法及びプログラムでは、実配置処理の前の段階で、ブロック配置領域の大きさを見積もり、局所的配線混雑の発生を判定し、その結果に基づいてユーザによるブロックの最適な位置の決定を可能とする。Ｓ１でブロック間接続情報を抽出し、Ｓ２でブロックの回路ゲート物量情報を抽出する。Ｓ３，Ｓ４でユーザによりＧＵＩの画面でブロックの位置を決定する。Ｓ５で配線の要求混雑度を評価して画面に表示する。Ｓ６でユーザにより配置の妥当性を判定し、ＯＫであれば、Ｓ７で実現性の高いブロック配置情報が出力される。 （もっと読む）

【課題】多くの種類のキャパシタセルを準備せずに、ノイズ低減に必要な容量を半導体集積回路に追加する。
【解決手段】本発明による半導体集積回路の設計支援装置は、ＤＲＣ部と、修正部とを具備する。ＤＲＣ部は、キャパシタセルにおける内部配線のレイアウト情報と、設計対象の半導体集積回路における信号配線のレイアウト情報とを参照してデザインルールチェック（ＤＲＣ）を行う。修正部は、ＤＲＣ部がエラーと判定した場合、内部配線のレイアウト情報を半導体集積回路における信号配線のレイアウト情報に統合する。又、修正部は、統合されたレイアウト情報から、内部配線におけるエラー箇所を削除する。 （もっと読む）

【解決課題】集積回路の論理設計の段階で最適な配線長や配線混雑を見積もることができ、実装設計段階で判明した配線ディレイを原因とする論理設計や機能設計のやり直しを防ぎ、以って集積回路の設計に要する時間を短縮することができる集積回路の設計支援装置等を提供する。
【解決手段】本発明は、集積回路の論理設計の段階で、モジュール間の配線長とモジュールにおける配線混雑を正確に見積もり（２２２，２３０）、その上で集積回路の論理設計結果を集積回路の実装設計に反映させる（２２４，２２６）ものである。 （もっと読む）

【課題】適切な密度のダミーパターンを生成することができる半導体装置の設計方法、設計装置及びプログラムを提供することを課題とする。
【解決手段】半導体装置内において実パターンの隙間を埋めるように形成するダミーパターンの設計方法であって、半導体装置の全領域を一定の大きさに分割した領域から、全ての実パターンを一定量だけ拡大した領域を除去して得られる残存領域を求め、その残存領域において前記分割領域の各々を一定量だけ縮小してダミーパターンを生成するダミーパターン生成ステップと、前記ダミーパターンにおいて、密度条件を満たしていないダミーパターンがある場合は、前記ダミーパターン生成ステップにおける前記分割領域のすべて若しくは一部の縮小量、及び／又は前記実パターンの拡大量を変更して前記ダミーパターン生成ステップを繰り返す密度検証ステップとを有する半導体装置の設計方法が提供される。 （もっと読む）

【課題】新たな配線層を追加することなく、クロストークノイズの影響を受ける配線の総容量を増加させることのできる配線方法を提供する。
【解決手段】自動配線された信号配線の対地容量および隣接配線とのカップリング容量にもとづいてクロストークノイズレベルを算出し、クロストークノイズレベルが規定値を超える信号配線を抽出するクロストークノイズ解析ステップと、クロストークノイズレベルを規定値以下にするために、その抽出された信号配線の総容量に追加する追加容量の値を算出する追加容量値算出ステップと、その信号配線の周囲にフローティングメタル配線を追加するフローティングメタル配線追加ステップと、フローティングメタル配線の寄生容量の値が必要とされる追加容量の容量値を満たしているかどうかを判定する判定ステップと、を備える。 （もっと読む）

【課題】ヘイズの成長を抑制することの可能な回路パターン転写用マスクを提供する。
【解決手段】光源の光に対して透明な透明基材１０の表面に、１または複数のメインパターン１１と、１または複数のダミーパターン１２とを備える。メインパターン１１は、光源の光が照射されたときに被転写対象に解像するようになっている。ダミーパターン１２は、透明基材１０の表面のうちメインパターン１１との非対向領域に形成されており、光源の光が照射されたときに被転写対象に解像しないようになっている。 （もっと読む）