例示的一実施例によれば、基板上に位置するＢｉＦＥＴは、基板の上に位置するエミッタ層部分を含み、エミッタ層部分は第１のタイプの半導体を含む。ＨＢＴはエッチストップ層の第１の部分をさらに含み、エッチストップ層の第１の部分はＩｎＧａＰを含む。ＢｉＦＥＴは基板の上に位置するＦＥＴをさらに含み、ＦＥＴはソース領域およびドレイン領域を含み、エッチストップ層の第２の部分はソース領域およびドレイン領域の下に位置し、エッチストップ層の第２の部分はＩｎＧａＰを含む。ＦＥＴはエッチストップ層の第２の部分の下に位置する第２のタイプの半導体層をさらに含む。エッチストップ層はＦＥＴの線形性を増大させ、ＨＢＴの電子の流れを低下させない。
（もっと読む）

【課題】 半導体基板上のパターン密度の疎密によるトランジスタ特性のばらつきを抑制する。
【解決手段】 半導体基板１上の正規のＰｏｌｙ−Ｒ１２等の回路素子に加えて、回路素子のパターン密度が均一になるように、半導体チップ内のほぼ全面にわたって、ダミーの機能素子となるＰｏｌｙ−Ｒ１２ａのパターンを配置する。さらに、このダミー用のＰｏｌｙ−Ｒ１２ａを、アルミ被りによる抵抗値の変動を抑制するためにＬＰ−ＳｉＮ膜１７に覆われた構造とし、アルミ配線による抵抗値の変動を抑えるとともに、パターン密度の疎密による抵抗値、トランジスタ特性の変動を低減する。これにより、パターン密度の疎密によるトランジスタ特性のばらつきをなくし、さらに、アルミ被りによるＰｏｌｙ−Ｒへの影響や、赤外線吸収の素子疎密によるウェーハ内温度差を抑制する。 （もっと読む）