【課題】データ保持のためのリフレッシュ動作の頻度を低減し、消費電力の小さいＤＲＡＭを提供する。また、ＤＲＡＭに占めるキャパシタの面積を縮小し、集積度の高い半導体記憶装置を提供する。
【解決手段】ビット線、ワード線、トランジスタおよびキャパシタからなる半導体記憶装置であり、トランジスタは、ソース電極およびドレイン電極と、少なくともソース電極およびドレイン電極の上面と接する酸化物半導体膜と、少なくとも酸化物半導体膜の上面と接するゲート絶縁膜とを有し、上面から見て網状の導電膜の網の目の部分に設けられる。ここで、キャパシタは、一対の電極の一方と、網状の導電膜と、一対の電極の一方および網状の導電膜の間に設けられた第２の絶縁膜と、を有する。 （もっと読む）

エンベデッドメモリセルは、半導体基板（１１０）と、少なくとも一部が半導体基板に埋め込まれたソース／ドレイン領域（１２１）を含むトランジスタ（１２０）と、少なくとも一部が半導体基板に埋め込まれたキャパシタ（１３０）とを備える。キャパシタ（１３０）は、第１の電気絶縁材料（１３３）で互いから電気的に絶縁されている第１の電極（１３１）および第２の電極（１３２）を含む。第１の電極は半導体基板に電気的に接続されており、第２の電極は、トランジスタのソース／ドレイン領域に電気的に接続されている。 （もっと読む）

【課題】隣接するトレンチのストレージノード電極同士のショートを防止する半導体装置を提供する。
【解決手段】半導体基板１の複数のトレンチ８の内部表面に第１のポリシリコン膜１２を堆積し、第１のポリシリコン膜１２表面に不純物ドープのシリカガラス膜１３を堆積した後、シリカガラス膜１３をプレート電極形成領域の深さまでエッチングし、シリカガラス膜１３から導電型不純物を導入して導電型不純物含有ポリシリコン膜１６ａと拡散層１６ｂとを有するプレート電極１６を形成する。次にトレンチ内部表面にキャパシタ絶縁膜１７を形成後、トレンチ８内部に第１の導電膜を堆積し、ストレージノード電極１８を形成する。その後、第１及び第２導電層２１，２２でストレージノード電極とセルの拡散層とを接続する。 （もっと読む）

【課題】微細化した場合であっても電気的特性の良好なキャパシタを得ることができる半導体装置及びその製造方法を提供する。
【解決手段】トレンチ１２ｃが形成された半導体基板１０と、半導体基板上及びトレンチの側壁に形成されたキャパシタ誘電体膜３０ａと、キャパシタ誘電体膜上に形成されたキャパシタ電極３８とを有するキャパシタ４０とを有し、キャパシタ電極は、半導体基板上及びトレンチ内に形成された第１の層３２ａと、第１の層が形成されたトレンチ内に埋め込まれた第２の層３４と、第１の層上及び第２の層上に形成された第３の層３６ａとを有している。 （もっと読む）

【課題】超臨界成膜法を用いて基板上にアモルファス膜を形成するにあたり、形成したアモルファス膜のモフォロジーを悪化させることなく、膜中の不純物量を低減し、膜密度を向上させることによって、膜の電気特性を改善させることができる方法および装置を提供する。
【解決手段】（ａ）膜前駆体を超臨界流体に溶解させた前駆体溶液を成膜チャンバ内に供給して、基板上にアモルファス膜を成膜する工程と、（ｂ）熱処理雰囲気ガス下、前記アモルファス膜をその結晶化温度より低い温度で熱処理する工程とを有する方法により、基板上にアモルファス膜を形成する。前記工程（ｂ）は前記成膜チャンバ内で行ってもよく、前記成膜チャンバとは異なる熱処理チャンバ内で行ってもよい。 （もっと読む）

【課題】より低コストに容量素子を含む半導体装置を製造することが可能な半導体装置の容量形成方法を提供する。
【解決手段】ＧａＡｓ半導体基板３上に少なくともトランジスタと容量素子とが配置される半導体装置の容量形成方法であって、ＧａＡｓ半導体基板３に少なくとも２個の深さの異なる溝６，ヴィアホール７を同時に掘り込む工程１と、ＧａＡｓ半導体基板３上及び溝６，ヴィアホール７の内部に、容量素子の電極である容量構造を同時に形成する工程２と、工程２の後に、ＧａＡｓ半導体基板３の裏面を研磨する工程３とを含む。 （もっと読む）

【課題】フォトレジストをアッシングする際に、金属膜が酸化されるのを防止する。
【解決手段】窒化チタン膜６２の下部電極６２Ａ以外の部分のエッチングに使用されたフォトレジスト６３をＭＭＴ装置を使用して除去するアッシングステップにおいて、ウエハ１がサセプタ２１の上に移載された後に、ウエハ１を室温〜９０℃の範囲内の所定の温度に加熱し、水素ガスと酸素ガスの混合ガスを流量比が２以上になるように制御して供給し、高周波電力を筒状電極１５に高周波電源１７から整合器１８を介して印加する。筒状磁石１９、１９でマグネトロン放電が発生し、ウエハ１の上方空間に電荷をトラップしてプラズマ生成領域１６に高密度プラズマが生成される。酸素の酸化作用によるフォトレジストのアッシングと、水素の還元作用による窒化チタン膜の酸化防止が同時に作用するので、窒化チタン膜の酸化を防止しつつ、フォトレジストを除去できる。
（もっと読む）

【課題】絶縁膜の膜質を向上できる半導体装置の製造方法及び半導体装置を提供すること。
【解決手段】ＭＯＳ構造のゲートを有する半導体装置１００の製造方法であって、半導体基板１０上に、気相成長法により気相酸化膜３１を形成する気相酸化工程と、気相酸化工程後、気相酸化膜３１の形成部位を熱酸化し、気相酸化膜３０と半導体基板１０との間に熱酸化膜３２を形成する追加熱酸化工程を備えることを特徴とする。 （もっと読む）

【課題】本発明は、容量構造が非常に小さくとも、好適な容量特性や記録特性が得られるＤＲＡＭ半導体メモリまたは電界効果トランジスタ等の電子素子の製造方法を提供する。
【解決手段】誘電体（１３０）と少なくとも一つの接続電極（１２０、１４０）を有する少なくとも一つの容量（１５０）が形成されている電子素子、特に、ＤＲＡＭ半導体メモリまたは電界効果トランジスタの製造方法において、容量構造が非常に小さくとも、最適な容量特性を得るように容量を作成するため、該誘電体（１３０）または接続電極（１２０、１４０）を、過渡的な分極発生を抑制または少なくとも軽減するように形成する。 （もっと読む）

【課題】多結晶誘電体層の形成方法と前記誘電体層を用いた半導体デバイスの提供。
【解決手段】多結晶誘電体層２０は、酸化物または窒化物を含む第１の誘電体材料と前記誘電体層の重量の１重量％未満の第２の材料より形成される。第１の誘電体材料の粒子２１境界に沿った漏洩電流が低減するように、前記第１の誘電体材料のエンタルピーより低いエンタルピーを有する非導電性の酸化物または窒化物を形成する第２の材料を含み、第１の誘電体材料の粒子境界に配置される。 （もっと読む）

【課題】 半導体基板４上にシリコン酸化膜５を介して例えばゲ−ト電極２を形成するに際し、このゲ−ト電極２を複数の多結晶シリコン層６の積層体で構成する。ゲ−ト電極２の部分は、非晶質層の堆積工程とこの非晶質材料の結晶化（再結晶化）工程とを有する薄膜の製造方法により形成する。この際、１回に成膜する非晶質層の厚さが不良事象に応じて決定される臨界応力値によって規定される厚み以下であるように非晶質層の堆積を複数回に分割して行い、各非晶質層の堆積工程後毎に非晶質材料を結晶化させ、かつ非晶質層堆積工程と非晶質材料結晶化工程を繰り返すことにより必要な膜厚の多結晶層６の積層構造体を得る。
【解決手段】 半導体装置の電気特性の劣化と、層間剥離，層内での割れ等の不良を防止し、かつ多結晶材料層の積層により、所望厚さで小粒径の多結晶層が得られる。 （もっと読む）