【課題】膜の膨れによる欠陥の発生を防止することで半導体装置の品質向上と歩留まりの向上を図る半導体装置の製造方法を提供する。
【解決手段】シリコン基板の上方に第２層間絶縁膜を形成し（ステップＳ１００）、第１熱処理を行い（ステップＳ１１０）、その後に基板洗浄を行う（ステップＳ１２０）。下部電極密着膜及び第１導電性膜を形成したら、第１導電性膜に表面処理して不純物を除去し（ステップＳ１７０）、第１導電性膜を大気に晒すことなく第１誘電体膜を形成する（ステップＳ１８０）。さらに、第１誘電体膜を表面処理して不純物を除去し（ステップＳ２００）、第１誘電体膜を大気に晒すことなく第２誘電体膜を形成する（ステップＳ２１０）。 （もっと読む）

【課題】良好な特性の強誘電体キャパシタを有する半導体装置を提供する。
【解決手段】本発明の半導体装置１は、下部電極３１と上部電極３３との間に強誘電体膜３２が設けられた強誘電体キャパシタ３と、強誘電体キャパシタ３の上に設けられた第１水素バリア膜３５と、第１水素バリア膜３５の上に設けられた層間絶縁膜１３と、上部電極３３の上であって、第１水素バリア膜３５と層間絶縁膜１３とに設けられたコンタクトホール３６と、コンタクトホール３６に設けられたチタンアルミニウムの窒化物からなる導電膜３７と、導電膜３７の上に設けられたチタンアルミニウムの酸化物からなる第２水素バリア膜３８と、第２水素バリア膜３８の上であって、コンタクトホール３６に設けられたプラグ３９と、導電膜３７の上に設けられた配線と、を備えている。 （もっと読む）

【課題】高いスイッチング電荷量を得ながら、リーク電流の変動を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】下地膜５１上に、Ｉｒからなる下部電極５２、ＰＺＴ膜の初期層５３、コア層５４及び終端層５５、並びにＩｒＯ₂からなる上部電極５６を形成する。初期層５３は、低酸素分圧にて５ｎｍの厚さで形成する。コア層５４の厚さは１２０ｎｍとする。終端層５５は、過剰Ｚｒ層とする。即ち、終端層５５の組成について、「Ｚｒ／（Ｚｒ＋Ｔｉ）」は０．５よりも大きく、終端層５５には、平衡組成よりもＺｒが過剰に含有される。 （もっと読む）

【課題】キャパシタの強誘電体又は高誘電体からなる容量絶縁膜が水素バリア膜から発生する水素によって劣化することを確実に防止できるようにする半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置は、半導体基板１１の上に形成された強誘電体又は高誘電体からなる容量絶縁膜１８を有するキャパシタ２０と、キャパシタ２０の下側に形成された第１の水素バリア膜１５とを有している。第１の水素バリア膜１５は、フッ素を含む窒化シリコンからなる。 （もっと読む）

【課題】コンタクトホールを、タングステンにより、前記構造の還元を抑制しながら充填する電子装置の製造方法の提供。
【解決手段】上部電極１２Ｃを露出するコンタクトホール１４Ａを形成する工程と、コンタクトホールの底面および側壁面を導電性バリア膜１５で覆う工程と、シランガスを第１のキャリアガスとともに供給し、導電性バリア膜をシランガスに曝露する初期化工程と、タングステンの原料ガスをシランガスおよび第２のキャリアガスとともに供給し、コンタクトホールの底面および側壁面にタングステン膜を堆積させる工程と、タングステンの原料ガスを水素ガスとともに供給し、タングステン膜上にさらにタングステン膜を堆積し、前記コンタクトホールを少なくとも部分的に充填するタングステン充填工程とを含み、第１および第２のキャリアガスの各々は不活性ガスよりなり、水素ガスを含まないか、水素ガスをシランガス流量の二倍以下の流量で含む。 （もっと読む）

【課題】選択トランジスタと抵抗変化素子との間の配線抵抗を低減して、抵抗変化素子の消去動作を安定して行うことを可能にする半導体記憶装置とその製造方法を提供する。
【解決手段】半導体基板１１に形成された第１ＭＯＳトランジスタ２と、半導体基板１１に形成されていて第１ＭＯＳトランジスタ２の二つの第１拡散層１６Ａ，１７Ａの一つの第１拡散層１７Ａを共通の拡散層とする第２ＭＯＳトランジスタ３と、第１ＭＯＳトランジスタ２の第１ゲート電極１３Ａと第２ＭＯＳトランジスタ３の第２ゲート電極１３Ｂとの間に第１，第２サイドウォール絶縁膜１５Ａ，１５Ｂを介して形成されていて共通の拡散層１８に接続された抵抗変化素子４を有する。抵抗変化層２２は、金属酸化物膜からなる記憶層２４と、記憶層２４に金属イオンを供給もしくは記憶層２４に供給した金属イオンを受給するイオン源層２５からなる。 （もっと読む）

【課題】１つのチップに圧電素子と強誘電体素子とを混載させ、得られる半導体装置の小型化を図ることが可能な半導体装置とその製造方法を提供する。
【解決手段】本発明の半導体装置１は、圧電素子３と、強誘電体素子２と、を同一基板上に備える半導体装置１において、強誘電体素子２を構成する強誘電体膜１５ｂが、圧電素子３を構成する圧電体膜４の少なくとも一部と同じ材料から形成されていることを特徴とする。 （もっと読む）

【課題】製造工程による抵抗変化層の特性劣化を改善する抵抗変化層を用いた不揮発性記憶装置を提供する。
【解決手段】基板１１上に形成された下層配線１５と、下層配線１５上の少なくとも一部に形成された抵抗変化層１６と、下層配線１５と抵抗変化層１６とを含む基板１１上に形成された層間絶縁層１７と、層間絶縁層１７を貫通して抵抗変化層１６に接続するように形成されたコンタクトホール２６と、抵抗変化層１６に接続し、コンタクトホール２６内に形成された埋め込み電極１９と、層間絶縁層１７上に埋め込み電極１９と接続し、下層配線１５に対して交差する上層配線２０とを備え、抵抗変化層１６は少なくとも酸素不足型の遷移金属酸化物を含み、かつコンタクトホール２６が接続する領域の抵抗変化層１６の表層部分がコンタクトホール２６と接続する領域以外の抵抗変化層１６の表層部分に比べて凹んだ形状になっている。 （もっと読む）

【課題】絶縁膜界面の汚染を防止し、半導体基板とコントロールゲートの間の絶縁膜の破壊を抑制する。
【解決手段】半導体装置の製造方法は、半導体基板２の第１表面領域Ｃ１上にゲート絶縁膜４を介してフローティングゲート５を形成する工程と；第１表面領域Ｃ１に隣接する第２表面領域Ｃ２及びフローティングゲート５の端部を覆うようにトンネル絶縁膜８ａを形成する工程と；トンネル絶縁膜８ａを覆い、第２表面領域Ｃ２の上方が厚く、フローティングゲート５の上方が薄くなるように第１酸化膜３３を形成する工程と；第１酸化膜３３とフローティングゲート５上のトンネル絶縁膜８ａの表面とをエッチバックする工程と；第２表面領域Ｃ２上の第トンネル絶縁膜８ａ上にコントロールゲート９を形成する工程とを具備する。 （もっと読む）

【課題】本発明は多層配線構造を有する半導体装置の製造方法に関し、高い集積度が要求される場合に優れた歩留まりと高い信頼性とを確保することを目的とする。
【解決手段】トランジスタのソースドレイン領域の上層にシリコン酸化膜７を形成する。一端面がソースドレイン領域６に導通し、他端面がシリコン酸化膜７の表面に露出するように、シリコン酸化膜７の内部に導電性のパッド１０を設ける。シリコン酸化膜７およびパッド１０の上層にシリコン酸化膜１１を形成する。一端面がパッド１０に接触し、他端面が配線層１４と導通するようにシリコン酸化膜１１の内部にプラグとして機能する導電層を設ける。シリコン酸化膜７の表面と、パッド１０の他端面は平滑な同一平面を形成する。プラグとして機能する導電層は、パッド１０に比して小さく、かつ、パッド１０の中央部近傍に接触するように形成する。 （もっと読む）

【課題】不揮発性記憶装置の信頼性を向上させる。
【解決手段】第１の方向に延在する、少なくとも一つの第１の配線と、前記第１の配線の上層に配置され、前記第１の方向に対して非平行な第２の方向に延在する、少なくとも一つの第２の配線と、前記第１の配線と前記第２の配線とが交差する、前記第１の配線と前記第２の配線との間に配置された、記憶素子を有した記憶セルと、前記記憶セル間に配置された素子分離層と、を備え、前記記憶セルの側面に、前記素子分離層よりも密度の高い、少なくとも一層の絶縁膜が配置していることを特徴とする不揮発性記憶装置が提供される。 （もっと読む）

【課題】ＦｅＲＡＭを構成する強誘電体キャパシタの上部電極を露出するビアホールに、優れたステップカバレッジで導電性水素バリア膜を形成し、タングステン膜により、ＣＶＤ法で埋め込む際の強誘電体膜の還元を抑制する。
【解決手段】基板上に、下部電極１６Ｂ、強誘電体からなる容量絶縁膜１６Ｃ及び上部電極１６Ｄを有するキャパシタを形成する工程と、前記キャパシタを覆う層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記上部電極が露出する接続孔を形成する工程と、自己イオン化プラズマスパッタ法を使用して、前記接続孔の内面および前記層間絶縁膜上に第１の導電性バリア膜１８Ｔを成膜する工程と、非自己イオン化プラズマスパッタ法を使用して、前記第１の導電性バリア膜上に積層して第２の導電性バリア膜１８Ｎを成膜する工程と、前記第２の導電性バリア膜により内面が画定される前記接続孔を、金属により埋める工程とを有することを特徴とする。 （もっと読む）

【課題】強誘電体キャパシタの下部電極とバリアメタル膜との間の酸化膜の形成を防止する半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、トランジスタＴのソース／ドレイン拡散層１１に接続するように形成された第１、第２のビアコンタクト２３、２４と、バリアメタル膜３１を介して第１、第２のビアコンタクト２３、２４に接続された強誘電体キャパシタＣとを備える。強誘電体キャパシタＣは、バリアメタル膜３１上に設けられた下部電極３２と、強誘電体膜３３と、上部電極３４とを備える。下部電極３２は、錐台形状の上部３２２と、この上部３２２に比べ水平方向に突出した鍔部を有する底部３２１とからなり、下部電極３２の底部３２１は、バリアメタル膜３１の上面を全て覆い、バリアメタル膜３１の端面、鍔部の端面、及び強誘電体膜３３の端面が水平方向において整合している。 （もっと読む）

【課題】本発明は、コンデンサを有する集積回路デバイスに関する。
【解決手段】集積回路デバイスおよびその製造方法は、相互接続構造およびコンデンサを含む。相互接続構造は、金属線および接点を含み、コンデンサは上部および下部金属電極を含む。この方法は、半導体基板に隣接する誘電体層を形成することと、第一誘電体層において相互接続構造の第一開口部およびコンデンサの第二開口部を同時に形成することとを含む。この方法は、相互接続構造を形成するために、第一導電層を選択的にデポジットさせて、第一開口部を充填することと、第二開口部にコンデンサを形成するために、その間にコンデンサ誘電体を有する上部および下部金属電極を形成することとを含む。集積回路デバイスは、金属電極を有し、デュアル・ダマシーン構造にも使用でき、統合される高密度コンデンサを提供する。この様に、コンデンサは、デュアル・ダマシーン相互接続構造と同一レベルに位置される。 （もっと読む）

【課題】層間絶縁膜に覆われるキャパシタの特性を良好にすることができる半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板（半導体基板）１の上方に形成された第１の層間絶縁膜（第１絶縁膜）１１と、第１の層間絶縁膜１１上に形成され且つ下部電極１６ａ、誘電体膜１７ａ及び上部電極１８ａを有するキャパシタ２０と、キャパシタ２０及び第１層間絶縁膜１１の上方に形成された第４の層間絶縁膜（第２絶縁膜）２６と、キャパシタ２０及びその周辺の上方であって第４の層間絶縁膜２６の上に形成され且つ第４の層間絶縁膜２６とは逆の方向の応力を有する金属パターン３１とを有する。 （もっと読む）

【課題】不揮発性記憶装置の信頼性を向上させる。
【解決手段】Ｘ軸方向に延在する、少なくとも一つの第１の配線と、第１の配線の上層に配置され、Ｘ軸方向に対して非平行なＹ軸方向に延在する、少なくとも一つの第２の配線と、第２の配線の上層に配置され、Ｘ軸方向に延在する、少なくとも一つの第３の配線と、第１の配線と第２の配線とが交差する、第１の配線と第２の配線との間に第１の記憶素子を有した第１の記憶セルを配置し、第２の配線と第３の配線とが交差する、第２の配線と第３の配線との間に第２の記憶素子を有した第２の記憶セルを配置した不揮発性記憶装置であって、Ｘ軸方向に略垂直な断面において、第１の配線の断面積と第３の配線の断面積とが略等しい不揮発性記憶装置が提供される。 （もっと読む）

【課題】不揮発性記憶装置の動作不良、特性のばらつきを抑制する。
【解決手段】複数の単位記憶セルを積層した不揮発性記憶装置であって、前記単位記憶セルのそれぞれは、第１の方向に延在する第１の配線と、前記第１の方向に対して非平行な第２の方向に延在する第２の配線と、前記第１の配線と第２の配線との間に設けられた記憶素子と、前記第１の配線または前記第２の配線と、前記記憶素子と、の間に配置され、前記記憶素子に直列に接続された整流素子と、を有し、前記記憶素子と前記整流素子との間に、前記整流素子の主成分を含有した中間層が設けられたことを特徴とする不揮発性記憶装置が提供される。 （もっと読む）

【課題】層間絶縁膜に覆われるキャパシタの特性を良好にすることができる半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板（半導体基板）１の上方に形成された第１の層間絶縁膜（第１絶縁膜）１１と、第１の層間絶縁膜１１上に形成され且つ下部電極１６ａ、誘電体膜１７ａ及び上部電極１８ａを有するキャパシタ２０と、キャパシタ２０及び第１層間絶縁膜１１の上方に形成された第４の層間絶縁膜（第２絶縁膜）２６と、キャパシタ２０及びその周辺の上方であって第４の層間絶縁膜２６の上に形成され且つ第４の層間絶縁膜２６とは逆の方向の応力を有する金属パターン３１とを有する。 （もっと読む）

【課題】欠陥の発生を防止し且つ電気的特性に優れた強誘電体キャパシタを用いた半導体装置の製造方法を提供する。
【解決手段】第１の導電層４０を形成し、第１の導電層４０の表面に酸化膜１０を形成し、酸化膜１０を大気にさらし、酸化膜１０を、減圧下且つ第１の温度で減圧加熱処理し、減圧加熱処理された酸化膜１０を大気にさらすことなく、減圧下且つ第１の温度よりも低い第２の温度で、非晶質の第１の誘電体層４１を酸化膜１０上に形成し、第１の温度よりも高い第３の温度で、非晶質の第１の誘電体層４１を結晶化する。 （もっと読む）

【課題】本発明は、不良ビットへの無駄なアクセスを抑制することができる不揮発性記憶装置および不揮発性記憶装置の製造方法を提供する。
【解決手段】第１の方向に延在する第１の配線と、前記第１の方向と非平行な第２の方向に延在する第２の配線と、前記第１の配線と前記第２の配線との間に挟持され前記第１の配線と前記第２の配線とを介して供給される電流により第１の状態と第２の状態との間を不可逆的に遷移可能な遷移層と、を有する判別部と、前記第２の配線に対して前記第１の配線と反対側に設けられ前記第２の方向と非平行な第３の方向に延在する第３の配線と、前記第２の配線と前記第３の配線との間に挟持され前記第２の配線と前記第３の配線とを介して供給される電流により第３の状態と第４の状態との間を可逆的に遷移可能な記録層と、を有する変化素子部と、を備えたことを特徴とする不揮発性記憶装置が提供される。 （もっと読む）