【課題】非ヒステリシストランジスタとヒステリシストランジスタとを混載する場合において、欠陥や不純物混入リスクの少ない良好な基板界面を保ったまま、同一材料の絶縁膜を用いて、ヒステリシストランジスタと非ヒステリシストランジスタとを同一基板上に混載することができる絶縁ゲート型半導体装置の製造方法を提供する。
【解決手段】第１及び第２のトランジスタ形成領域上に第１のトランジスタにヒステリシス特性を与える絶縁膜１を形成し、これを第１のトランジスタのゲート絶縁１膜とする工程、及び、第２のトランジスタ形成領域上の絶縁膜１を部分的にエッチング除去することにより、第２のトランジスタにヒステリシス特性を与えない絶縁膜とし、これを第２のトランジスタのゲート絶縁膜とする工程を含む。 （もっと読む）

【課題】水素による強誘電体キャパシタの劣化を抑制することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、トランジスタを被覆する第１の層間膜と、第１の層間膜中に形成され、トランジスタのソースまたはドレインの一方に接続された第１のプラグと、第１のプラグおよび第１の層間膜の上方に形成された強誘電体キャパシタと、隣接する強誘電体キャパシタ間の下にある第１の層間膜中に形成され、トランジスタのソースまたはドレインの他方に接続された第２のプラグと、強誘電体キャパシタの側面を被覆する第１の絶縁膜と、強誘電体キャパシタの側面において第１の絶縁膜をさらに被覆する第２の絶縁膜と、第２の絶縁膜を被覆する第２の層間膜と、隣接する強誘電体キャパシタ間の第２の層間膜を貫通して第２のプラグに接続された第３のプラグとを備え、第２の絶縁膜は、第１の絶縁膜よりもエッチングされ難い材料で形成されている。 （もっと読む）

【課題】強誘電体キャパシタの水素による特性劣化および上部電極へのダメージを抑制しつつ、微細化に適した半導体記憶装置の提供。
【解決手段】第１の層間膜ＩＬＤ１を貫通してトランジスタのソースまたはドレインの一方に接続された第１のプラグＰＬＧ１と、第１の層間膜を貫通してトランジスタのソースまたはドレインの他方に接続された第２のプラグＰＬＧ２と、第１のプラグの上方に設けられ第１のプラグに電気的に接続された下部電極ＬＥ、強誘電体膜ＦＥ、および、上部電極ＵＥを含む強誘電体キャパシタＦＣと、強誘電体キャパシタを被覆する水素バリア膜ＨＢと、水素バリア膜上に設けられた第２の層間膜ＩＬＤ３と、第２の層間膜および水素バリア膜上に設けられ、水素バリア膜を貫通して上部電極に接続されたローカル配線ＬＩＣと、ローカル配線、第２の層間膜および水素バリア膜を貫通して第２のプラグに接続された貫通プラグＰＰＬＧとを備える。 （もっと読む）

【課題】水素バリア膜の成膜時に生じるダストを効果的に除去することができる半導体記憶装置およびその製造方法を提供する。
【解決手段】半導体記憶装置は、半導体基板１０上に設けられたトランジスタＳＴと、トランジスタＳＴ上に形成された第１の層間絶縁膜ＩＬＤ１と、第１の層間絶縁膜ＩＬＤ１内に設けられ、トランジスタＳＴの拡散層ＤＬ１に接続された下部コンタクトプラグＣＰ１と、下部コンタクトプラグＣＰ１および第１の層間絶縁膜ＩＬＤ１上に形成された下部電極ＬＥ、強誘電体膜ＦＥおよび上部電極ＵＥを含む強誘電体キャパシタＦＣと、強誘電体キャパシタＦＣの周辺に設けられた第２の層間絶縁膜ＩＬＤ２と、強誘電体キャパシタＦＣの側面と第２の層間絶縁膜ＩＬＤ２との間に形成されたトレンチ５０の内部を充填し、強誘電体キャパシタＦＣの側面を被覆し、水素の透過を抑制する第１のバリア膜ＢＭ１とを備えている。 （もっと読む）

【課題】ＦｅＲＡＭを製造する際、強誘電体キャパシタのパターニングをシリコン酸化膜よりなるハードマスクを使って行い、占有面積を低減するとともに、生産性および歩留まりを向上させる。
【解決手段】半導体装置の製造方法は、活性素子が形成された半導体基板上において、第１の導電膜と、強誘電体膜と、第２の導電膜とを順次積層した積層構造体をパターニングし、前記第１の導電膜を下部電極、前記強誘電体膜をキャパシタ絶縁膜、前記第２の導電膜を上部電極とした強誘電体キャパシタを形成する工程を含み、前記積層構造体のパターニングは、前記積層構造の上に形成されたハードマスクパターンをマスクに実行され、前記ハードマスクパターンは、経時的な水分吸収を生じないシリコン酸化膜よりなる。 （もっと読む）

【課題】容量素子の誘電体膜を形成する際に生じたエッチング生成物が誘電体膜に付着しない容量素子の製造方法を提供する。
【解決手段】強誘電体材料からなる誘電体層４２上に導電層４３を形成する工程と、導電層４３及び誘電体層４２のうちの少なくとも導電層４３上に、保護層１０を形成する工程と、保護層１０上にマスク層４５を形成する工程と、マスク層４５をパターニングする工程と、パターニングされたマスク層４５をマスクとして、保護層１０と共に保護層１０に隣接する下側の層４３をエッチングして、下側の層４３をパターニングする工程と、マスク層４５を除去する工程と、次いで、保護層１０に対してドライエッチングを行う工程と、を有する。 （もっと読む）

【課題】不揮発性メモリセルを有する半導体装置において、メモリ周辺回路の信頼性を向上させることのできる技術を提供する。
【解決手段】メモリ周辺回路領域の高圧系ｎＭＩＳおよび高圧系ｐＭＩＳのゲート絶縁膜１４を、半導体基板１の主面上に順次積層された下層の絶縁膜１１ｂ、電荷蓄積層ＣＳＬおよび上層の絶縁膜１１ｔにより構成し、続いて上層の絶縁膜１１ｔ上に積層されたｎ型の導電膜により高圧系ｎＭＩＳのゲート電極ＧＨｎまたは高圧系ｐＭＩＳのゲート電極ＧＨｐを構成する。メモリ周辺回路領域の低圧系ｎＭＩＳおよび低圧系ｐＭＩＳのゲート絶縁膜８を、半導体基板１の主面上に形成された酸化シリコン膜により構成する。 （もっと読む）

【課題】電気的性質が良好なｈｉｇｈ−ｋ膜／Ｇｅゲートスタック構造を有する半導体装置を提供する。
【解決手段】Ｇｅを主成分とする半導体領域（１０）と、前記半導体領域上に形成された絶縁膜（１１）と、前記絶縁膜上に形成された金属膜（１２）とを具備する半導体装置である。前記絶縁膜は、少なくとも１種の希土類元素（Ｍ_R）と、ＴｉおよびＺｒから選択される少なくとも１種のIV族元素（Ｍ_IV）と、酸素とを含むことを特徴とする。 （もっと読む）

【課題】上部絶縁層と素子分離絶縁層の界面に起因する信頼性劣化が抑制された半導体装置を提供する。
【解決手段】半導体装置は，半導体基板と，前記半導体基板上に配置され，かつトンネル絶縁膜，電荷蓄積層，上部絶縁層，および制御電極が順に積層される積層構造と，前記積層構造の側面に配置される素子分離絶縁層と，前記半導体基板の前記トンネル絶縁膜の両側に形成された不純物ドーピング層と，を具え，前記素子分離絶縁層は，ＳｉＯ_２，ＳｉＮ及びＳｉＯＮの少なくとも一つからなり，前記上部絶縁層は，希土類金属，Ｙ，Ｚｒ，及びＨｆからなる群より選ばれる少なくとも一つの金属Ｍ，及びＳｉを含む酸化物であり，前記電荷蓄積層，前記上部絶縁層，前記制御電極それぞれのチャネル長方向の長さＬ_{ｃｈａｒｇｅ}，Ｌ_ｔｏｐ，Ｌ_ｇａｔｅが関係「Ｌ_{ｃｈａｒｇｅ}，Ｌ_ｇａｔｅ ＜ Ｌ_ｔｏｐ」を満たす。 （もっと読む）

【課題】容量素子の酸素雰囲気中での焼結を制限を設けず実施した場合も、スタックコンタクトの信頼性や製造歩留まりを向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板1と、その上に形成された第１の層間絶縁膜1,2および第２の層間絶縁膜3,4,5と、第１の層間絶縁膜1,2中に形成された第１のプラグ8bおよび第２のプラグ8aと、第２の層間絶縁膜3,4,5中に形成され第１のプラグ8bと接続された容量素子たるメモリセル30と、第２の層間絶縁膜3,4,5中に形成され第２のプラグ8aと接続された第３のプラグ19とを備え、第２のプラグ8aの中央部の上面は第１の層間絶縁膜1,2の上面よりも半導体基板1側に位置するように構成する。 （もっと読む）

【課題】メモリトランジスタの特性が良好な不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】シリコン基板１１上に、それぞれ複数の絶縁膜及び電極膜１４が交互に積層された積層体を設ける。電極膜１４は、Ｘ方向に延びる複数本の制御ゲート電極ＣＧに分断する。また、積層体内に、選択ゲート電極ＳＧｂ、ＳＧｓ、制御ゲート電極ＣＧを貫き、一端がソース線ＳＬに接続され、他端がビット線ＢＬに接続されたＵ字ピラー３０を設ける。そして、各制御ゲート電極ＣＧは、Ｙ方向において隣り合う２本のシリコンピラー３１によって貫かれており、接続部材３２によって相互に接続された２本のシリコンピラー３１は、相互に異なる制御ゲート電極ＣＧを貫いている。 （もっと読む）

【課題】ダイオードの順方向特性を劣化させることなく逆方向特性を改善させる。
【解決手段】半導体記憶装置は、可変抵抗素子１９及びダイオードＤを有し、かつピラー状の第１及び第２のメモリセルと、第１のメモリセル及び第２のメモリセル間に設けられ、かつボイド２１を有する絶縁層２０とを含む。さらに、ダイオードＤの中央部は、その上部及び下部よりも幅が狭くなっている。 （もっと読む）

【課題】絶縁性に優れた複合酸化物積層体およびその製造方法を提供する。
【解決手段】基板２０と、前記基板２０の上方に形成され、一般式ＡＢＯ₃で表される第１複合酸化物層２４と、前記第１複合酸化物層２４の上方に形成され、一般式ＡＢ_1-xＣ_xＯ₃で表される第２複合酸化物層２６と、を含み、Ａ元素は、少なくともＰｂからなり、Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、ＷおよびＨｆの少なくとも一つからなり、Ｃ元素は、ＮｂおよびＴａの少なくとも一つからなる。 （もっと読む）

【課題】 結晶性の良い強誘電体膜を有する半導体記憶装置及びその製造方法を提供する。
【解決手段】 単半導体基板と、前記半導体基板上に形成された電界効果型トランジスタと、前記電界効果型トランジスタ及び前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜中に形成され、前記電界効果型トランジスタのソース／ドレイン領域のいずれか一方の領域に接続された単結晶構造を有するプラグと、前記プラグ上に形成され単結晶構造を有する下部電極と、前記下部電極上に形成された強誘電体膜と前記強誘電体膜上に形成された上部電極と、を備えることを特徴とする半導体記憶装置。 （もっと読む）

【課題】強誘電体膜のダメージを抑制した縦型の強誘電体キャパシタを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１１と、半導体基板１１上に互いに離間して配設されたソース及びドレインのいずれかとなる拡散層１６を有するトランジスタ１３と、半導体基板１１表面にほぼ垂直に縦方向に伸び、拡散層１６にコンタクトプラグ１９を介して接続された電極３５と、電極３５に対向し、半導体基板１１表面にほぼ垂直に縦方向に伸び、拡散層１６にコンタクトプラグ１９を介して接続された電極３６と、対向する両面が電極３５及び電極３６にそれぞれ接した強誘電体膜３３と、強誘電体膜３３に接してトランジスタ１３の側に配設され、対向する電極３５及び電極３６のいずれか一方に接したシード膜２３とを備えている。 （もっと読む）

【課題】本発明は、抵抗変化型の半導体記憶装置の性能低下を引き起こさない材料で銅の拡散防止層が形成されることを可能にする。
【解決手段】基板１０上に形成された第１絶縁膜２１に埋め込まれて形成された第１電極１１と、前記第１電極１１に対向して形成された第２電極１４と、前記第１電極１１と前記第２電極１４との間に挟まれて形成されていて、前記第１電極１１側に形成された記憶層１２と、前記記憶層１２と前記第２電極１４との間に形成されたイオン源層１３とを有し、前記第１絶縁膜２１と前記第１電極１１との間に酸化マンガン層からなる拡散防止層３１を有する。 （もっと読む）

【課題】抵抗ばらつきを抑制し製造歩留りを向上可能な抵抗変化型不揮発性記憶装置を提供する。
【解決手段】基板２１と、基板２１上に形成された第１、第２のｎ型拡散層２２ａ、２９ａと、第１、第２のｎ型拡散層２２ａ、２９ａ上に形成された第１の層間絶縁層２３と、第１の層間絶縁層２３上に形成され、下部電極２７、第１、第２の抵抗変化層２４ａ、２４ｂ、上部電極２８を積層してなる抵抗変化素子３０と、抵抗変化素子３０及び第１の層間絶縁層２３上に形成された第２の層間絶縁層２５と、第２の層間絶縁層２５上に形成された配線２６と、配線２６から、抵抗変化素子３０を介して、第１のｐ型拡散層２２ｂに至る第１の電気的接続経路と、配線２６から第２のｐ型拡散層２９ｂに至る第２の電気的接続経路とを備え、前記第２の電気的接続経路のインピーダンスは前記第１の電気的接続経路のインピーダンスより低い。 （もっと読む）

【課題】炭素系材料を抵抗変化膜に用いた不揮発性メモリ素子において、炭素膜と電極界面の特性を安定化させ、ひいては抵抗変化特性を安定して動作させうる不揮発性メモリ素子とその製造方法とを提供する。
【解決手段】炭素系の膜を抵抗変化層として用いた不揮発性半導体メモリであって、基板１１上に設けられた下部電極１２と、下部電極１２上に設けられた、窒素を含み炭素を主成分とする膜からなるバッファ層１３と、バッファ層１３上に設けられた、炭素を主成分とする膜からなり、電圧印加又は通電によって電気抵抗率が変化する抵抗変化層１４と、抵抗変化層１４上に設けられた上部電極１６とを備えた。 （もっと読む）

【課題】幅の狭い溝状領域への層間絶縁膜の形成にポリシラザンを用いた場合のシリコン酸化膜への改質が良好に行われる半導体装置及びその製造方法を提供する。
【解決手段】上面及び側面をキャップ絶縁膜１０７及びサイドウォール絶縁膜１０８で覆われた複数のビット線１０６間に形成された溝状領域１０９と、Ｎ（窒素）よりもＯ（酸素）を多く含み溝状領域１０９の内表面を連続的に覆うＳｉＯＮ膜１０と、ＳｉＯＮ膜１０を介して溝状領域１０９内に埋め込まれ、ポリシラザンを改質することによって形成されたシリコン酸化膜１１とを備える。 （もっと読む）

【課題】結晶性の良好な誘電体膜を有し、良好なヒステリシス特性を有することができるキャパシタを提供する。
【解決手段】本発明に係るキャパシタ１００は，下部電極４と、下部電極４の上方に形成され、ニオブ酸チタン酸ジルコン酸鉛からなる第１誘電体膜１１と、第１誘電体膜１１の上方に形成され、チタン酸ジルコン酸鉛、または、前記第１誘電体膜を構成するニオブ酸チタン酸ジルコン酸鉛よりもＮｂ組成が小さいニオブ酸チタン酸ジルコン酸鉛からなる第２誘電体膜１３と、第２誘電体膜１３の上方に形成された上部電極６と，を含む。 （もっと読む）