【課題】自己整合的に形成され、幅の減少を抑制可能なコンタクトプラグを有する半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１１と、半導体基板１１にソース及びドレインとなる拡散層２１がそれぞれ形成されたトランジスタ２０と、下部電極３２、強誘電体膜３３、及び、上部電極３４を順に有し、下部電極３２が一方の拡散層２１に接続され、上部電極３４が配線部５５に接続された強誘電体キャパシタ３０と、強誘電体キャパシタ３０の上面から下面に連なる側面に配設され、下端が下面より上面側に位置されたサイドウォール４１と、サイドウォール４１に接触して、一端を他方の拡散層２１及び他端を配線部５５とそれぞれ接続された第３のコンタクトプラグ５１とを備えている。 （もっと読む）

【課題】強誘電体キャパシタを埋める層間絶縁膜上に配線層を形成する際に、層間絶縁膜上のＡｌ₂Ｏ₃膜等の水素バリアを超えて生じる水素の侵入を抑制する半導体装置を提供する。
【解決手段】基板１１上に第１の層間絶縁膜２０を、テトラエトキシシランを原料とするプラズマＣＶＤ法により強誘電体キャパシタ１８Ａ，１８Ｂ，１８Ｃ，１８Ｄを覆うように形成し、その上に水素バリア膜２１を形成し、その上に配線パターン２２Ａ、２２Ｂ、２２Ｃを形成し、第２の層間絶縁膜２２ＨＤを高密度プラズマＣＶＤ法により堆積し、その上にシリコン酸化膜よりなる犠牲膜２２ＰＴをテトラエトキシシランを原料としたプラズマＣＶＤ法により堆積し、犠牲膜２２ＨＤを化学機械研磨法により第２の層間絶縁膜２２ＨＤが露出するまで研磨し、その際、犠牲膜２２ＰＴの第２の水分量が第２の層間絶縁膜２２ＨＤの第１の水分量よりも少ないようにする。 （もっと読む）

【課題】強誘電体キャパシタを覆う絶縁膜内に形成されて、その強誘電体キャパシタの電極に接続される導電性プラグをコンタクトホール内に埋め込む際に、工程増を抑制しながら、コンタクトホールの下への水素の浸入を防止する構造を備えた半導体装置を提供する。
【解決手段】絶縁膜２０内であってキャパシタ上部電極１８の上に形成されたコンタクトホール２０ｅ内に埋め込まれる導電性プラグ２１ｅとして、アルミニウム膜３２を有する複数層３１〜３４の構造を採用し、これにより、タングステン膜３４をコンタクトホール２０ｅ内に充填する際に、水素がコンタクトホール２０ｅの下の強誘電体キャパシタ１７ａに侵入することをアルミニウム膜３２によって防止する。 （もっと読む）

半導体製造プロセスにおいて基板上に膜を形成する方法であって、反応チャンバーと、該チャンバー中の基板とが準備される。少なくとも2つの不燃性フッ素化溶媒の混合物中に溶解された四酸化ルテニウムを含むルテニウムベースの前駆体が提供され、ルテニウム含有膜が該基板上に作られる。 （もっと読む）

【課題】強誘電体キャパシタの水素や水分による劣化を抑制するＦｅＲＡＭを提供する。
【解決手段】ＦｅＲＡＭの強誘電体キャパシタ４をＡｌＯ膜１１で覆うことにより、水素や水分が強誘電体キャパシタ４に到達するのをブロックする。さらに、強誘電体キャパシタ４の周辺に、ＦｅＲＡＭの電気伝導には寄与しないダミープラグ４０を設けることにより、ダミープラグ４０を設けなかった場合に比べて第２層間絶縁膜１２の体積を減らし、第２層間絶縁膜１２に含まれる水分に起因した強誘電体キャパシタ４の劣化を抑える。 （もっと読む）

【課題】強誘電体キャパシタの疲労特性を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】ＰＺＴ膜２４ａの形成では有機金属気相成長（ＭＯＣＶＤ）法を採用し、その厚さを約５ｎｍとする。ＰＺＴ膜２４ｂの形成でもＭＯＣＶＤ法を採用し、その厚さを約９５ｎｍとする。但し、ＰＺＴ膜２４ａの組成とＰＺＴ膜２４ｂの組成とを比較すると、ＰＺＴ膜２４ｂの組成において、Ｔｉ含有量が少なく、Ｚｒ含有量が多くなるように、原料ガスの供給量を調整する。ＰＺＴ膜２４ｃの形成では、例えば化学溶液堆積（ＣＳＤ）法を採用し、その厚さを約２０ｎｍとする。但し、ＰＺＴ膜２４ｃ中のＰｂ含有量が、ＰＺＴ膜２４ａ及び２４ｂよりも、化学量論組成に近くなるよう、原料ガスの供給量を調整する。例えば、Ｚｒ含有量及びＴｉ含有量の総和と同程度とする。 （もっと読む）

【課題】高誘電率絶縁膜を備えていても、素子特性の劣化を防止することができる半導体装置およびその製造方法を提供することを可能にする。
【解決手段】半導体基板１と、半導体基板に離間して形成されたソース領域８ａおよびドレイン領域８ｂと、ソース領域とドレイン領域との間の半導体基板上に形成された第１絶縁膜３と、第１絶縁膜上に形成された電荷蓄積膜４と、電荷蓄積膜上に形成された高誘電率材料で形成された第２絶縁膜５ｂと、第２絶縁膜上に形成された制御ゲート電極６と、三配位の窒素結合を有しかつ窒素の第二近接原子の少なくとも１つが窒素であるシリコン窒化層５ａ、５ｃと、を備え、電荷蓄積膜と前記制御ゲート電極との少なくとも一方がシリコンを含み、前記シリコン窒化層は、第２絶縁膜と、電荷蓄積膜および制御ゲート電極のうちのシリコンを含む方との界面に設けられている。 （もっと読む）

【課題】層間絶縁膜中にビアプラグをダマシン法により形成する半導体装置の製造工程において、ウェハ中心部からとられた半導体装置でもウェハ周辺部からとられた半導体装置でもビアプラグの長さが一定となる製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体ウェハ上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜を、第１の条件で化学機械研磨する工程と、前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜を、第２の条件で化学機械研磨する工程と、を含み、前記第１の条件と前記第２の条件とは、前記第１の層間絶縁膜と前記第２の層間絶縁膜の膜厚の総和が、前記半導体ウェハの中心部においても周辺部においても、略等しくなるように設定される。 （もっと読む）

【課題】誘電体の無機酸化物の還元を抑制し、誘電体の特性を阻害しないバリア層を備えた、漏れ電流の少ないキャパシタ、およびその容易な製造方法を提供すること。
【解決手段】（Ａ）下部電極を形成する工程と、（Ｂ）前記下部電極の上方に強誘電体または圧電体からなる誘電体層を形成する工程と、（Ｃ）前記誘電体層の上方に上部電極を形成する工程と、（Ｄ）前記誘電体層および前記上部電極をパターニングする工程と、（Ｅ）前記誘電体層の少なくとも側面を被覆するように第１酸化シリコン層を形成する工程と、（Ｆ）酸素を含むプラズマによる処理を行う工程と、（Ｇ）少なくとも前記第１酸化シリコン層の上方に第２酸化シリコン層を形成する工程と、を含む。 （もっと読む）

【課題】ゲート構造の小型化に対応しやすく、製造が容易な３次元構造のゲート絶縁膜を有する半導体装置の提供を課題とする。
【解決手段】本発明の半導体装置は、半導体基板に３次元構造のゲート絶縁膜が形成され、ゲート絶縁膜に接するゲート電極が半導体基板上に突出形成され、ゲート絶縁膜の周囲の半導体基板に該半導体基板の拡散層領域を介してソース電極およびドレイン電極が形成され、ゲート電極周囲の半導体基板上面が、半導体基板上に突出形成されたゲート電極の側面を覆う保護絶縁膜で覆われ、この保護絶縁膜の上に層間絶縁膜が積層されてなる。 （もっと読む）

【課題】記憶機能の信頼性の高い有機化合物を含む層を有する素子が設けられたフレキシブルな記憶装置及び半導体装置を提供する。
【解決手段】第１の電極層及１０３び第２の電極層１０６からなる一対の電極間に有機化合物を含む層１０５を有する記憶素子と、当該記憶素子を有する素子層と、素子層上に形成される封止層１１１を有し、封止層１１１には吸湿材１０８が含まれている記憶装置及び半導体装置である。吸湿材１０８としては、溶融シリカ、結晶シリカ、アルミナ、窒化珪素、窒化アルミニウム、窒化ホウ素、ゼオライト、アルカリ土類金属の酸化物、硫酸塩、または高吸水性ポリマーの粒子で形成される。 （もっと読む）

【課題】 メモリセル部を保護するための被覆絶縁膜の膜質を改善することができ、メモリセル部の電荷保持特性の向上をはかる。
【解決手段】 半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３，１８が形成されたトランジスタ構造の不揮発性メモリセルの表面部を被覆絶縁膜２６で覆った不揮発性半導体装置であって、被覆絶縁膜２６はシリコン窒化膜又はシリコン酸窒化膜からなり、被覆絶縁膜２６中のＮ−Ｈ結合の密度とＳｉ−Ｈ結合の密度との比（Ｎ−Ｈ／Ｓｉ−Ｈ）を３以下に設定した。 （もっと読む）

【課題】高誘電体膜の電気的な特性を向上させる事ができる非揮発性メモリ素子及びその製造方法を提供する。
【解決手段】フローティングゲート１０４とコントロールゲート１２２間誘電体１２０として、酸化膜１０８，１１６の間に高誘電絶縁膜１１２を含む高誘電体膜を形成し、高誘電絶縁膜の上部及び下部、またはフローティングゲートの上部及びコントロールゲートの下部に窒素含有絶縁膜１０６，１１０，１１４，１１８を形成することにより、酸化膜と高誘電絶縁膜との間、または酸化膜とフローティングゲートまたはコントロールゲートとの間の界面反応を抑制し、高誘電体膜の誘電率、漏洩電流、絶縁破壊電圧及び電荷保存特性などの電気的な特性を向上させ、高性能及び高信頼性の高誘電体膜を製造することができる。 （もっと読む）

【課題】ゲートスタックのシート抵抗及びコンタクト抵抗が小さいながらも、不純物の外部拡散を効果的に抑制することのできる拡散防止膜を備える半導体素子を提供すること。
【解決手段】第１導電層（２１１）と、第１導電層（２１１）上に形成され、且つ金属シリサイド膜（２１２Ａ）及び窒素含有の金属膜（２１２Ｂ）の順に積層された第１拡散防止膜と、該第１拡散防止膜上の少なくとも窒素含有の金属シリサイド膜（２１２Ｄ）を含む第２拡散防止膜と、該第２拡散防止膜上の第２導電層（２１３）とを備える。 （もっと読む）

【課題】水分の浸透を防止するシリコン窒化膜を寄生容量が増大しないように設ける不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】シリコン基板１に、ゲート絶縁膜６、浮遊ゲート電極膜７、ＯＮＯ膜やＮＯＮＯＮ膜などの電極間絶縁膜８、制御ゲート電極膜９および加工用ハードマスク材１０を積層してエッチング加工することによりゲート電極ＭＧを形成する。浮遊ゲート電極膜７の上面位置までシリコン酸化膜１１を埋め込み、その上にホウ素を含有した比誘電率が小さいシリコン窒化膜（ＳｉＢＮ）１２を成膜する。この上にシリコン酸化膜１３を成膜する。この構成で、シリコン窒化膜１２は、水分の浸透を防止し、しかも、浮遊ゲート電極膜７や制御ゲート電極膜９の間に位置せずしかも比誘電率が小さいので寄生容量の増大を抑制できる。 （もっと読む）

【課題】ゲートスタックのシート抵抗及びコンタクト抵抗が小さいながらも、不純物の外部拡散を効果的に抑制することのできる拡散防止膜を備える半導体素子の製造方法を提供すること。
【解決手段】本発明に係る半導体素子の製造方法は、第１導電層（２１）上に、少なくとも第１金属膜（２２Ａ）および窒素含有の金属シリサイド膜（２２Ｃ）を含む積層構造で拡散防止膜を形成するステップと、該拡散防止膜上に第２導電層（２３）を形成するステップとを含む。 （もっと読む）

【課題】歩留まりを向上させることが可能な強誘電体キャパシタを備えた半導体装置の製造方法を提供する。
【解決手段】第２導電膜４３の上にマスク材料膜４５を形成する工程と、マスク材料膜４５の上にレジストパターン４６を形成する工程と、ＩＰＣエッチングチャンバ内においてマスク材料膜４５をエッチングして補助マスク４５ａにする工程と、エッチングチャンバからシリコン基板２０を取り出さずに、エッチングチャンバ内において第２導電膜４３をエッチングすることによりパーティクル数の増加傾向を抑制して、第２導電膜４３を上部電極にする工程と、強誘電体膜４２をパターニングしてキャパシタ誘電体膜にする工程と、第１導電膜４１をパターニングして下部電極にし、下部電極、キャパシタ誘電体膜、及び上部電極でキャパシタQを構成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】立体スタック型の誘電体メモリにおける上部電極の電位を配線層へ引き出す構造においてより集積度を上げ、尚且つ、信頼性を高くする。
【解決手段】半導体基板３００の上に形成された容量素子３２１の上部電極３１３が、同じく半導体基板３００の上に形成された接合構造体３３１の第１導電膜３１５、第１コンタクトプラグ３０６、第２不純物拡散層３０３及び第３コンタクトプラグ３１７を介して、上方に形成された上部配線３１８と電気的に接続している。該接合構造体３３１は、第２層間絶縁膜３０７に設けられた第２凹部３０９の側壁に形成された誘電体膜３１４を備え、第２凹部３０９の底面において、第１導電膜３１５は、第１コンタクトプラグ３０６と電気的に接続する。 （もっと読む）

【課題】歩留まりを向上させることが可能な強誘電体キャパシタを備えた半導体装置の製造方法を提供する。
【解決手段】下地絶縁膜３７の上に、第１導電膜４１、強誘電体膜４２、及び第２導電膜４３を順に形成する工程と、第２導電膜４３をパターニングして上部電極４３ａにする工程と、強誘電体膜４２の上にレジストパターンを形成する工程と、レジストパターンをマスクにしながら、ハロゲンガスを含むエッチングガスを用いて強誘電体膜４２をエッチングすることにより、キャパシタ誘電体膜４２ａを形成する工程と、レジストパターンを除去する工程と、キャパシタ誘電体膜４２ａの側面を水洗する工程と、第１導電膜４１をパターニングして下部電極にし、該下部電極、キャパシタ誘電体膜４２ａ、及び上部電極４３ａでキャパシタQを構成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】ハードマスクを使用して金属膜、絶縁膜等の膜をパターニングする工程を含むＦｅＲＡＭ等の半導体装置の製造方法において、ハードマスクを用いて膜をパターニングした後の基板上の残渣、スカム等をさらに減らす製造方法を提供する。
【解決手段】パターニングの対象となるＩｒＯ2からなる第１の導電膜１５の上に、アルミナ膜の犠牲膜１６を介してＴｉＮなどの窒化物のハードマスク１７ａを形成し、その後に、ハードマスク１７ａに覆われない領域の第１の導電膜１５をパターニングし、その後に、犠牲膜１６をフッ化アンモニウム、アミド、有機酸、有機酸塩類、水の混合液を使用したウェット処理により除去することにより、ハードマスク１７ａを第１の膜１５のパターンの上から剥離してハードマスク１７ａの表面に付着した残渣、スカム等が再付着する防止工程を有している。 （もっと読む）