説明

Fターム[5F083GA25]の内容

半導体メモリ (164,393) | 改善・改良の目的 (17,234) | 動作安定化 (4,921) | 不純物混入、拡散防止 (686)

Fターム[5F083GA25]に分類される特許

521 - 540 / 686


【課題】RRAMなどの抵抗変化型メモリに適用できる新規な可変抵抗素子を提供する。
【解決手段】本発明に係る可変抵抗素子10は,第1電極12と、第1電極12の上方に形成された抵抗体層14と、抵抗体層14の上方に形成された第2電極16と、を含み、抵抗体層14は、Y1−x(0≦x≦0.3)で表される遷移金属酸化物からなり、該Aは、仕事関数の異なる少なくとも2種の遷移金属元素を表し、該遷移金属酸化物は,酸素欠陥を有する。 (もっと読む)


【課題】高温下での書き換えにより生ずる不良因子の発生量及び拡散を緩和する。
【解決手段】電気的に記憶情報の書き換えが可能であって、電荷蓄積領域に電子が注入されることによって閾値電圧が高くされる不揮発性メモリセル(MC)がマトリクス配置されたメモリアレイ(ARY_D)を半導体基板に有する。前記メモリアレイは、高温で書換えられた不揮発性メモリセルの近傍で半導体基板に生じた不純物溜りが高温で放置されることによって拡散されるのを緩和する拡散緩和領域(SPC)を、不揮発性メモリセルの配列に対して規則的に有する。上記不純物溜りの拡散を緩和することができる。拡散した不純物溜りによる不所望な閾値電圧の低下を緩和することができる。 (もっと読む)


【課題】強誘電体を用いた容量素子を備えた半導体記憶装置において、水素による容量素子特性の劣化を防止できる水素バリア膜の構造を提供する。
【解決手段】半導体記憶装置は、半導体基板100上に形成され、底部及び側部下部電極107及び109、容量絶縁膜110及び上部電極111がこの順に形成されてなる複数の容量素子130と、複数の容量素子130が配列されたキャパシタアレイ領域ARを覆うように形成された第3の絶縁膜112とを備える。第3の絶縁膜112上に形成され、第1の上部水素バリア膜113及び第2の上部水素バリア膜114がこの順に積層されてなる積層水素バリア膜をさらに備えている。 (もっと読む)


【課題】強誘電体キャパシタの抗電界を低下させ、信頼性の高い半導体装置およびそのような半導体装置の製造方法を提供することである。
【解決手段】半導体装置は、半導体基板201上に設けられた絶縁膜207〜210と、絶縁膜に形成された下部コンタクト211、213と、下部コンタクト上に設けられ該下部コンタクトに接続された第1の下部電極215、第1の下部電極上に設けられSRO膜からなる第2の下部電極216、第2の下部電極上に形成されることによって粒径が30nm〜150nmの結晶からなる強誘電体膜217、および、強誘電体膜上に設けられた上部電極218を含む強誘電体キャパシタFCと、上部電極に接続された配線224とを備えている。 (もっと読む)


【課題】キャパシタ内の揮発性副産物を除去して電極の伝導性を向上させ、より高い静電容量が得られる半導体素子のキャパシタ形成方法を提供する。
【解決手段】半導体基板上にストレージノード電極を形成する工程と、ストレージノード電極上に、高誘電定数を持つ誘電体膜を形成する工程と、誘電体膜上にプレート電極を蒸着する工程と、プレート電極上にキャッピング膜を蒸着しながら当該半導体基板上に水素原子(H)を含有するガスを供給して、当該電極内に残留する反応不純物を排出させる工程と、を含む構成とした。 (もっと読む)


【課題】抵抗変化型メモリに適用できる新規な可変抵抗素子を提供する。
【解決手段】本発明に係る可変抵抗素子10は,第1電極12と、第1電極12の上方に形成された抵抗体層14と、抵抗体層14の上方に形成された第2電極16と、を含み、抵抗体層14は、YTi1−x(0≦x<1)で表される遷移金属酸化物からなり、遷移金属酸化物は,酸素欠陥を有する。 (もっと読む)


【課題】強誘電体膜の配向を好ましい方向に制御することができる半導体装置の製造方法を提供する。
【解決手段】下部電極膜を構成する膜として、Ir膜23上に、厚さが5nm〜50nmのIrOX膜24を形成する。このとき、IrOX膜24として結晶化したものを形成する。また、IrOX膜24を構成する結晶は、等軸晶(チル晶)であることが好ましい。次に、IrOX膜24上にPZT膜25をMOCVD法により形成する。このとき、PZT膜25の原料はTHF溶媒中に溶解して用いる。このため、PZT膜25の形成の際に、IrOX膜24は、THF溶媒によってMOCVDチャンバ内で還元され、Ir膜に変化する。このIr膜の結晶性は良好なままであり、その上に形成されるPZT膜の結晶性も良好なものとなる。従って、同一のウェハ内でも、互いに異なるウェハ間でも、低電圧動作時の特性等の安定した特性を得ることが可能となる。 (もっと読む)


【課題】抵抗変化型メモリに適用できる新規な可変抵抗素子を提供する。
【解決手段】可変抵抗素子10は,白金族金属やその合金、酸化物、あるいは、導電性酸化物による第1電極12と、第1電極12の上方に形成された抵抗体層14と、抵抗体層14の上方に形成された第1電極と同様の材料からなる第2電極16と、を含み、抵抗体層14は、YHf1−x(0<x<1)で表される遷移金属酸化物(YHO)からなり、遷移金属酸化物は酸素欠陥を有し、その酸素欠陥の量は酸化ハフニウム(HfO2)のHfをイットリウム(Y)で置換する量を増やすことで増加させる。 (もっと読む)


【課題】十分な水素バリア性を有する強誘電体キャパシタを備えた不揮発性記憶装置およびその製造方法を提供する。
【解決手段】強誘電体膜30を第1および第2電極31、32で挟持した強誘電体キャパシタ13と、第1電極31の下に形成されるとともに、強誘電体キャパシタ13の側壁に第2電極32側から第1電極31側に向かって末広がり状に形成された水素バリア性を有する酸化アルミニウム膜等の第1保護膜36と、第2電極32上に形成されるとともに、強誘電体キャパシタ13の側壁の第1保護膜36上に第1電極31側から第2電極32側に向かって末広がり状に形成された水素バリア性を有する酸化アルミニウム膜等の第2保護膜37と、ソースSが第1電極31に接続され、ドレインDがビット線11に接続され、ゲートGがワード線12に接続されたセルトランジスタ14と、を具備する。 (もっと読む)


【課題】薄膜を形成する際の下地を酸化させることなく、段差被覆性に優れた薄膜を形成することが可能な半導体装置の製造方法、及び基板処理装置を提供する。
【解決手段】処理室内に基板を搬入する工程と、処理室内に液体原料を気化した原料ガスを供給して基板上へ吸着させる工程と、処理室内に酸素含有ガスと還元ガスとを供給して、還元ガスにより基板の酸化を還元させつつ、基板上に吸着している原料ガスと酸素含有ガスとを反応させることにより基板上に薄膜を生成する工程と、を1サイクルとしてこのサイクルを複数回繰り返し、基板上に所望膜厚の薄膜を形成する工程と、所望膜厚の薄膜形成後の基板を処理室内から搬出する工程と、を有する。 (もっと読む)


【課題】薄膜を形成する際の下地を酸化させることなく、段差被覆性に優れた薄膜を形成することが可能な半導体装置の製造方法、及び基板処理装置を提供する。
【解決手段】処理室内に基板を搬入する工程と、前記処理室内に液体原料を気化した原料ガスを供給して前記基板上へ吸着させる工程と、前記処理室内に熱反応により原子状水素又は水素イオンを放出する反応ガスを供給し、前記基板上に吸着した前記原料ガスと反応させて前記基板上に薄膜を生成する工程と、を1サイクルとしてこのサイクルを複数回繰り返し、前記基板上に所望膜厚の薄膜を形成する工程と、所望膜厚の薄膜形成後の前記基板を前記処理室内から搬出する工程と、を有する。 (もっと読む)


【課題】良好な特性を確保しながら、高い信頼性を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】PZT膜24上にスパッタ法により厚さが50nmのIrOX膜25を形成する。xの値は、2未満とする。即ち、不飽和のイリジウム酸化膜を形成する。次に、RTAを行うことにより、PZT膜24を完全に結晶化させる。その後、IrOX膜25上にスパッタ法により厚さが50nm〜100nmのIrOY膜26を形成する。IrOYの組成はIrOXの組成よりもIrO2の化学量論組成に近い組成(X<Y≦2)とする。これは、このような組成とすることにより、水素に対する触媒作用が抑えられ、PZT膜24が水素ラジカルにより還元されるという問題が抑制され、強誘電体キャパシタの水素耐性が向上するからである。次に、IrOY膜26上にスパッタ法により厚さが20nm程度でアモルファス状態のSrXRuY3膜27を形成する。 (もっと読む)


【課題】電気的特性が良好で信頼性の高いキャパシタを有する半導体装置を提供する。
【解決手段】半導体基板10上に形成された絶縁層40と、絶縁層40に埋め込まれた導体プラグ46と、絶縁層及び導体プラグ上方に形成され、第1の導電膜52と、第1の導電膜上に形成されたPt、Pt合金、Pd又はPd合金より成る第2の導電膜54とを有する下部電極56と;下部電極上に形成された強誘電体又は高誘電体より成るキャパシタ誘電体膜62と;キャパシタ誘電体膜上に形成された上部電極70とを有するキャパシタ72とを有し、キャパシタ誘電体膜は、Pb又はBiである第1の元素を含み、キャパシタ誘電体膜から下部電極中に拡散した第1の元素の濃度ピークが、第1の導電膜52と第2の導電膜54との界面に位置している。 (もっと読む)


【課題】相変化メモリ素子の製造方法を提供すること。
【解決手段】半導体基板200上に相変化材料として利用されるGSTカルコゲニド層を形成し、このGSTカルコゲニド層上にハードマスクパターン204aを形成し、エッチングガスとしてアルゴン(Ar)ガスと四フッ化炭素(CF4)ガスとの混合ガスを利用するヘリコンプラズマ乾式エッチング装置で、GSTカルコゲニド層に対してエッチング選択比の高いハードマスクパターン204aをエッチングマスクとして、GSTカルコゲニド層を乾式エッチングしてGSTカルコゲニドパターン202aを形成し、ハードマスクパターン204aは、チタン窒化パターンで形成できる相変化メモリ素子の製造方法である。 (もっと読む)


【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。
【解決手段】薄膜トランジスタと、薄膜トランジスタ上に第1の層間絶縁膜と、第1の層間絶縁膜上の、ソース領域またはドレイン領域の一方に電気的に接続される第1の電極と、ソース領域またはドレイン領域の他方に電気的に接続される第2の電極と、第1の層間絶縁膜、第1の電極、及び第2の電極上に形成された第2の層間絶縁膜と、第2の層間絶縁膜上の、第1の電極または第2の電極の一方に電気的に接続される第1の配線と、第2の層間絶縁膜上の、第1の電極または第2の電極の他方に電気的に接続されない第2の配線とを有し、第2の配線と前記第1の電極または第2の電極の他方は、第2の層間絶縁膜中に形成された分断領域によって、電気的に接続されない半導体装置及びその作製方法に関するものである。 (もっと読む)


【課題】強誘電体メモリの使用環境下および製造工程中において、強誘電体メモリの特性の劣化を抑制する。
【解決手段】半導体基板10と、半導体基板10に設けられたトランジスタと、半導体基板10の上方に設けられ、第1電極54と、第1電極54の上に設けられた第1強誘電体層56と、第1強誘電体層56の上に設けられた第2電極58と、を含むキャパシタ50と、キャパシタ50を被覆して設けられ、第1絶縁体層と、第1絶縁体層の上に設けられた第2強誘電体層と、第2強誘電体層の上に設けられた第2絶縁体層とを有する積層バリア層60と、を含む。 (もっと読む)


【課題】
熱処理により、強誘電体膜の構成元素が蒸発する問題に対処する。
【解決手段】
半導体装置は、半導体基板と、半導体基板に形成されたMOSトランジスタと、MOSトランジスタを覆う下部層間絶縁膜と、下部層間絶縁膜上方に形成され、キャパシタ下部電極と、キャパシタ下部電極上に形成された酸化物強誘電体膜と、酸化物強誘電体膜上に形成されたキャパシタ上部電極と、を含む強誘電体キャパシタと、少なくとも、上部電極と酸化物強誘電体膜の露出した表面を覆う、還元性物質の透過を抑制する機能を有する第1絶縁性キャパシタ保護膜と、第1絶縁性キャパシタ保護膜を覆い、酸化物強誘電体の酸素以外の構成元素の内、少なくとも1つの元素を含む、蒸発補償膜と、蒸発補償膜を覆う、還元性物質の透過を抑制する機能を有する第2絶縁性キャパシタ保護膜と、を有する。 (もっと読む)


【課題】半導体装置等の製造において発生する水素が、当該半導体装置等に与える影響、例えばFRAMの製造においてキャパシタ膜である強誘電体膜に及ぼされる、当該強誘電体膜の弱点である水素による様々な影響を、分析用試料を用いて定量的に正確に把握することを可能とする。
【解決手段】シリコンウェーハ11上に、水素を吸蔵する性質を有するTi膜12と、水素を含む雰囲気で成膜されるHDP−SIO膜13とを順次積層形成し、分析用試料10を作製する。この分析用試料10を用いて、TDS分析を行い、その結果をPZT膜への水素によるダメージの定量的評価として供する。 (もっと読む)


【課題】強誘電体層の特性が劣化する防止することができる強誘電体メモリの製造方法を提供する。
【解決手段】本発明にかかる強誘電体メモリ120の製造方法は、基板10側から下部電極82、強誘電体層84、および上部電極86を順に積層して強誘電体キャパシタ80を形成する工程と、前記強誘電体キャパシタを被覆するように第1の絶縁層100を形成する工程と、第1の絶縁層にコンタクトホールを形成して前記上部電極を露出させる工程と、350℃以上に加熱する工程と、コンタクトホール内に導電層を形成する工程と、を含む。 (もっと読む)


【課題】酸素雰囲気下での熱処理に起因したコンタクト不良の発生を防止可能なスタック型メモリセル構造を有する半導体装置を提供する。
【解決手段】半導体装置は、基板(101)上の第1の導電層(103a)及び第2の導電層(103b)と、第1の絶縁膜(104)と、第1のプラグ(106a)及び第2のプラグ(106b)と、第1のプラグ(106a)と電気的に接続する第1の金属膜(107a)と、第2のプラグ(106b)と電気的に接続する第2の金属膜(107b)と、第2の金属膜(107b)を露出する開口部(109a)を有する金属酸化膜(109)と、金属酸化膜(109)上に形成された第3の金属膜(110)とを備える。第2の金属膜(107b)は、開口部(109a)を介して第3の金属膜(110)と接続しており、第2のプラグ(106b)の上には、第2の金属膜(107b)及び金属酸化膜(109)が存在している。 (もっと読む)


521 - 540 / 686