【課題】 還元性雰囲気からキャパシタ誘電体膜を効果的に保護できる半導体装置の製造方法を提供すること。
【解決手段】 シリコン基板１上に第１絶縁膜１１を形成する工程と、第１絶縁膜１１上に、下部電極１５ａ、強誘電体材料で構成されるキャパシタ誘電体膜１６ａ、及び上部電極１７ａを順に積層してなるキャパシタQを形成する工程と、キャパシタQと第１絶縁膜１１とを覆う第１キャパシタ保護絶縁膜１９として、触媒CVD法により窒化シリコン膜を形成する工程と、第１キャパシタ保護絶縁膜１９の上に第２絶縁膜２０を形成する工程と、を有する半導体装置の製造方法による。 （もっと読む）

【課題】高密度の高速素子に適用される強誘電率または高誘電率の誘電膜を有する半導体素子のキャパシタ製造方法を提供する。
【解決手段】半導体素子のキャパシタ製造方法において、基板上に第１絶縁膜を形成し、第１絶縁膜上に第１導電膜を形成し、第１導電膜上に誘電膜を形成し、誘電膜上に第２導電膜を形成し、第２導電膜上にTiAlN膜を形成し、選択的にエッチングしてキャパシタのパターンを形成し、パターンを熱処理し、熱処理したパターン上に第２絶縁膜を形成し、第２絶縁膜を選択的にエッチングしてTiAlN膜に形成されるAl_２O_３膜を露出させる第１コンタクトホールを形成し、第１及び第２絶縁膜を選択的にエッチングして基板の活性領域を露出させる第２コンタクトホールを形成し、Al_２O_３膜の露出部分を除去し、コンタクトホールを通じて第２導電膜と基板とを電気的に接続する金属配線を形成する。 （もっと読む）

【課題】 シリコン窒化膜のカーボンストッパーとしての機能を向上させることによって、良好なトランジスタ特性を確保し、製品歩留まりを向上させる半導体装置の製造方法を提供する。
【解決手段】 カーボンストッパー２０となるシリコン窒化膜を７ｎｍ以下の膜厚に堆積し、ＮＨ₃雰囲気下で１０００℃の熱処理を行うことで、シリコン窒化膜２０の密度を３．３ｇ／ｃｍ³以上にする。７ｎｍ以下のシリコン窒化膜２０でも良好なカーボンストッパーとしての機能を果たすので、ＳＴＩ１２中のカーボン濃度を１０Ｅ１７atoms/cm³以下にし、安定したトランジスタ特性を得る。また、ゲート間隔を広げることにより、製品歩留りが向上する。 （もっと読む）

【課題】 導電プラグの酸化を防止するとともに、強誘電体キャパシタの下部電極の結晶配向性を改善し、強誘電体膜の分極性を向上する半導体装置を製造する。
【解決手段】 半導体装置の製造方法は、半導体基板上の絶縁膜に、前記半導体基板上の素子に接続する導電性プラグを形成する工程と、前記導電性プラグ上に、チタンアルミナイトライドから成る酸素バリア層を形成する工程と、前記酸素バリア層上に、チタンから成るシード層を形成する工程と、前記シード層上に、強誘電体キャパシタの下部電極膜を形成する工程とを含む。 （もっと読む）

【課題】強誘電体又は高誘電体を用いた容量絶縁膜を有する半導体装置において、容量絶縁膜の水素による劣化を防止しながら、単位セルの面積を小さくすることができるようにする。
【解決手段】半導体基板１０に形成されたセル選択用のトランジスタと、各トランジスタのソース拡散層１４Ｂと接続され、それぞれが強誘電体からなる容量絶縁膜２５を有する複数のキャパシタ２７を含むキャパシタ列と、該キャパシタ列よりも下方に形成されたビット線１７とを備えている。キャパシタ列は上下を含めその周囲を水素バリア膜により覆われており、該水素バリア膜は、トランジスタとキャパシタ２７の間に形成された導電性下部水素バリア膜２１と、ビット線１７及びキャパシタ列の間に形成された絶縁性下部水素バリア膜１９と、キャパシタ列の上側に形成された上部水素バリア膜２９とから構成されている。 （もっと読む）

【課題】 本発明の目的は、耐酸化性及び下部電極の結晶配向性の向上を図ることができる強誘電体キャパシタの製造方法を提供することにある。
【解決手段】 強誘電体キャパシタの製造方法は、基体１２の上方に、チタン層５２、窒化チタンアルミニウム層５４、及び白金系金属層５６が順に積層された下部電極５０を形成する工程と、下部電極５１の上方に強誘電体層５８を形成する工程と、強誘電体層５８の上方に上部電極６０を形成する工程と、を含む。チタン層５２を窒化チタンアルミニウム層５４よりも薄く形成する。そして、熱処理を行い、チタン層５２を拡散により消失させる。 （もっと読む）

【課題】集積度が高い半導体装置においても、複数の強誘電体容量素子が形成された領域を覆う水素バリア膜の成膜不良の発生を防止し、強誘電体容量素子の劣化が生じにくい半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板１１の上に形成された第１の層間絶縁膜１４と、それぞれが第１の層間絶縁膜１４上の容量素子形成領域３１に行列状に形成され、下部電極１７、容量絶縁膜１９及び上部電極２０ａからなる複数の容量素子３０と、各容量素子３０を覆う上部水素バリア膜２２とを備えている。各上部電極２０ａは、列ごとに共通に形成されたセルプレート電極２０であり、容量絶縁膜１９は、隣接する行に形成された容量素子３０に跨って一体に形成されている。 （もっと読む）

【課題】スタック型の容量素子構造を有する半導体装置において、酸素雰囲気における高温熱処理の際にプラグの酸化を防止し、信頼性に優れた半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１の上に形成された層間絶縁膜１５を貫通し、半導体基板１１と電気的に接続されたコンタクトプラグ１６と、層間絶縁膜１５の上に形成され、白金族金属からなり柱状結晶構造を有する導電膜１７と、導電膜１７の上に形成された絶縁膜１８と、絶縁膜１８の上に形成され、下部電極２２と容量絶縁膜２３と上部電極２４とが順次積層されてなる容量素子２５とを備えている。コンタクトプラグ１６は導電膜１７の下面と電気的に接続され、下部電極２２は導電膜１７の上面と電気的に接続されており、コンタクトプラグ１６と下部電極２２とを結ぶ最短の導経路は、柱状結晶構造を横切るように形成されている （もっと読む）

【課題】 半導体装置の容量絶縁膜となる誘電体薄膜を結晶化させる高温酸素雰囲気中の熱処理を行った場合にも、酸素バリア膜の酸素バリア性の劣化を防止する。
【解決手段】 半導体基板１００上の第１の層間絶縁膜１０７中にコンタクトプラグ１０６が形成されている。第１の層間絶縁膜１０７上に、コンタクトプラグ１０６と電気的に接続し且つ導電性酸化物からなる酸素バリア膜１０９が形成されている。下部電極１１１と、下部電極１１１上に形成された強誘電体膜１１２と、強誘電体膜１１２上に形成された上部電極１１３とからなる容量素子が酸素バリア膜１０９上に形成されている。強誘電体膜１１２は酸素バリア膜１０９と部分的に接するように形成されている。 （もっと読む）

【課題】 第１電極と第２電極の間に可変抵抗体を設けてなり、両電極間に電圧パルスを印加することにより電気抵抗が変化する可変抵抗素子を備えた半導体記憶装置では、製造工程途中で存在する水素若しくは酸素の影響による可変抵抗体の還元反応若しくは酸化反応で、可変抵抗素子の抵抗値が変動してしまうので、抵抗値が揃った可変抵抗素子を備えた半導体記憶装置を再現性良く安定に製造することができなかった。
【解決手段】 可変抵抗体の還元反応を促進する還元種、及び酸化反応を促進する酸化種の透過をブロックする作用を有する材料から構成される反応阻止膜を少なくとも１層有する構造としたので、可変抵抗素子の抵抗値の変動が抑制され、抵抗値のばらつきの少ないかつ制御性の良好な半導体記憶装置を再現性良く実現させることができる。
（もっと読む）

【課題】 ゲート絶縁膜の信頼性を向上させる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板１０の主表面上にゲート酸化膜２０を介してフローティングゲート電極３０およびコントロールゲート電極５０を形成する工程と、フローティングゲート電極３０およびコントロールゲート電極５０をマスクとして半導体基板１０の主表面に不純物を注入することにより不純物領域１０Ｓ，１０Ｄを形成する工程と、フローティングゲート電極３０およびコントロールゲート電極５０の側壁を酸化してエッチングダメージを回復する工程とを備える。ゲート電極３０，５０の側壁を酸化する工程は、８５０℃以上９００℃以下程度のＨ₂Ｏ雰囲気において行なわれる。 （もっと読む）

【課題】
素子製造プロセスにおける熱処理工程に対して、直列抵抗の増加によるＭＲ特性の低下のような特性の劣化の無い磁気抵抗効果素子を提供する。
【解決手段】
反強磁性体層３と固定強磁性体層１１と第１非磁性体層７と自由強磁性体層８と第１酸化物層５とを具備する磁気抵抗効果素子を用いる。反強磁性体層３は、基板１の上面側に形成されている。固定強磁性体層１１は、反強磁性体層３の上に形成されている。第１非磁性体層７は、固定強磁性体層１１の上に形成されている。自由強磁性体層８は、第１非磁性体層７の上に形成されている。第１酸化物層５は、反強磁性体層３と第１非磁性体層７との間に設けられている。第１酸化物層５は、化学量論的組成において導電性を持つ酸化物で、導電性を有するように形成され、室温以下の温度で強磁性体又は反強磁性体である。 （もっと読む）

【課題】半導体装置の金属配線と半導体層との接合部の接触抵抗を低減させる。
【解決手段】タングステン等のようなメタルを主配線材料とする中間導電層４２、４３の上面を覆うように、窒化タングステン等からなる第１導体層４８ａと、タングステンシリサイド等からなる第２導体層４８ｂとを下層から順に堆積した後、その第２導体層４８ｂに、例えばホウ素（Ｂ）等のような不純物を導入する。その後、第１、第２導体層４８ａ、４８ｂをパターニングして導体層４８を形成後、その導体層４８に接するように、ＳＲＡＭの負荷ＭＩＳＦＥＴ用のソースおよびドレイン用の半導体領域を形成する多結晶シリコン等からなる下部半導体層を形成する。 （もっと読む）

【課題】高強誘電体膜を容量絶縁膜として用いる強誘電体メモリを有する半導体装置及びその製造方法の提供。
【解決手段】半導体基板１の表面上に形成されソース領域２ａとドレイン領域２ｂを露出する第１と第２の開口部を有する第１の絶縁膜３と、その上に形成され白金よりなる下部電極７ａと金属酸化膜よりなる強誘電体膜７ｃと白金よりなる上部電極７ｂとにより構成される強誘電体キャパシタ７と、ソース領域２ａとドレイン領域２ｂを露出する第３と第４の開口部９ａと上部電極７ｂと下部電極７ａを露出する第５と第６の開口部９ｂとを有する第２の絶縁膜４と、第１〜６の開口部を構成する各壁面と露出されたソース領域２ａとドレイン領域２ｂと露出された上部電極７ｂ上と下部電極７ａ上とに形成されるＴｉＮ層とＡｌ層とにより構成される配線１１ａと、配線１１ａを構成するＡｌ層上に形成されるＡｌ_２Ｏ_３膜からなる保護膜１２とを備える。 （もっと読む）

【課題】無線通信を利用して動作する半導体装置の低消費電力化と高性能化を図ることを目的とする。
【解決手段】無線通信を利用して動作する半導体装置において、演算回路及び通信回路に加え状態制御レジスタを設ける。データの送受信時、すなわち動作磁界が変動する場合に消費電力の大きい演算回路の動作を停止し、動作磁界が変動しない場合に演算回路を動作させることができる。一方、動作磁界が変動する場合に、受信又は送信に最低限必要な機能を受信回路もしくは送信回路で実現することで大容量電源を必要としない。つまり、高度な演算処理を小規模な電源回路で実行することが可能である。このようにして、大規模回路を搭載した半導体装置に好適な構成で、高性能且つ低消費電力の半導体装置を提供できる。 （もっと読む）

【課題】 絶縁ゲート型トランジスタを有する半導体素子を備えた半導体装置の信頼性を向上させることのできる技術を提供する。
【解決手段】 半導体基板１と、半導体基板１の主面に形成され、絶縁ゲート型トランジスタを有するメモリセルＭＣと、メモリセルＭＣ上に形成された絶縁膜１４と、メモリセルＭＣと電気的に接続され、絶縁膜１４上に形成された金属配線２１と、絶縁膜１４および金属配線２１を覆うように形成された絶縁膜２２とを有する。絶縁膜１４は、窒素の含有量が１ａｔｏｍ％乃至１５ａｔｏｍ％の範囲内の酸窒化シリコン膜である。 （もっと読む）

【課題】 ＣＯＢ構造を有する誘電体メモリにおいて、スタックコンタクトにおける下部コンタクトプラグのコンタクト抵抗の安定化を図る。
【解決手段】 不純物拡散層１０４に接続する第１のコンタクトプラグ１０８の上方に形成された配線１０９を覆う第２の絶縁膜１１０を形成する工程と、第２の絶縁膜１１０上に第３の絶縁膜１１１を形成する工程と、第３の絶縁膜１１１上に第１の水素バリア膜１１２を形成する工程と、第１の水素バリア膜１１２上にキャパシタ１１８を形成する工程と、第１の水素バリア膜１１２における第１のコンタクトプラグ１０８の上方に存在している部分を選択的に除去した後、キャパシタ１０８に対して熱処理を行う工程とを備える。これにより、熱処理時に、第１のコンタクトプラグ１０８の上面が第２の絶縁膜１１０及び第３の絶縁膜１１１によって覆われているので、第１のコンタクトプラグ１０８の酸化及び消失を防止することができる。 （もっと読む）

【課題】容量素子の下方にシリコン窒化膜からなる水素バリア膜を備えた半導体装置において、コンタクトプラグ形成工程で生じる密着層の剥離を防止する。
【解決手段】第１のシリコン酸化膜１０４、シリコン窒化膜１０５、及び第２のシリコン酸化膜１０６からなる積層膜に形成されたコンタクトホール１０７の内壁に、ＣＶＤ法により、チタン膜及び窒化チタン膜からなる密着層１０８を形成する。次にＣＶＤ法により、コンタクトホール１０７内をタングステン又はポリシリコンからなる導電膜１０９ａで充填し、ＣＭＰ法により、第２のシリコン酸化膜１０６上の導電膜１０９ａ及び密着層１０８を除去する。続いてエッチバック法又はＣＭＰ法により、第２のシリコン酸化膜１０６を除去し、シリコン窒化膜１０５を露出させることにより、密着層１０８と水素バリア膜であるシリコン窒化膜との剥離を防止し、且つシリコン窒化膜へのスクラッチの発生を防ぐことができる。 （もっと読む）

【課題】電気的特性に優れた、より高性能な強誘電体メモリ装置。
【解決手段】半導体基板１１と、第１絶縁膜３０と、第１絶縁膜を貫通する複数の第１及び第２プラグ３４及び３６と、導電性水素バリア膜３２と、強誘電体キャパシタ構造体４０と、強誘電体キャパシタ構造体を覆って設けられている第１絶縁性水素バリア膜４１と、第２絶縁膜４３と、第２絶縁膜上に延在している局部配線４５と、局部配線を覆う第２絶縁性水素バリア膜４７と、第３絶縁膜５０と、第３絶縁膜を貫通して導電性水素バリア膜に接続されている第３プラグ５２と、第３絶縁膜上に延在している第１配線層５４とを具えている。 （もっと読む）

【課題】容量素子にテンサイルストレスを印加することにより分極量を増大させ且つ水分による容量素子の劣化を防止し、信頼性が高い立体構造を有する容量素子を実現できるようにする。
【解決手段】半導体基板１の上に開口部を有する第２の層間絶縁膜５が形成され、開口部の底面及び壁面を覆う下部電極７と、下部電極７を覆う強誘電体からなる容量絶縁膜８と、容量絶縁膜８を覆う上部電極９とが形成されている。上部電極９の上にはテンサイルストレスを有するストレスコントロール層１１が形成されており、ストレスコントロール層１１は水分の拡散バリアとして機能する。 （もっと読む）