【課題】 本発明は、障壁金属層に電気的特性およびストレス特性に優れた金属物質を使用すると同時に、セル領域に形成されるメモリセルと周辺回路領域に形成されるトランジスタの段差を最小化しメモリセルのゲート高さを最小化することにより、後続の工程を容易にし、ゲートが高く形成されて発生した問題点を解決し、素子の電気的特性を向上させることが可能な半導体素子及びその製造方法を提供することを目的としている。
【解決手段】 本発明の半導体素子は、全体構造上に形成され、ダマシンパターンが形成された層間絶縁膜、ダマシンパターンに形成された金属層、及び金属層と層間絶縁膜との間に形成され、ＷＮまたはＴｉＳｉＮからなる障壁金属層を含む構成としたことを特徴とする。 （もっと読む）

【課題】 還元雰囲気あるいは酸化雰囲気での工程を含む製造過程を経て形成される場合にあっても、構成要素がダメージを受け難く、高い歩留まりで安定した品質が確保できる可変抵抗素子および半導体装置を提供する。
【解決手段】 メモリ素子１における可変抵抗素子部１０１は、金属酸化物材料から形成され、制御条件（電圧パルスの印加）に応じて抵抗変化を生じる可変抵抗層２２をその構成要素として有している。可変抵抗素子部１０１では、可変抵抗層２２を囲む周辺領域に、可変抵抗層２２への水素の拡散を抑制する水素バリア層２６、下部電極１９における水素バリア層１９ａ、および水素の拡散抑制機能を有する埋め込み絶縁層２１が形成されている
（もっと読む）

【課題】 本発明は、短チャネル効果を抑制すると共に、半導体基板の表面上に形成された表面ストラップと孔内に形成された導電層との界面に生じる抵抗を低減することができる半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板１００の表面部分において、孔１４０の底部付近の内部表面を覆うキャパシタ絶縁膜１５０と、孔１４０の内部を埋め込むキャパシタ電極１６０と、孔１４０の内部表面を覆う絶縁膜１８０と、キャパシタ電極１６０上に絶縁膜１８０で覆われた内部を埋め込むように形成された所定の不純物を含む導電層１９０、２１０と、導電層２１０とソース領域２９０又はドレイン領域３００とを電気的に接続するための表面接続層３４０と、孔１４０の内部表面を覆うように形成され、表面接続層３４０と導電層２１０との界面から所定の深さまで形成された、絶縁膜１８０より膜厚が薄い不純物拡散防止膜２００とを備えることを特徴とする。 （もっと読む）

【課題】 良好な強誘電体特性が得られる電極膜、圧電素子、強誘電体キャパシタ及び半導体装置を提供することにある。
【解決手段】 電極膜は、基体の上方に形成される白金族金属を含み、ＣｕＫ_α線を用いたθ−２θ法によるＸ線回折において求められるピークに対応する回折角２θが、電極膜の熱処理後のピークに対応する回折角以上の大きさである。 （もっと読む）

【課題】 半導体素子領域への強磁性材料の拡散を低減できる磁気メモリを提供する。
【解決手段】 磁気メモリ１は、ｍ行ｎ列（ｍ、ｎは２以上の整数）からなる２次元状に配列された複数の記憶領域３を備える。また、磁気メモリ１は、書き込みトランジスタ３２のドレイン領域３２ａ及びソース領域３２ｃを含む半導体層６と、ＴＭＲ素子４及び書き込み配線３１を含む磁性材料層８と、半導体層６及び磁性材料層８に挟まれており、ビット配線１３ａ及び１３ｂ、並びにワード配線１４を含む配線層７とを備える。このように、磁性材料層８と半導体層６との間に配線層７を挟むことにより、ＴＭＲ素子４から拡散（マイグレーション）した強磁性材料が半導体層６へ達しにくくなるので、ドレイン領域３２ａ及びソース領域３２ｃへの強磁性材料の拡散を低減できる。 （もっと読む）

【課題】 製造効率を低下させることがなく、かつ、水素拡散防止の機能が確保できる水素拡散防止膜を備え、微細化しても水素拡散による特性劣化を防止できる強誘電体メモリを提供する。
【解決手段】 下部電極１０１ｃ、下部電極１０１ｃの上面に設けられた強誘電体膜１０１ｂ、強誘電体膜１０１ｂの上面に設けられた上部電極１０１ａを有するキャパシタ１０１、キャパシタ１０１と所定の間隔ｄを隔て、かつ、キャパシタ１０１を包囲して設けられる包囲部材１０３、キャパシタ１０１と包囲部材１０３との間に生じる空間を含む包囲空間３０３によって成形され、この包囲空間３０３にあって強誘電体膜１０１ｂへの水素拡散を防止する水素拡散防止部材１０５とを強誘電体メモリに設ける。 （もっと読む）

【課題】シンプルな製造プロセスによる新規なトランジスタ構造を提供する。
【解決手段】本発明によるトランジスタは、半導電性金属酸化物チャネル層（５１）と、半導電性金属酸化物チャネル層（５１）に提供されたソース領域（６４）およびドレイン領域（６５）と、ソース領域（６４）とドレイン領域（６５）との間、かつ半導電性金属酸化物層（５１）の上のゲート構造とを備える。その半導電性金属酸化物が、インジウム酸化物と、ルテニウム酸化物と、タングステン酸化物と、モリブデン酸化物と、チタン酸化物と、鉄酸化物と、スズ酸化物と、亜鉛酸化物と、ＣｅＯ_２と、Ｇａ_２Ｏ_３と、ＳｒＴｉＯ_３と、ＬａＦｅＯ_３と、Ｃｒ_ｘＴｉ_ｙＯ_３とからなる群から選択される。 （もっと読む）

【課題】 微細化に有利な構造を持ち、かつ、通常の強誘電体メモリと同じように読み出し、書き込み等の処理動作を実行できるようにした強誘電体メモリを提供する。
【解決手段】 列方向に並べられた複数本のワード線１６１及び１６２と、列方向と交差する行方向に並べられた複数本のビット線１３０とを備え、隣り合う一対のワード線１６１及び１６２によって一組のワード線対を構成し、一組のワード線対を構成する各ワード線１６１及び１６２に対しては、ジグザグ状に配置された複数個のキャパシタセル１１０を互い違いに接続し、一組のワード線対に接続された複数個のキャパシタセル１１０を個々に選択可能とするように複数本のビット線１３０を配置し、一対のワード線１６１及び１６２を同じタイミングで選択制御することを特徴とするものである。 （もっと読む）

【課題】半導体素子のキャパシタの形成方法を提供する。
【解決手段】この方法は、フッ素および酸素を含む環境で金属窒化膜をエッチングしてキャパシタ電極を形成する段階を含む。そして、前記金属窒化膜はフッ素プラズマを含む環境でプラズマエッチングされるようにしてもよい。また、前記フッ素はＣＦ_４及びＣＨＦ_３のうちで少なくとも一つであるようにしてもよい。さらに、前記金属窒化膜はチタン、タンタル及びタングステンのうちで少なくとも一つを含むようにしてもよい。また、前記金属窒化膜は６００Ｗ以下のパワーが供給された環境でプラズマエッチングされるようにしてもよい。 （もっと読む）

【課題】 トランジスタの特性劣化、並びにしきい値の変動及び配線遅延の増加を抑制でき、かつ、微細化にも適合した半導体集積回路装置を提供する。
【解決手段】 第１ゲート電極(12,14)と第２ゲート電極(6)との間に窪みを持つ形状に形成された窒素を主成分としない第１絶縁膜(19)と、第１絶縁膜上に形成された、窒素を主成分としない第２絶縁膜(20)と、第１、第２拡散層上と第１、第２ゲート電極上とに形成された第３絶縁膜(21)とを具備する。第３絶縁膜の、第２拡散層(11)上における最下部の位置が、第１拡散層上でコンタクト電極(15,17)に接する部分における最下部の位置よりも高く、第２絶縁膜は上記窪みを埋め込むように形成され、第１ゲート電極と第２ゲート電極との間が、少なくとも第１絶縁膜と第２絶縁膜とを含む多層構造である。 （もっと読む）

【課題】 強誘電体膜と上部電極の界面状態を良好に保つと共に、強誘電体膜の過剰成分（主にＰｂ）を効果的に除去することのできる半導体装置の製造方法及び強誘電体キャパシタ構造を提供する。
【解決手段】 導電性プラグ１２と接続される下部電極部材層１３を形成する。下部電極部材層１３上に強誘電体膜１４（ＰＺＴ）を形成し、結晶化アニールを施す。次に、上部電極部材層１５の一部である上部電極部材層１５ｓを形成する。次に、上部電極部材層１５ｓ上に拡散促進膜１６を形成する。この状態で、回復アニール工程を実施する。拡散促進膜１６は、強誘電体膜１４（ＰＺＴ）中の過剰Ｐｂを、上部電極部材層１５ｓを介して吸収する。その後、拡散促進膜１６は除去され、上部電極部材層１５としての残りの部材層を形成する。 （もっと読む）

【課題】 ビアホールを介して強誘電体層に水素が到達することを抑制する。
【解決手段】 下部電極と、下部電極上に形成された強誘電体層と、強誘電体層上に位置し、金属膜と、金属酸化物膜とを合計で４層以上積層することにより形成される上部電極と、上部電極上に形成された絶縁膜とを具備し、上部電極中に金属酸化物膜は２層以上含まれる。上部電極は、酸化Ｉｒ膜及びＩｒ膜を交互に積層したものであってもよいし、酸化Ｐｔ膜及びＰｔ膜を交互に積層したものであってもよい。また、上部電極は、酸化Ｐｔ膜、Ｐｔ膜、酸化Ｉｒ膜及びＩｒ膜をこの順に積層したものであってもよいし、Ｐｔ膜、酸化Ｐｔ膜、酸化Ｉｒ膜及びＩｒ膜をこの順に積層したものであってもよい。 （もっと読む）

【課題】キャパシタを有する信頼性の高い半導体装置を高い歩留りで製造し得る半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０上に形成された第１の絶縁膜２６と、ソース／ドレイン拡散層２２に達する第１のコンタクトホール２８ａ内に埋め込まれた第１の導体プラグ３２と、第１の絶縁膜上に形成されたキャパシタ４４と、第１の絶縁膜上に、キャパシタを覆うように形成された第１の水素拡散防止膜４８と、第１の水素拡散防止膜上に形成され、表面が平坦化された第２の絶縁膜５０と、第２の絶縁膜上に形成された第２の水素拡散防止膜５２と、キャパシタの下部電極３８又は上部電極４２に達する第２のコンタクトホール５６内に埋め込まれた第２の導体プラグ６２と、第１の導体プラグに達する第３のコンタクトホール５８内に埋め込まれた第３の導体プラグ６２と、第２の導体プラグ又は第３の導体プラグに接続された配線６４とを有している。 （もっと読む）

【課題】Ｍｎの拡散を防止して、ＭＲ特性の劣化を抑制する。
【解決手段】磁気ランダムアクセスメモリは、記録層３０と固定層１０と記録層及び固定層間に設けられたトンネル障壁層２０とを有する磁気抵抗素子１を備えた磁気ランダムアクセスメモリであって、固定層は、反強磁性層１２と、反強磁性層上に形成された第１の強磁性層１３と、第１の強磁性層上に形成された第１の非磁性層１４と、第１の非磁性層上に形成され、第１の非磁性層を介して第１の強磁性層と第１の磁気結合により磁気的に結合する第２の強磁性層１５と、第２の強磁性層上に形成され、第１の非磁性層の膜厚と異なる膜厚を有する第２の非磁性層１６と、第２の非磁性層上に形成され、第２の非磁性層を介して第２の強磁性層と第２の磁気結合により磁気的に結合する第３の強磁性層１７とを具備する。 （もっと読む）

【課題】 冗長救済機能を備えた半導体記憶装置を有するロジック半導体装置において、半導体装置の高集積化に伴って生じる半導体装置の面積を増大させることなく、冗長救済を行なった後も、内部回路素子の金属配線における腐食の発生を防止する。
【解決手段】 半導体基板１０上に形成された冗長救済されるべき回路素子を含む内部回路素子２６と、半導体基板１０上に内部回路素子２６を覆うように形成された第１、第２及び第３の層間絶縁膜１５、１８及び２１と、第３の層間絶縁膜２１の上に形成された冗長救済されるべき回路素子２６の冗長救済に用いられるヒューズ２５とを備えている。第３の層間絶縁膜２１とヒューズ２５との間には、耐透水性を有する絶縁膜２２が介在している。 （もっと読む）

【課題】水素の触媒作用によるコンタクトプラグ不良を防止する。
【解決手段】ソース領域、ドレイン領域およびゲートからなるトランジスタが集積化された半導体基板上に、前記ソース領域またはドレイン領域に接続されたコンタクトプラグと、前記コンタクトプラグに接続された下部電極と、前記下部電極の間に埋め込まれた酸素バリアを有する絶縁膜と、前記容量絶縁膜に形成された上部電極からなる強誘電体キャパシタにおいて、前記下部電極が酸素に対する導電性バリアを含み、さらに前記下部電極と絶縁膜との間に前記下部電極との反応を防止するための絶縁性反応防止膜を備えた構造になっている。 （もっと読む）

【課題】 複数の強誘電体キャパシタを水素拡散防止膜で十分に被覆した半導体記憶装置及びその製造方法を提供することである。
【解決手段】 上記の課題を解決した半導体装置は、半導体基板の一面側に形成された電界効果型トランジスタと、前記電界効果型トランジスタの上方に互いに近接して形成された複数の強誘電体キャパシタと、前記複数の強誘電体キャパシタを覆い隣接する前記強誘電体キャパシタ間の間隙をその形成時に自己整合的に平坦化する絶縁膜と、前記絶縁膜上に形成された水素拡散防止膜とを具備することを特徴とする。 （もっと読む）

素子分離絶縁膜（２）により区画された素子領域内にトンネル絶縁膜（３）を形成する。その後、メモリセル毎にフローティングゲート（４）を形成し、更に、ＯＮＯ腹（５）及びコントロールゲート（６）を形成する。次いで、スタックトゲートの表面にプラズマ絶縁膜（７）を形成する。プラズマ絶縁膜は、下地膜の面方位の影響を受けない。従って、プラズマ絶縁膜（７）の厚さは、全体にわたって実質的に均一となるため、最大膜厚を熱酸化膜ほど厚くしなくても、その後に絶縁膜を形成する際の水素の侵入を防止すると共に、電子の抜けを防止することもできる。そして、この絶縁膜の膜厚を薄くすることにより、バーズビークを小さくすることができ、データの消去及び書き込み時の効率を向上させることができる。
（もっと読む）

【課題】 強誘電体キャパシタを水素から保護する。
【解決手段】 下地膜８上に、下部電極１０ａ、強誘電体膜１０ｂ及び上部電極１０ｃをこの順に積層した強誘電体キャパシタ１０を形成する工程と、強誘電体キャパシタ１０の上面及び側面を、水素バリア膜１１で覆う工程と、水素バリア膜１１上及び下地膜８上に第１の層間絶縁膜１２を形成する工程と、第１の層間絶縁膜１２上に上部ＳＢＴ膜１３を形成する工程と、上部ＳＢＴ膜１３上に第２の層間絶縁膜１４を形成する工程とを具備する。下地膜８上に下部ＳＢＴ膜を形成する工程を更に具備してもよい。この場合、強誘電体キャパシタ１０は下部ＳＢＴ膜上に形成される。 （もっと読む）

【課題】 強誘電体キャパシタをその下層に含まれる水素から保護する。
【解決手段】 層間絶縁膜８上に第１の水素バリア膜１０及び中間層１１を形成する。中間層１１上に強誘電体キャパシタ１３を形成し、強誘電体キャパシタ１３の上面及び側面、ならびに中間層１１上を含む全面上に、第２の水素バリア膜１４を形成する。次いで第２の水素バリア膜１４及び中間層１１を、少なくとも強誘電体キャパシタ１３の上面及び側面に位置する部分を残して除去する。次いで第２の水素バリア膜１４上、第２の水素バリア膜１４及び中間層１１それぞれの側面上、ならびに第１の水素バリア膜１０上に第３の水素バリア膜１５を形成する。 （もっと読む）