電極膜、圧電素子、強誘電体キャパシタ及び半導体装置
【課題】 良好な強誘電体特性が得られる電極膜、圧電素子、強誘電体キャパシタ及び半導体装置を提供することにある。
【解決手段】 電極膜は、基体の上方に形成される白金族金属を含み、CuKα線を用いたθ−2θ法によるX線回折において求められるピークに対応する回折角2θが、電極膜の熱処理後のピークに対応する回折角以上の大きさである。
【解決手段】 電極膜は、基体の上方に形成される白金族金属を含み、CuKα線を用いたθ−2θ法によるX線回折において求められるピークに対応する回折角2θが、電極膜の熱処理後のピークに対応する回折角以上の大きさである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電極膜、圧電素子、強誘電体キャパシタ及び半導体装置に関する。
【背景技術】
【0002】
強誘電体メモリ(FeRAM)は、強誘電体膜を用いた強誘電体キャパシタの自発分極によりデータを保持するものである。また近年、かかる強誘電体メモリを用いた半導体装置が注目されている。
【0003】
この強誘電体メモリの電極には、電極間に挟まれる強誘電体膜の結晶配向性や強誘電体膜の構成元素の拡散防止の観点から、結晶性がよく、隙間がないことが必要とされる。
【0004】
しかし、従来では、例えば、スパッタ法を用いて基板温度を高くして電極膜を形成しており、電極膜の結晶性は良好であるが、基板上に形成されたスパッタ形成の電極膜は、粒界が比較的多い柱状や粒状の結晶となる。すると、この電極膜の間に形成される強誘電体膜の材料の拡散が生じてしまい、強誘電体メモリの特性に望ましくない影響を与えるおそれがある。また、電極膜を形成する際の基板温度が高いと、電極膜の表面の平坦性も好ましいものではない。
【特許文献1】特願平9−531645号公報
【特許文献2】特願2000−571496号公報
【特許文献3】特願2001−254696号公報
【特許文献4】特願2001−239711号公報
【特許文献5】特開平9−102590号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明の目的は、良好な強誘電体特性が得られる電極膜、圧電素子、強誘電体キャパシタ及び半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
(1)本発明に係る電極膜は、
基体の上方に形成される白金族金属を含む電極膜であって、
CuKα線を用いたθ−2θ法によるX線回折において求められるピークに対応する回折角2θは、前記電極膜の熱処理後のピークに対応する回折角以上の大きさである。
【0007】
本発明によれば、良好な強誘電体特性が得られる電極膜を提供することができる。
【0008】
なお、本発明において、特定のA層の上方にB層が設けられているとは、A層上に直接B層が設けられている場合と、A層上に他の層を介してB層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
【0009】
(2)本発明に係る電極膜は、
基体の上方に形成される白金族金属を含む電極膜であって、
前記基体を常温から温度上昇させて所定温度にした後、温度下降させて再び常温に戻したときの応力履歴が、ループ状をなす。
【0010】
本発明によれば、良好な強誘電体特性が得られる電極膜を提供することができる。
【0011】
(3)この電極膜において、
初期の常温時の膜応力の大きさは、常温に戻した時の膜応力の大きさとほぼ等しくてもよい。
【0012】
(4)この電極膜において、
初期の常温時と常温に戻した時との膜応力の差は、2.00×108(Pa)以下であってもよい。
【0013】
(5)この電極膜において、
前記基体の上方に形成される島状をなす電極材料の初期結晶核と、
前記初期結晶核が成長することによって形成される電極材料の成長層と、
を含んでもよい。
【0014】
(6)この電極膜において、
前記初期結晶核が形成されるときの基体温度は、前記成長層が形成されるときの基体温度よりも高くてもよい。
【0015】
(7)この電極膜において、
前記初期結晶核が形成されるときの前記基体温度は、200℃以上600℃以下に設定され、
前記成長層が形成されるときの前記基体温度は、200℃より低い温度に設定されてもよい。
【0016】
(8)この電極膜において、
前記初期結晶核が形成されるときの電極材料の粒子のエネルギーは、前記成長層が形成されるときの電極材料の粒子のエネルギーよりも高くてもよい。
【0017】
(9)この電極膜において、
前記初期結晶核は、スパッタ法を用いて形成され、
前記成長層は、蒸着法を用いて形成されてもよい。
【0018】
(10)本発明に係る圧電素子は、上記電極膜を含む。
【0019】
(11)本発明に係る強誘電体キャパシタは、上記電極膜を含む。
【0020】
(12)本発明に係る半導体装置は、上記強誘電体キャパシタを含む。
【発明を実施するための最良の形態】
【0021】
以下、本発明の実施の形態について図面を参照して説明する。
【0022】
(第1の実施の形態)
本発明の第1の実施の形態に係る電極膜について説明する。本実施の形態では、図1(D)に示すように、電極膜40は、基体10上に形成され、島状をなす初期結晶核20(図1(C)参照)と、初期結晶核20が成長することによって形成される成長層30(図1(C)参照)と、を含む。以下に、図1(A)〜図1(D)に示す製造工程を参照して説明する。
【0023】
(1)まず、図1(A)に示すように、電極膜を形成するための基体(基板)10を用意する。本実施の形態において、基体10としては、シリコン、ゲルマニウム等の元素半導体、GaAs、ZnSe等の化合物半導体等の半導体基板、Pt等の金属基板、サファイア基板、MgO基板、SrTiO3、BaTiO3、ガラス基板等の絶縁性基板等を用いることができる。また、これらの各種基板上に絶縁層などの層が積層されたものを基体10として用いることができる。
【0024】
また、電極材料としては、Pt、Ir、Ruなどの白金族金属を用いることができる。本実施の形態に係る電極膜40は、白金族金属であってもよいし、白金族金属を含む合金又は酸化物であってもよい。
【0025】
(2)次に、図1(B)に示すように、例えば、スパッタ法を用いて基体10上に電極材料の初期結晶核20を島状に形成する。このとき、基体10に与えられる温度は、200℃以上600℃以下に設定することができる。これにより、初期結晶核20の結晶品質を良好なものとすることができる。
【0026】
ここで、スパッタ法とは、真空中でイオンを原料であるターゲット材料にぶつけ、そこからたたき出されてきた原子を近くにおいた基板上に付着させ薄膜を作る方法である。すなわち、スパッタ法は、放電などにおいて電極の材料がイオンの衝撃によって電極からたたき出されて、近くにある物体の表面に付着する現象であるスパッタリング現象を利用したものである。本実施の形態では、イオンを作る手法の違いによって、RFスパッタ法、DCスパッタ法、マグネトロンスパッタ法、イオンビーム・スパッタ法などを用いることができる。
【0027】
変形例として、初期結晶核20を、2種以上の異なる白金族金属を含む電極材料から形成してもよい。例えば、基体10上に第1の電極材料からなる第1の初期結晶核を島状に形成し、第1の初期結晶核上に第2の電極材料からなる第2の初期結晶核を形成する。初期結晶核20の一部にIrを使用した場合、IrはPtよりも強誘電体材料に対する拡散防止効果が高いことから、強誘電体キャパシタの疲労特性の向上を図ることができる。なお、2種以上の初期結晶核は、いずれもスパッタ法を用いて形成することができる。
【0028】
(3)次に、図1(C)に示すように、例えば、真空蒸着法を用いて初期結晶核20を成長させ、成長層30を形成していく。このとき、成長層30は、初期結晶核20の結晶性を保持しつつ形成されていく。また、このとき、基体10に与えられる温度は、初期結晶核20を形成する際の温度より低いことが好ましく、具体的には200℃より低い温度に設定することができる。これにより、成長層30として、粒界の少なく平坦性の良好な板状の結晶が形成することができる。
【0029】
ここで、真空蒸着法とは、真空中の原料物質を加熱して蒸発させ、被形成体の表面で凝縮、薄膜形成させる方法である。物質に気化熱を与える為には、通常は電子ビームが用いられ、気化熱を与えられ蒸気となった原料物質が、被形成体の表面で気化熱を放出して凝縮することにより、薄膜を形成する。また、真空蒸着法は、真空中で上記工程を行う為、原料物質を蒸発させるのが容易であり、酸化による変質を防止することができ、かつ形成膜の表面を清浄に保持することが可能である。また、真空蒸着法は、スパッタ法ほど成膜中の飛行原子が大きなエネルギーを持たないため、形成後の薄膜中に内部応力が発生しにくい。
【0030】
(4)最終的には、図1(D)に示すように、基体10の上に電極膜40が形成される。このとき形成される電極膜40の膜厚は、例えば50〜200nmとすることができる。この電極膜40は、スパッタ法により形成された初期結晶核20の良好な結晶性と、真空蒸着法により形成された成長層30の粒界の少なさ及び平坦性、さらには表面の清浄性を併せ持つこととなる。すなわち、本実施形態によれば、良好な結晶性及び平坦性を有し、粒界の少ない電極膜40を得ることができる。また、本実施形態によれば、成長層30を真空蒸着法で形成することにより、成膜工程を全てスパッタ法を用いた場合に比べて、電極膜40に内在する応力を低減させることができる。
【0031】
なお、本実施の形態において、電極膜40と基体10との間には、絶縁層及び接着層等の中間層を形成しても良い。絶縁層は例えば、SiO2、Si3N4等により形成することが出来る。また、接着層としては、基体10と電極膜40又は絶縁層と電極膜40との接着強度を確保することが出来るものであれば、その材料は特に限定されない。このような材料としては、例えば、タンタル、チタン等の高融点金属が挙げられる。これらの中間層は、熱酸化法、CVD法、スパッタ法、真空蒸着法、MOCVD法等、種々の方法で形成することができる。
【0032】
また、本実施の形態では、上記(1)〜(4)の工程により電極膜40を形成した後に、熱処理を行うことによって、電極膜40に内在する応力を開放することができる。なお、かかる熱処理は、窒素やアルゴンなどの非酸化ガス雰囲気中で行うことにより、電極膜表面の酸化を防止することができる。
【0033】
また、本実施の形態においては、上記(2)及び(3)の工程を繰返し行うことにより、粒界の少ない電極膜を多層に積層することにより、電極膜の上に他の結晶層を形成した場合に、他の結晶層の構成元素が電極膜の粒界から内部へ拡散することにより、他の結晶層の品質を劣化させるのを防止することができる。かかる態様は、図2(A)〜(C)に示すような工程で行うことができる。
【0034】
まず、図2(A)に示すように、上記製造工程により形成された電極膜40の上に、例えば、スパッタ法を用いて電極材料の初期結晶核22を島状に形成する。このとき初期結晶核22は、電極膜40の表面状態が変化している部分、特に電極膜40の粒界によってできる間隙の上に形成されていく。
【0035】
次に、図2(B)に示すように、例えば、真空蒸着法を用いて初期結晶核22を成長させて成長層32を形成していく。このとき、成長層32は、初期結晶核22の結晶性を保持しつつ形成されていく。そして、最終的には、図2(C)に示すように、電極膜40の上に電極膜42が形成される。これにより、粒界の少ない電極膜40、42が複数積層された電極膜を得ることができ、例えば、この電極膜42と接する他の結晶層との界面において他の結晶層の構成元素が電極膜40、42中へ拡散するのを効果的に防止することができる。
【0036】
なお、かかる態様においては、上記(2)及び(3)の工程をさらに繰り返して行うことにより、3層以上の電極膜を積層することもできる。
【0037】
また、本実施の形態においては、拡散防止用電極材料(図示しない)が設けられてもよい。拡散防止用電極材料としては、Ir、IrO2、Ru、RuO2、HfO2、Al2O3などが挙げられる。拡散防止用電極材料は、例えばスパッタ法を用いて形成することができる。拡散防止用電極材料は、初期結晶核20と成長層30の間に、例えば5nm以下の厚さに形成してもよい。あるいは、初期結晶核20上に複数層の成長層30を積層させる場合、成長層同士の間に拡散防止用電極材料を形成してもよい。拡散防止用電極材料は、Ptなどの電極膜40(例えば成長層30)の粒界の隙間を埋めるように形成される。これによって、強誘電体材料に対する拡散防止効果を高めることができ、強誘電体キャパシタの疲労特性の向上を図ることができる。
【0038】
以下に、本実施の形態についての詳細な実施例を説明する。
【実施例1】
【0039】
1−1.サンプル
本発明を適用した電極膜のサンプルについて説明する。
【0040】
まず、基体10としては、図3に示すように、n型シリコン基板11の表面に層間絶縁膜としてシリコン熱酸化膜12が形成され、その上に接着層としてTiOX膜13が40nm形成されたものを用いた。TiOX膜13は、室温でスパッタ法などを用いて形成した。
【0041】
電極膜40の電極材料にはPtを使用した。その製造方法については、初期結晶核20をイオンスパッタ法によって形成し、その後に成長層30を蒸着法によって形成した。初期結晶核20は、基体温度800℃以下において厚さ40nm以上形成した。また、成長層30は、基体温度200℃以下において厚さ100nm以上形成した。
【0042】
次に、比較のための従来法を適用した電極膜のサンプルについて説明する。基体は、本発明と同様のものを使用した。電極膜の電極材料には、本発明と同様にPtを使用し、DCスパッタ法によって、本発明の厚さ(150nm程度)と同一になるように形成した。
【0043】
1−2.格子定数の測定
これらのサンプルについて、それぞれ、熱処理前後の格子定数の変化を測定した。測定法には、CuKα線を用いたθ−2θ法によるX線回折を適用した。図4は、本発明を適用した電極膜(2段階成長Pt)の測定結果であり、図5は、従来法を適用した電極膜(従来Pt)の測定結果である。なお、熱処理は、電極膜(基体)を750℃不活性雰囲気中で30分間加熱することで行った。750℃という温度設定は、電極膜上に形成される強誘電体膜の熱処理の温度を想定したものである。
【0044】
図4及び図5の測定結果によれば、熱処理後のデータから求められるピークに対応する回折角2θは、いずれも、Ptの立方体の結晶格子の標準値(JCPDS:2θ=39.762(°))よりも大きいことがわかる。また、本願発明者らによる実験結果によれば、熱処理後のデータから求められるピークに対応する回折角2θは、その製造方法によって多少のばらつきはあるが、ほぼ、
2θ≧39.90(°)
の関係を有することが確認されている。すなわち、熱処理後である例えば750℃温度下においては、Pt電極膜は断面方向に圧縮するように歪むことが一般的である。
【0045】
そこで、図4及び図5を比較検討してみると、図5(従来法)によれば、熱処理前のデータから求められるピークに対応する回折角2θは、熱処理後のものよりも小さい。これは、電極材料であるPtが、熱処理前では、立方体に近い結晶格子の状態にあり、熱処理を行うことによって断面方向に圧縮するように歪むことを意味している。すなわち、従来法によれば、熱処理に応じた分の歪みの変化が生じ、その変化量に応じて応力が生じていることがわかる。
【0046】
これに対して、図4(本発明)によれば、熱処理前のデータから求められるピークに対応する回折角2θは、熱処理後のものよりも大きい。これは、熱処理前においては、電極材料であるPtが、熱処理後以上に、断面方向に圧縮するように歪んでいることを意味している。すなわち、本発明によれば、熱処理前後にかかわらず、あらかじめ電極膜に歪みが生じている。そのため、本発明によれば、従来の電極膜に比べて歪みの変化量は小さく、電極膜に加えられる応力の低減を図ることができる。特に、電極膜を熱処理後に生じる歪みとほぼ同一の歪みを有するように形成すれば、熱処理前後における歪みの変化量が実質的にゼロとなり、可能な限り応力の低減を図ることができる。
【0047】
これらの測定結果から、CuKα線を用いたθ−2θ法によるX線回折において求められるピークに対応する回折角2θが、電極膜の熱処理後(例えば750℃)のピークに対応する回折角以上の大きさであれば、電極膜に加えられる応力の低減を図ることができ、良好な電極膜が得られるといえる。
【0048】
1−3.膜応力の測定
また、図6に示すように、上述のサンプルについて、それぞれ、基体を常温(室温)から温度上昇させて所定温度(例えば700℃)にした後、温度下降させて再び常温に戻したときの応力履歴を測定した(応力測定器メーカー:FSM(Frontier Semiconductor Measurements, INC.))。本発明の電極膜については、表1に示すように、電極膜の総膜厚及び熱処理回数を変更したものをそれぞれ測定した。なお、熱処理の温度は図6に示すグラフの通りであり、また、表1に示される2回目の熱処理とは1回目と同様の条件で行ったものである。
【0049】
【表1】
【0050】
図6の測定結果によれば、従来Ptの場合、温度上昇及び温度下降時を比べると、全く異なる履歴をもつことがわかる。そして、従来Ptでは、温度下降して常温に戻した状態(図6では室温に戻す前の200℃付近)において、応力測定器では測定不可能になるほどに、大きい応力が加えられていることがわかる。すなわち、従来Ptの場合、基体を熱処理して温度上昇させていくことによって電極膜に歪みが生じ、初期状態とは全く異なる膜質に変化しているといえる。
【0051】
これに対して、本発明のPt(2段階成長Pt)の場合、その膜厚によらず、温度上昇に伴い応力は加えられているものの、温度上昇から温度下降するまでの応力履歴はループ状をなしていることがわかる。また、初期の常温時の膜応力と、熱処理後に再び常温に戻した時の膜応力とを比較すると、それらの膜応力の大きさはほぼ等しく、変化量が実質的にゼロであるといえる。このことからも、実施例1においても説明したように、本発明の電極膜においては内在する応力の低減が図れるといえる。
【0052】
さらに微視的に検討すると、表1によれば、本発明のPtの場合であっても、初期の常温時と熱処理後に常温に戻した時とでは、わずかながら膜応力に差があることがわかる。表1によれば、本発明のPt総膜厚150nmの1回目の熱処理において、膜応力の差が最大となった。このことから、熱処理前後常温時の膜応力の差は、総膜厚及び熱処理回数にかかわらず、2.00×108(Pa)(=2.00×109(dyn/cm2))以下であるということができる。
【実施例2】
【0053】
本実施例では、上述した電極膜を含む強誘電体キャパシタを形成し、その強誘電体特性について検討した。図7及び図8は、本発明を適用した電極膜を含む強誘電体キャパシタの電気特性を示す図である。図9及び図10は、比較のための従来法を適用した電極膜を含む強誘電体キャパシタの電気特性を示す図である。
【0054】
2−1.サンプル
本発明を適用した強誘電体キャパシタのサンプルの製造方法を説明する。
【0055】
基体及び電極膜については、上述の実施例1の本発明のサンプルと同様であるが、本実施例では、Pt初期結晶核とPt成長層との間にIr層を200℃以下の温度で5nm以下に形成している点が異なっている。このIr層は、上述したように、強誘電体キャパシタの疲労特性の向上を図るものである。
【0056】
次に、強誘電体膜を電極膜上に形成した。詳しくは、混合溶液塗布工程〜アルコール除去工程〜乾燥熱処理工程〜脱脂熱処理工程(1回目150℃、2回目300℃)の一連の工程を所望の回数行い、その後に結晶化アニールにより650℃により焼成して、強誘電体膜を形成した。本実施例では、Pb(Zr0.17Ti0.66Nb0.17)O3の組成を有する強誘電体膜を形成した。その後、強誘電体膜上にDCスパッタ法を用いて、Pt電極材料を室温において100nm形成し、750℃の高温下で回復アニール熱処理を行った。なお、本実施例の強誘電体キャパシタでは、本発明に係る電極膜を下部電極として用いている。
【0057】
比較のための従来法を適用した強誘電体キャパシタのサンプルの製造方法は、下部電極の構成(実施例1参照)が異なるだけで、強誘電体膜の構成及び製造方法は、本発明を適用した強誘電体キャパシタと同様である。
【0058】
2−2.測定結果
図7〜図10について比較検討してみると、図7及び図9のヒステリシス特性によれば、本発明に係る電極膜を有する強誘電体キャパシタのほうが、従来のスパッタ法のみによる電極膜を有する強誘電体キャパシタと比べて、角型性の良いヒステリシス特性を得ることができた。また、図8及び図10のスタティックインプリント特性によれば、従来の強誘電体キャパシタではインプリント後にはヒステリシスが大きく変形しているのに対し、本発明の強誘電体キャパシタではインプリント後も良好なヒステリシスを保持していることがわかる。
【実施例3】
【0059】
本実施例では、図3を参照しつつ、電極膜の製造方法についてさらに詳細に説明する。本実施例では、スパッタ法で島状にPt初期結晶核20を形成し、続けて蒸着法によりPtを成長させたPt成長層30を形成し、Pt電極薄膜40を得た。また、Pt初期結晶核20をスパッタ法で形成する際は、基体10を加熱して、Pt初期結晶核20の結晶性を確保することが重要であり、蒸着法によりPtを成長してPt成長層30を形成する際には、200℃以下の低温で成長させることにより、表面の平坦性と粒界が少ないことが重要である。
【0060】
なお、本実施例においては、Pt初期結晶核20を形成するのに、イオンビーム・スパッタ法を用いている。イオンビーム・スパッタ法とは、イオンをターゲットから離れたところで独立して作るので、制御性に優れており、ターゲットや基板が直接イオン・プラズマにさらされないので比較的クリーンに薄膜が形成できる。
【0061】
また、本実施例においては、Pt成長層30を形成する際の蒸着法として真空蒸着法を用いた。真空蒸着法は、真空中で上記工程を行う為、蒸発が容易であり、酸化による変質を防止出来、かつ基板の薄膜被覆面を清浄な表面に保持することが可能である。加えて、スパッタ法ほど飛行原子が大きなエネルギーを持たないため、形成後の薄膜中に内部応力が発生しにくいという利点がある。
【0062】
本実施例においては、図3に示すように、n型シリコン基板11の表面に層間絶縁膜としてシリコン熱酸化膜12が厚さ200nmで形成され、その上に接着層としてTiOX膜13を20nm形成されたものを基体10として用いた。
【0063】
次に、上記TiOX/SiO2/Si積層基体10上に、表2の条件を用いて、図3に示すような本発明によるPt電極薄膜40(Pt1、Pt2及びPt3)をそれぞれ200nm形成した。
【0064】
【表2】
【0065】
また、比較の為に、表3の条件を用いて、従来のスパッタ法によるPt電極薄膜100(Pt4、Pt5、Pt6及びPt7)を用意した。
【0066】
【表3】
【0067】
図11は、Pt1〜Pt3のPt電極薄膜40及びPt5〜Pt7のPt電極薄膜100についてロッキングカーブを測定した結果を示すものである。それぞれ、ピークの半値巾は、本発明を適用したPt1、Pt2及びPt3が1.80°、2.46°及び2.70°であるのに対して、従来のスパッタ法によるPt5、Pt6及びPt7は3.00°、4.02°及び5.72°であり、結晶性、配向性共に本発明のPt電極薄膜40が優れていることが分かった。
【0068】
これは、従来のスパッタ法のみの製造方法では成膜中において、Pt薄膜が形成される基板を常に高温に保持する必要があり、かつ高エネルギーのArプラズマにさらされるため、基板及び被覆済みのPt薄膜がダメージを受け、配向性が劣化したものと考えられる。
【0069】
次に、上記Pt1及びPt4電極薄膜上にゾルゲル法により、強誘電体膜として膜厚が100nm〜15nmのPZT(Pb(Zr,Ti)O3)薄膜を形成した。本発明のPt1を用いた場合においては、図12(A)〜図12(D)に示す良好な強誘電特性を得たが、スパッタ法のみを用いて形成したPt4を用いた場合は、PZTの膜厚が100nm以下の条件では、強誘電特性を得ることは出来なかった。
【0070】
そこで、従来Pt4及びPt6上のPZT薄膜を結晶化前の仮焼成段階で終了させて、脱ガス分析を行った。すると、図13(A)及び図13(B)に示すように、600℃程度でPt電極薄膜100中から多量のArガスが放出されることが分かった。なお、図13(A)は、Pt4を用いた場合の分析結果を示し、図13(B)は、Pt6を用いた場合の分析結果を示す。
【0071】
図13(A)及び図13(B)に示す分析結果について検討すると、このArガスは、スパッタ時にPt電極薄膜100中に注入されたものである。このArガスは、PZTの結晶化後あるいは結晶化中にPt電極とPZT薄膜の界面に放出されるため、Pt電極とPZT薄膜との界面では、良好な界面を保つことが出来なくなり、この結果従来のスパッタ法のみを用いて形成したPt電極薄膜100上では100nm以下の膜厚のPZT薄膜では強誘電特性を確認できなかったものと考えられる。
【0072】
これに対して、本発明のPt電極薄膜40は、結晶性、配向性が良好な上、低温形成を行ったため、緻密平滑な表面を持ち、かつ拡散源となる粒界をほとんど持たない。さらに、かかるPt電極薄膜40は、その成長層30を蒸着法で形成しているため、Ar等の不純物を含むことがない。従って、本発明のPt電極薄膜40上に、膜厚が100nm以下のPZT超薄膜を形成しても、良好な強誘電特性を得ることが出来た。
【実施例4】
【0073】
本実施例では、本発明のPt電極薄膜について、Pt結晶の格子定数にどのような影響があるかを検討した。Ptなどの白金族金属は、化学的に安定で(111)高配向膜が得られやすいことから、強誘電体メモリ等の電極材料として有用な材料であることが知られている。しかし、Pt電極薄膜は、強誘電体メモリのキャパシタを構成するPZT系強誘電体薄膜との間では、格子整合性が十分ではなく、このような格子不整合は、キャパシタの界面特性に影響を与えるものであることから、かかる格子整合性の改善がキャパシタの特性向上のためには重要であると考えられる。
【0074】
そこで、本願発明者らは、本実施の形態の手法を用いて形成されるPt電極薄膜の強誘電体キャパシタなどへの応用についての有用性を検討した。
【0075】
図1に示す成膜工程によりスパッタ法と蒸着法を用いて形成されたPt電極薄膜(新Pt)と従来から公知のスパッタ法のみにより形成されたPt電極薄膜(従来Pt)のX線回折法による測定結果を図14(A)及び図14(B)に示す。各Pt電極薄膜の測定においては、Pt被覆基板に対して表面方向(Ψ1)及び断面方向(Ψ2)の2方向について測定を行った。
【0076】
図14(A)に示すように、新Ptでは、Ψ1の測定で得られたピークに対してΨ2の測定で得られたピークが低角側にシフトしており、格子定数を算出するとa,b=3.99、c=3.92であった。すなわち、新Ptでは、結晶格子が断面方向に圧縮されていることが分かる。一方、従来Ptでは、Ψ1の測定で得られたピークとΨ2の測定で得られたピークとは、ほぼ同等の位置に現れ、格子定数を算出すると、a,b,c=3.96であった。すなわち、従来Ptは、立方体に近い結晶格子を有していることになる。このように、従来Ptと新Ptとにおいて格子定数に違いが見られるのは、スパッタ法のみにより成膜した従来Ptとスパッタ法と蒸着法とを組み合わせて成膜した新Ptとでは、膜中に内在する応力が異なることが要因の一つであると考えられる。
【0077】
以上の結果をPZT結晶の格子定数(a,b=4.02、c=4.11)と比較すると、新Ptからなる電極薄膜上にPZT膜を形成した場合の格子不整合率は、2.52%であるが、従来Ptからなる電極薄膜上にPZT膜を形成した場合の格子不整合率は、4.08%となり、この結果から本実施の形態により形成されたPt電極薄膜は、PZT系強誘電体薄膜との格子不整合を緩和させることができ、強誘電体メモリなどの素子応用に適していることが確認できた。
【0078】
また、新Ptでは、蒸着法を用いているため、本実施例の手法によれば、純度の高い結晶膜を得ることができ、また蒸着法では気体が固体に変わるという大きなエネルギー変化を用いているため結晶性、配向性が十分高い結晶膜が得られ、従来よりも良質な電極膜を再現性良く形成することができる。
【0079】
(第2の実施の形態)
本実施の形態では、第1の実施形態で説明した電極膜及び強誘電体キャパシタのデバイスへの適用例について説明する。
【0080】
図15(A)及び図15(B)は、第1の実施の形態で説明した電極膜を用いた強誘電体メモリを有する半導体装置1000を示す図である。なお、図15(A)は、半導体装置1000の平面的形状を示すものであり、図15(B)は、図15(A)におけるA−A´断面を示すものである。
【0081】
半導体装置1000は、図15(A)に示すように、強誘電体メモリセルアレイ200と、周辺回路部300とを有する。そして、強誘電体メモリセルアレイ200と周辺回路部300とは、異なる層に形成されている。また、周辺回路部300は、強誘電体メモリセルアレイ200に対して半導体基板400上の異なる領域に配置されている。なお、周辺回路部300の具体例としては、Yゲート、センスアンプ、入出力バッファ、Xアドレスデコーダ、Yアドレスデコーダ、又はアドレスバッファを挙げることができる。
【0082】
強誘電体メモリセルアレイ200は、行選択のための下部電極210(ワード線)と、列選択のための上部電極220(ビット線)とが交叉するように配列されている。また、下部電極210及び上部電極220は、複数のライン状の信号電極から成るストライプ形状を有する。なお、信号電極は、下部電極210がビット線、上部電極220がワード線となるように形成することができる。この下部電極210及び上部電極220は、上記実施の形態に係る製造方法を用いて形成されているため、粒界が少なく、平坦性が良好である。従って、後述する下部電極210と上部電極220との間に配置される強誘電体膜215の構成元素が、下部電極210や上部電極220の中に拡散することを防止することができる。
【0083】
そして、図15(B)に示すように、下部電極210と上部電極220との間には、強誘電体膜215が配置されている。強誘電体メモリセルアレイ200では、この下部電極210と上部電極220との交叉する領域において、強誘電体キャパシタ230として機能するメモリセルが構成されている。なお、強誘電体膜215は、少なくとも下部電極210と上部電極220との交叉する領域の間に配置されていればよい。
【0084】
さらに、半導体装置1000は、下部電極210、強誘電体膜215、及び上部電極220を覆うように、第2の層間絶縁膜430が形成されている。さらに、配線層450、460を覆うように第2の層間絶縁膜430の上に絶縁性の保護層440が形成されている。
【0085】
周辺回路部300は、図15(A)に示すように、前記メモリセル200に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、下部電極210を選択的に制御するための第1の駆動回路310と、上部電極220を選択的に制御するための第2の駆動回路320と、その他にセンスアンプなどの信号検出回路(図示省略)とを含んで構成される。
【0086】
また、周辺回路部300は、図15(B)に示すように、半導体基板400上に形成されたMOSトランジスタ330を含む。MOSトランジスタ330は、ゲート絶縁膜332、ゲート電極334、及びソース/ドレイン領域336を有する。各MOSトランジスタ330間は、素子分離領域410によって分離されている。このMOSトランジスタ330が形成された半導体基板400上には、第1の層間絶縁膜410が形成されている。そして、周辺回路部300とメモリセルアレイ200とは、配線層450によって電気的に接続されている。
【0087】
次に、半導体装置1000における書き込み、読出し動作の一例について述べる。
【0088】
まず、読出し動作においては、選択されたメモリセルのキャパシタに読み出し電圧が印加される。これは、同時に‘0’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流又はビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。そして、非選択のメモリセルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
【0089】
書き込み動作においては、‘1’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させる書き込み電圧が印加される。‘0’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させない書き込み電圧が印加され、読み出し動作時に書き込まれた‘0’状態を保持する。このとき、非選択のメモリセルのキャパシタには書き込み時のクロストークを防ぐために、所定の電圧が印加される。
【0090】
(第3の実施の形態)
本実施の形態では、第1の実施の形態で説明した電極膜を含む圧電素子について、インクジェット式記録ヘッドを例に挙げて説明する。
【0091】
インクジェット式記録ヘッドには、圧電素子の軸方向に伸長、収縮する縦振動モードの圧電アクチュエータを使用したものと、たわみ振動モードの圧電アクチュエータを使用したものの2種類が実用化されている。そして、たわみ振動モードのアクチュエータを使用したものとしては、例えば、振動板の表面全体にわたって成膜技術により均一な圧電体膜を形成し、この圧電体膜をリソグラフィ法により圧力発生室に対応する形状に切り分けて各圧力発生室毎に独立するように形成したものが知られている。
【0092】
図16は、本実施の形態に係るインクジェット式記録ヘッドの断面図であり、図17は、本実施の形態に係るインクジェット式記録ヘッドの分解斜視図である。なお、図18には、本実施の形態に係るインクジェット式記録ヘッドを有するインクジェットプリンタ600が示されている。
【0093】
インクジェット式記録ヘッド50は、図16に示すように、ヘッド本体(基体)57と、ヘッド本体57上に形成される圧電素子54と、を含む。圧電素子54は、下部電極膜、圧電体膜(強誘電体膜)及び上部電極膜が順に積層して構成され、少なくともいずれか一方の電極膜に第1の実施の形態で説明した構造(製造方法を含む)が適用されている。インクジェット式記録ヘッドにおいて、圧電素子54は、圧電アクチュエータとして機能する。圧電アクチュエータとは、ある物質を動かす機能を有する素子である。
【0094】
インクジェット式記録ヘッド50は、ノズル板51と、インク室基板52と、弾性膜55と、弾性膜55に接合された圧電素子54と、を含み、これらが筐体56に収納されて構成されている。なお、このインクジェット式記録ヘッド50は、オンデマンド形のピエゾジェット式ヘッドを構成している。
【0095】
ノズル板51は、例えばステンレス製の圧延プレート等で構成されたもので、インク滴を吐出するための多数のノズル511を一列に形成したものである。これらノズル511間のピッチは、印刷精度に応じて適宜に設定されている。
【0096】
ノズル板51には、インク室基板52が固着(固定)されている。インク室基板52は、ノズル板51、側壁(隔壁)522、及び弾性膜55によって、複数のキャビティ(インクキャビティ)521と、リザーバ523と、供給口524と、を区画形成したものである。リザーバ523は、インクカートリッジ(図示しない)から供給されるインクを一時的に貯留する。供給口524によって、リザーバ523から各キャビティ521にインクが供給される。
【0097】
キャビティ521は、図16及び図17に示すように、各ノズル511に対応して配設されている。キャビティ521は、弾性膜55の振動によってそれぞれ容積可変になっている。キャビティ521は、この容積変化によってインクを吐出するよう構成されている。
【0098】
インク室基板52を得るための母材としては、(110)配向のシリコン単結晶基板が用いられている。この(110)配向のシリコン単結晶基板は、異方性エッチングに適しているのでインク室基板52を、容易にかつ確実に形成することができる。なお、このようなシリコン単結晶基板は、弾性膜55の形成面が(110)面となるようにして用いられている。
【0099】
インク室基板52のノズル板51と反対の側には弾性膜55が配設されている。さらに弾性膜55のインク室基板52と反対の側には複数の圧電素子54が設けられている。弾性膜55の所定位置には、図17に示すように、弾性膜55の厚さ方向に貫通して連通孔531が形成されている。連通孔531により、インクカートリッジからリザーバ523へのインクの供給がなされる。
【0100】
各圧電素子54は、圧電素子駆動回路(図示しない)に電気的に接続され、圧電素子駆動回路の信号に基づいて作動(振動、変形)するよう構成されている。すなわち、各圧電素子54はそれぞれ振動源(ヘッドアクチュエータ)として機能する。弾性膜55は、圧電素子54の振動(たわみ)によって振動し(たわみ)、キャビティ521の内部圧力を瞬間的に高めるよう機能する。
【0101】
なお、上述では、インクを吐出するインクジェット式記録ヘッドを一例として説明したが、本実施の形態は、圧電素子を用いた液体噴射ヘッド及び液体噴射装置全般を対象としたものである。液体噴射ヘッドとしては、例えば、プリンタ等の画像記録装置に用いられる記録ヘッド、液晶ディスプレー等のカラーフィルタの製造に用いられる色材噴射ヘッド、有機ELディスプレー、FED(面発光ディスプレー)等の電極形成に用いられる電極材料噴射ヘッド、バイオチップ製造に用いられる生体有機物噴射ヘッド等を挙げることができる。
【0102】
また、本実施の形態に係る圧電素子は、上述した適用例に限定されるものではなく、圧電ポンプ、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器(例えば電圧制御SAW発振器)など、様々な形態に適用することができる。
【0103】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【0104】
【図1】図1(A)〜図1(D)は、第1の実施の形態に係る電極膜の製造方法を示す図である。
【図2】図2(A)〜図2(C)は、第1の実施の形態に係る電極膜の製造方法を示す図である。
【図3】図3は、第1の実施の形態の実施例1に係る電極膜を示す図である。
【図4】図4は、第1の実施の形態の実施例1に係る電極膜の格子定数の測定結果を示す図である。
【図5】図5は、第1の実施の形態の実施例1に係る電極膜の格子定数の測定結果を示す図である。
【図6】図6は、第1の実施の形態に係る実施例1に係る電極膜の膜応力の測定結果を示す図である。
【図7】図7は、第1の実施の形態に係る実施例2に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図8】図8は、第1の実施の形態に係る実施例2に係る強誘電体キャパシタのスタティックインプリント特性を示す図である。
【図9】図9は、第1の実施の形態に係る実施例2に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図10】図10は、第1の実施の形態に係る実施例2に係る強誘電体キャパシタのスタティックインプリント特性を示す図である。
【図11】図11は、第1の実施の形態の実施例3に係る電極膜の分析結果を示す図である。
【図12】図12(A)〜図12(D)は、第1の実施の形態の実施例3に係る電極膜上に形成した強誘電体膜のヒステリシス特性を示す図である。
【図13】図13(A)及び図13(B)は、第1の実施形態の実施例3に係る強誘電体膜の脱ガス分析結果を示す図である。
【図14】図14(A)及び図14(B)は、第1の実施形態の実施例4に係る電極膜のX線回折法による分析結果を示す図である。
【図15】図15(A)及び図15(B)は、第2の実施の形態に係る半導体装置を示す図である。
【図16】図16は、第3の実施の形態に係るインクジェット式記録ヘッドを示す図である。
【図17】図17は、第3の実施の形態に係るインクジェット式記録ヘッドを示す図である。
【図18】図18は、第3の実施の形態に係るインクジェットプリンタを示す図である。
【符号の説明】
【0105】
10…基体 20,22…初期結晶核 30,32…成長層 40,42…電極膜
50…インクジェット式記録ヘッド 230…強誘電体キャパシタ
【技術分野】
【0001】
本発明は、電極膜、圧電素子、強誘電体キャパシタ及び半導体装置に関する。
【背景技術】
【0002】
強誘電体メモリ(FeRAM)は、強誘電体膜を用いた強誘電体キャパシタの自発分極によりデータを保持するものである。また近年、かかる強誘電体メモリを用いた半導体装置が注目されている。
【0003】
この強誘電体メモリの電極には、電極間に挟まれる強誘電体膜の結晶配向性や強誘電体膜の構成元素の拡散防止の観点から、結晶性がよく、隙間がないことが必要とされる。
【0004】
しかし、従来では、例えば、スパッタ法を用いて基板温度を高くして電極膜を形成しており、電極膜の結晶性は良好であるが、基板上に形成されたスパッタ形成の電極膜は、粒界が比較的多い柱状や粒状の結晶となる。すると、この電極膜の間に形成される強誘電体膜の材料の拡散が生じてしまい、強誘電体メモリの特性に望ましくない影響を与えるおそれがある。また、電極膜を形成する際の基板温度が高いと、電極膜の表面の平坦性も好ましいものではない。
【特許文献1】特願平9−531645号公報
【特許文献2】特願2000−571496号公報
【特許文献3】特願2001−254696号公報
【特許文献4】特願2001−239711号公報
【特許文献5】特開平9−102590号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明の目的は、良好な強誘電体特性が得られる電極膜、圧電素子、強誘電体キャパシタ及び半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
(1)本発明に係る電極膜は、
基体の上方に形成される白金族金属を含む電極膜であって、
CuKα線を用いたθ−2θ法によるX線回折において求められるピークに対応する回折角2θは、前記電極膜の熱処理後のピークに対応する回折角以上の大きさである。
【0007】
本発明によれば、良好な強誘電体特性が得られる電極膜を提供することができる。
【0008】
なお、本発明において、特定のA層の上方にB層が設けられているとは、A層上に直接B層が設けられている場合と、A層上に他の層を介してB層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
【0009】
(2)本発明に係る電極膜は、
基体の上方に形成される白金族金属を含む電極膜であって、
前記基体を常温から温度上昇させて所定温度にした後、温度下降させて再び常温に戻したときの応力履歴が、ループ状をなす。
【0010】
本発明によれば、良好な強誘電体特性が得られる電極膜を提供することができる。
【0011】
(3)この電極膜において、
初期の常温時の膜応力の大きさは、常温に戻した時の膜応力の大きさとほぼ等しくてもよい。
【0012】
(4)この電極膜において、
初期の常温時と常温に戻した時との膜応力の差は、2.00×108(Pa)以下であってもよい。
【0013】
(5)この電極膜において、
前記基体の上方に形成される島状をなす電極材料の初期結晶核と、
前記初期結晶核が成長することによって形成される電極材料の成長層と、
を含んでもよい。
【0014】
(6)この電極膜において、
前記初期結晶核が形成されるときの基体温度は、前記成長層が形成されるときの基体温度よりも高くてもよい。
【0015】
(7)この電極膜において、
前記初期結晶核が形成されるときの前記基体温度は、200℃以上600℃以下に設定され、
前記成長層が形成されるときの前記基体温度は、200℃より低い温度に設定されてもよい。
【0016】
(8)この電極膜において、
前記初期結晶核が形成されるときの電極材料の粒子のエネルギーは、前記成長層が形成されるときの電極材料の粒子のエネルギーよりも高くてもよい。
【0017】
(9)この電極膜において、
前記初期結晶核は、スパッタ法を用いて形成され、
前記成長層は、蒸着法を用いて形成されてもよい。
【0018】
(10)本発明に係る圧電素子は、上記電極膜を含む。
【0019】
(11)本発明に係る強誘電体キャパシタは、上記電極膜を含む。
【0020】
(12)本発明に係る半導体装置は、上記強誘電体キャパシタを含む。
【発明を実施するための最良の形態】
【0021】
以下、本発明の実施の形態について図面を参照して説明する。
【0022】
(第1の実施の形態)
本発明の第1の実施の形態に係る電極膜について説明する。本実施の形態では、図1(D)に示すように、電極膜40は、基体10上に形成され、島状をなす初期結晶核20(図1(C)参照)と、初期結晶核20が成長することによって形成される成長層30(図1(C)参照)と、を含む。以下に、図1(A)〜図1(D)に示す製造工程を参照して説明する。
【0023】
(1)まず、図1(A)に示すように、電極膜を形成するための基体(基板)10を用意する。本実施の形態において、基体10としては、シリコン、ゲルマニウム等の元素半導体、GaAs、ZnSe等の化合物半導体等の半導体基板、Pt等の金属基板、サファイア基板、MgO基板、SrTiO3、BaTiO3、ガラス基板等の絶縁性基板等を用いることができる。また、これらの各種基板上に絶縁層などの層が積層されたものを基体10として用いることができる。
【0024】
また、電極材料としては、Pt、Ir、Ruなどの白金族金属を用いることができる。本実施の形態に係る電極膜40は、白金族金属であってもよいし、白金族金属を含む合金又は酸化物であってもよい。
【0025】
(2)次に、図1(B)に示すように、例えば、スパッタ法を用いて基体10上に電極材料の初期結晶核20を島状に形成する。このとき、基体10に与えられる温度は、200℃以上600℃以下に設定することができる。これにより、初期結晶核20の結晶品質を良好なものとすることができる。
【0026】
ここで、スパッタ法とは、真空中でイオンを原料であるターゲット材料にぶつけ、そこからたたき出されてきた原子を近くにおいた基板上に付着させ薄膜を作る方法である。すなわち、スパッタ法は、放電などにおいて電極の材料がイオンの衝撃によって電極からたたき出されて、近くにある物体の表面に付着する現象であるスパッタリング現象を利用したものである。本実施の形態では、イオンを作る手法の違いによって、RFスパッタ法、DCスパッタ法、マグネトロンスパッタ法、イオンビーム・スパッタ法などを用いることができる。
【0027】
変形例として、初期結晶核20を、2種以上の異なる白金族金属を含む電極材料から形成してもよい。例えば、基体10上に第1の電極材料からなる第1の初期結晶核を島状に形成し、第1の初期結晶核上に第2の電極材料からなる第2の初期結晶核を形成する。初期結晶核20の一部にIrを使用した場合、IrはPtよりも強誘電体材料に対する拡散防止効果が高いことから、強誘電体キャパシタの疲労特性の向上を図ることができる。なお、2種以上の初期結晶核は、いずれもスパッタ法を用いて形成することができる。
【0028】
(3)次に、図1(C)に示すように、例えば、真空蒸着法を用いて初期結晶核20を成長させ、成長層30を形成していく。このとき、成長層30は、初期結晶核20の結晶性を保持しつつ形成されていく。また、このとき、基体10に与えられる温度は、初期結晶核20を形成する際の温度より低いことが好ましく、具体的には200℃より低い温度に設定することができる。これにより、成長層30として、粒界の少なく平坦性の良好な板状の結晶が形成することができる。
【0029】
ここで、真空蒸着法とは、真空中の原料物質を加熱して蒸発させ、被形成体の表面で凝縮、薄膜形成させる方法である。物質に気化熱を与える為には、通常は電子ビームが用いられ、気化熱を与えられ蒸気となった原料物質が、被形成体の表面で気化熱を放出して凝縮することにより、薄膜を形成する。また、真空蒸着法は、真空中で上記工程を行う為、原料物質を蒸発させるのが容易であり、酸化による変質を防止することができ、かつ形成膜の表面を清浄に保持することが可能である。また、真空蒸着法は、スパッタ法ほど成膜中の飛行原子が大きなエネルギーを持たないため、形成後の薄膜中に内部応力が発生しにくい。
【0030】
(4)最終的には、図1(D)に示すように、基体10の上に電極膜40が形成される。このとき形成される電極膜40の膜厚は、例えば50〜200nmとすることができる。この電極膜40は、スパッタ法により形成された初期結晶核20の良好な結晶性と、真空蒸着法により形成された成長層30の粒界の少なさ及び平坦性、さらには表面の清浄性を併せ持つこととなる。すなわち、本実施形態によれば、良好な結晶性及び平坦性を有し、粒界の少ない電極膜40を得ることができる。また、本実施形態によれば、成長層30を真空蒸着法で形成することにより、成膜工程を全てスパッタ法を用いた場合に比べて、電極膜40に内在する応力を低減させることができる。
【0031】
なお、本実施の形態において、電極膜40と基体10との間には、絶縁層及び接着層等の中間層を形成しても良い。絶縁層は例えば、SiO2、Si3N4等により形成することが出来る。また、接着層としては、基体10と電極膜40又は絶縁層と電極膜40との接着強度を確保することが出来るものであれば、その材料は特に限定されない。このような材料としては、例えば、タンタル、チタン等の高融点金属が挙げられる。これらの中間層は、熱酸化法、CVD法、スパッタ法、真空蒸着法、MOCVD法等、種々の方法で形成することができる。
【0032】
また、本実施の形態では、上記(1)〜(4)の工程により電極膜40を形成した後に、熱処理を行うことによって、電極膜40に内在する応力を開放することができる。なお、かかる熱処理は、窒素やアルゴンなどの非酸化ガス雰囲気中で行うことにより、電極膜表面の酸化を防止することができる。
【0033】
また、本実施の形態においては、上記(2)及び(3)の工程を繰返し行うことにより、粒界の少ない電極膜を多層に積層することにより、電極膜の上に他の結晶層を形成した場合に、他の結晶層の構成元素が電極膜の粒界から内部へ拡散することにより、他の結晶層の品質を劣化させるのを防止することができる。かかる態様は、図2(A)〜(C)に示すような工程で行うことができる。
【0034】
まず、図2(A)に示すように、上記製造工程により形成された電極膜40の上に、例えば、スパッタ法を用いて電極材料の初期結晶核22を島状に形成する。このとき初期結晶核22は、電極膜40の表面状態が変化している部分、特に電極膜40の粒界によってできる間隙の上に形成されていく。
【0035】
次に、図2(B)に示すように、例えば、真空蒸着法を用いて初期結晶核22を成長させて成長層32を形成していく。このとき、成長層32は、初期結晶核22の結晶性を保持しつつ形成されていく。そして、最終的には、図2(C)に示すように、電極膜40の上に電極膜42が形成される。これにより、粒界の少ない電極膜40、42が複数積層された電極膜を得ることができ、例えば、この電極膜42と接する他の結晶層との界面において他の結晶層の構成元素が電極膜40、42中へ拡散するのを効果的に防止することができる。
【0036】
なお、かかる態様においては、上記(2)及び(3)の工程をさらに繰り返して行うことにより、3層以上の電極膜を積層することもできる。
【0037】
また、本実施の形態においては、拡散防止用電極材料(図示しない)が設けられてもよい。拡散防止用電極材料としては、Ir、IrO2、Ru、RuO2、HfO2、Al2O3などが挙げられる。拡散防止用電極材料は、例えばスパッタ法を用いて形成することができる。拡散防止用電極材料は、初期結晶核20と成長層30の間に、例えば5nm以下の厚さに形成してもよい。あるいは、初期結晶核20上に複数層の成長層30を積層させる場合、成長層同士の間に拡散防止用電極材料を形成してもよい。拡散防止用電極材料は、Ptなどの電極膜40(例えば成長層30)の粒界の隙間を埋めるように形成される。これによって、強誘電体材料に対する拡散防止効果を高めることができ、強誘電体キャパシタの疲労特性の向上を図ることができる。
【0038】
以下に、本実施の形態についての詳細な実施例を説明する。
【実施例1】
【0039】
1−1.サンプル
本発明を適用した電極膜のサンプルについて説明する。
【0040】
まず、基体10としては、図3に示すように、n型シリコン基板11の表面に層間絶縁膜としてシリコン熱酸化膜12が形成され、その上に接着層としてTiOX膜13が40nm形成されたものを用いた。TiOX膜13は、室温でスパッタ法などを用いて形成した。
【0041】
電極膜40の電極材料にはPtを使用した。その製造方法については、初期結晶核20をイオンスパッタ法によって形成し、その後に成長層30を蒸着法によって形成した。初期結晶核20は、基体温度800℃以下において厚さ40nm以上形成した。また、成長層30は、基体温度200℃以下において厚さ100nm以上形成した。
【0042】
次に、比較のための従来法を適用した電極膜のサンプルについて説明する。基体は、本発明と同様のものを使用した。電極膜の電極材料には、本発明と同様にPtを使用し、DCスパッタ法によって、本発明の厚さ(150nm程度)と同一になるように形成した。
【0043】
1−2.格子定数の測定
これらのサンプルについて、それぞれ、熱処理前後の格子定数の変化を測定した。測定法には、CuKα線を用いたθ−2θ法によるX線回折を適用した。図4は、本発明を適用した電極膜(2段階成長Pt)の測定結果であり、図5は、従来法を適用した電極膜(従来Pt)の測定結果である。なお、熱処理は、電極膜(基体)を750℃不活性雰囲気中で30分間加熱することで行った。750℃という温度設定は、電極膜上に形成される強誘電体膜の熱処理の温度を想定したものである。
【0044】
図4及び図5の測定結果によれば、熱処理後のデータから求められるピークに対応する回折角2θは、いずれも、Ptの立方体の結晶格子の標準値(JCPDS:2θ=39.762(°))よりも大きいことがわかる。また、本願発明者らによる実験結果によれば、熱処理後のデータから求められるピークに対応する回折角2θは、その製造方法によって多少のばらつきはあるが、ほぼ、
2θ≧39.90(°)
の関係を有することが確認されている。すなわち、熱処理後である例えば750℃温度下においては、Pt電極膜は断面方向に圧縮するように歪むことが一般的である。
【0045】
そこで、図4及び図5を比較検討してみると、図5(従来法)によれば、熱処理前のデータから求められるピークに対応する回折角2θは、熱処理後のものよりも小さい。これは、電極材料であるPtが、熱処理前では、立方体に近い結晶格子の状態にあり、熱処理を行うことによって断面方向に圧縮するように歪むことを意味している。すなわち、従来法によれば、熱処理に応じた分の歪みの変化が生じ、その変化量に応じて応力が生じていることがわかる。
【0046】
これに対して、図4(本発明)によれば、熱処理前のデータから求められるピークに対応する回折角2θは、熱処理後のものよりも大きい。これは、熱処理前においては、電極材料であるPtが、熱処理後以上に、断面方向に圧縮するように歪んでいることを意味している。すなわち、本発明によれば、熱処理前後にかかわらず、あらかじめ電極膜に歪みが生じている。そのため、本発明によれば、従来の電極膜に比べて歪みの変化量は小さく、電極膜に加えられる応力の低減を図ることができる。特に、電極膜を熱処理後に生じる歪みとほぼ同一の歪みを有するように形成すれば、熱処理前後における歪みの変化量が実質的にゼロとなり、可能な限り応力の低減を図ることができる。
【0047】
これらの測定結果から、CuKα線を用いたθ−2θ法によるX線回折において求められるピークに対応する回折角2θが、電極膜の熱処理後(例えば750℃)のピークに対応する回折角以上の大きさであれば、電極膜に加えられる応力の低減を図ることができ、良好な電極膜が得られるといえる。
【0048】
1−3.膜応力の測定
また、図6に示すように、上述のサンプルについて、それぞれ、基体を常温(室温)から温度上昇させて所定温度(例えば700℃)にした後、温度下降させて再び常温に戻したときの応力履歴を測定した(応力測定器メーカー:FSM(Frontier Semiconductor Measurements, INC.))。本発明の電極膜については、表1に示すように、電極膜の総膜厚及び熱処理回数を変更したものをそれぞれ測定した。なお、熱処理の温度は図6に示すグラフの通りであり、また、表1に示される2回目の熱処理とは1回目と同様の条件で行ったものである。
【0049】
【表1】
【0050】
図6の測定結果によれば、従来Ptの場合、温度上昇及び温度下降時を比べると、全く異なる履歴をもつことがわかる。そして、従来Ptでは、温度下降して常温に戻した状態(図6では室温に戻す前の200℃付近)において、応力測定器では測定不可能になるほどに、大きい応力が加えられていることがわかる。すなわち、従来Ptの場合、基体を熱処理して温度上昇させていくことによって電極膜に歪みが生じ、初期状態とは全く異なる膜質に変化しているといえる。
【0051】
これに対して、本発明のPt(2段階成長Pt)の場合、その膜厚によらず、温度上昇に伴い応力は加えられているものの、温度上昇から温度下降するまでの応力履歴はループ状をなしていることがわかる。また、初期の常温時の膜応力と、熱処理後に再び常温に戻した時の膜応力とを比較すると、それらの膜応力の大きさはほぼ等しく、変化量が実質的にゼロであるといえる。このことからも、実施例1においても説明したように、本発明の電極膜においては内在する応力の低減が図れるといえる。
【0052】
さらに微視的に検討すると、表1によれば、本発明のPtの場合であっても、初期の常温時と熱処理後に常温に戻した時とでは、わずかながら膜応力に差があることがわかる。表1によれば、本発明のPt総膜厚150nmの1回目の熱処理において、膜応力の差が最大となった。このことから、熱処理前後常温時の膜応力の差は、総膜厚及び熱処理回数にかかわらず、2.00×108(Pa)(=2.00×109(dyn/cm2))以下であるということができる。
【実施例2】
【0053】
本実施例では、上述した電極膜を含む強誘電体キャパシタを形成し、その強誘電体特性について検討した。図7及び図8は、本発明を適用した電極膜を含む強誘電体キャパシタの電気特性を示す図である。図9及び図10は、比較のための従来法を適用した電極膜を含む強誘電体キャパシタの電気特性を示す図である。
【0054】
2−1.サンプル
本発明を適用した強誘電体キャパシタのサンプルの製造方法を説明する。
【0055】
基体及び電極膜については、上述の実施例1の本発明のサンプルと同様であるが、本実施例では、Pt初期結晶核とPt成長層との間にIr層を200℃以下の温度で5nm以下に形成している点が異なっている。このIr層は、上述したように、強誘電体キャパシタの疲労特性の向上を図るものである。
【0056】
次に、強誘電体膜を電極膜上に形成した。詳しくは、混合溶液塗布工程〜アルコール除去工程〜乾燥熱処理工程〜脱脂熱処理工程(1回目150℃、2回目300℃)の一連の工程を所望の回数行い、その後に結晶化アニールにより650℃により焼成して、強誘電体膜を形成した。本実施例では、Pb(Zr0.17Ti0.66Nb0.17)O3の組成を有する強誘電体膜を形成した。その後、強誘電体膜上にDCスパッタ法を用いて、Pt電極材料を室温において100nm形成し、750℃の高温下で回復アニール熱処理を行った。なお、本実施例の強誘電体キャパシタでは、本発明に係る電極膜を下部電極として用いている。
【0057】
比較のための従来法を適用した強誘電体キャパシタのサンプルの製造方法は、下部電極の構成(実施例1参照)が異なるだけで、強誘電体膜の構成及び製造方法は、本発明を適用した強誘電体キャパシタと同様である。
【0058】
2−2.測定結果
図7〜図10について比較検討してみると、図7及び図9のヒステリシス特性によれば、本発明に係る電極膜を有する強誘電体キャパシタのほうが、従来のスパッタ法のみによる電極膜を有する強誘電体キャパシタと比べて、角型性の良いヒステリシス特性を得ることができた。また、図8及び図10のスタティックインプリント特性によれば、従来の強誘電体キャパシタではインプリント後にはヒステリシスが大きく変形しているのに対し、本発明の強誘電体キャパシタではインプリント後も良好なヒステリシスを保持していることがわかる。
【実施例3】
【0059】
本実施例では、図3を参照しつつ、電極膜の製造方法についてさらに詳細に説明する。本実施例では、スパッタ法で島状にPt初期結晶核20を形成し、続けて蒸着法によりPtを成長させたPt成長層30を形成し、Pt電極薄膜40を得た。また、Pt初期結晶核20をスパッタ法で形成する際は、基体10を加熱して、Pt初期結晶核20の結晶性を確保することが重要であり、蒸着法によりPtを成長してPt成長層30を形成する際には、200℃以下の低温で成長させることにより、表面の平坦性と粒界が少ないことが重要である。
【0060】
なお、本実施例においては、Pt初期結晶核20を形成するのに、イオンビーム・スパッタ法を用いている。イオンビーム・スパッタ法とは、イオンをターゲットから離れたところで独立して作るので、制御性に優れており、ターゲットや基板が直接イオン・プラズマにさらされないので比較的クリーンに薄膜が形成できる。
【0061】
また、本実施例においては、Pt成長層30を形成する際の蒸着法として真空蒸着法を用いた。真空蒸着法は、真空中で上記工程を行う為、蒸発が容易であり、酸化による変質を防止出来、かつ基板の薄膜被覆面を清浄な表面に保持することが可能である。加えて、スパッタ法ほど飛行原子が大きなエネルギーを持たないため、形成後の薄膜中に内部応力が発生しにくいという利点がある。
【0062】
本実施例においては、図3に示すように、n型シリコン基板11の表面に層間絶縁膜としてシリコン熱酸化膜12が厚さ200nmで形成され、その上に接着層としてTiOX膜13を20nm形成されたものを基体10として用いた。
【0063】
次に、上記TiOX/SiO2/Si積層基体10上に、表2の条件を用いて、図3に示すような本発明によるPt電極薄膜40(Pt1、Pt2及びPt3)をそれぞれ200nm形成した。
【0064】
【表2】
【0065】
また、比較の為に、表3の条件を用いて、従来のスパッタ法によるPt電極薄膜100(Pt4、Pt5、Pt6及びPt7)を用意した。
【0066】
【表3】
【0067】
図11は、Pt1〜Pt3のPt電極薄膜40及びPt5〜Pt7のPt電極薄膜100についてロッキングカーブを測定した結果を示すものである。それぞれ、ピークの半値巾は、本発明を適用したPt1、Pt2及びPt3が1.80°、2.46°及び2.70°であるのに対して、従来のスパッタ法によるPt5、Pt6及びPt7は3.00°、4.02°及び5.72°であり、結晶性、配向性共に本発明のPt電極薄膜40が優れていることが分かった。
【0068】
これは、従来のスパッタ法のみの製造方法では成膜中において、Pt薄膜が形成される基板を常に高温に保持する必要があり、かつ高エネルギーのArプラズマにさらされるため、基板及び被覆済みのPt薄膜がダメージを受け、配向性が劣化したものと考えられる。
【0069】
次に、上記Pt1及びPt4電極薄膜上にゾルゲル法により、強誘電体膜として膜厚が100nm〜15nmのPZT(Pb(Zr,Ti)O3)薄膜を形成した。本発明のPt1を用いた場合においては、図12(A)〜図12(D)に示す良好な強誘電特性を得たが、スパッタ法のみを用いて形成したPt4を用いた場合は、PZTの膜厚が100nm以下の条件では、強誘電特性を得ることは出来なかった。
【0070】
そこで、従来Pt4及びPt6上のPZT薄膜を結晶化前の仮焼成段階で終了させて、脱ガス分析を行った。すると、図13(A)及び図13(B)に示すように、600℃程度でPt電極薄膜100中から多量のArガスが放出されることが分かった。なお、図13(A)は、Pt4を用いた場合の分析結果を示し、図13(B)は、Pt6を用いた場合の分析結果を示す。
【0071】
図13(A)及び図13(B)に示す分析結果について検討すると、このArガスは、スパッタ時にPt電極薄膜100中に注入されたものである。このArガスは、PZTの結晶化後あるいは結晶化中にPt電極とPZT薄膜の界面に放出されるため、Pt電極とPZT薄膜との界面では、良好な界面を保つことが出来なくなり、この結果従来のスパッタ法のみを用いて形成したPt電極薄膜100上では100nm以下の膜厚のPZT薄膜では強誘電特性を確認できなかったものと考えられる。
【0072】
これに対して、本発明のPt電極薄膜40は、結晶性、配向性が良好な上、低温形成を行ったため、緻密平滑な表面を持ち、かつ拡散源となる粒界をほとんど持たない。さらに、かかるPt電極薄膜40は、その成長層30を蒸着法で形成しているため、Ar等の不純物を含むことがない。従って、本発明のPt電極薄膜40上に、膜厚が100nm以下のPZT超薄膜を形成しても、良好な強誘電特性を得ることが出来た。
【実施例4】
【0073】
本実施例では、本発明のPt電極薄膜について、Pt結晶の格子定数にどのような影響があるかを検討した。Ptなどの白金族金属は、化学的に安定で(111)高配向膜が得られやすいことから、強誘電体メモリ等の電極材料として有用な材料であることが知られている。しかし、Pt電極薄膜は、強誘電体メモリのキャパシタを構成するPZT系強誘電体薄膜との間では、格子整合性が十分ではなく、このような格子不整合は、キャパシタの界面特性に影響を与えるものであることから、かかる格子整合性の改善がキャパシタの特性向上のためには重要であると考えられる。
【0074】
そこで、本願発明者らは、本実施の形態の手法を用いて形成されるPt電極薄膜の強誘電体キャパシタなどへの応用についての有用性を検討した。
【0075】
図1に示す成膜工程によりスパッタ法と蒸着法を用いて形成されたPt電極薄膜(新Pt)と従来から公知のスパッタ法のみにより形成されたPt電極薄膜(従来Pt)のX線回折法による測定結果を図14(A)及び図14(B)に示す。各Pt電極薄膜の測定においては、Pt被覆基板に対して表面方向(Ψ1)及び断面方向(Ψ2)の2方向について測定を行った。
【0076】
図14(A)に示すように、新Ptでは、Ψ1の測定で得られたピークに対してΨ2の測定で得られたピークが低角側にシフトしており、格子定数を算出するとa,b=3.99、c=3.92であった。すなわち、新Ptでは、結晶格子が断面方向に圧縮されていることが分かる。一方、従来Ptでは、Ψ1の測定で得られたピークとΨ2の測定で得られたピークとは、ほぼ同等の位置に現れ、格子定数を算出すると、a,b,c=3.96であった。すなわち、従来Ptは、立方体に近い結晶格子を有していることになる。このように、従来Ptと新Ptとにおいて格子定数に違いが見られるのは、スパッタ法のみにより成膜した従来Ptとスパッタ法と蒸着法とを組み合わせて成膜した新Ptとでは、膜中に内在する応力が異なることが要因の一つであると考えられる。
【0077】
以上の結果をPZT結晶の格子定数(a,b=4.02、c=4.11)と比較すると、新Ptからなる電極薄膜上にPZT膜を形成した場合の格子不整合率は、2.52%であるが、従来Ptからなる電極薄膜上にPZT膜を形成した場合の格子不整合率は、4.08%となり、この結果から本実施の形態により形成されたPt電極薄膜は、PZT系強誘電体薄膜との格子不整合を緩和させることができ、強誘電体メモリなどの素子応用に適していることが確認できた。
【0078】
また、新Ptでは、蒸着法を用いているため、本実施例の手法によれば、純度の高い結晶膜を得ることができ、また蒸着法では気体が固体に変わるという大きなエネルギー変化を用いているため結晶性、配向性が十分高い結晶膜が得られ、従来よりも良質な電極膜を再現性良く形成することができる。
【0079】
(第2の実施の形態)
本実施の形態では、第1の実施形態で説明した電極膜及び強誘電体キャパシタのデバイスへの適用例について説明する。
【0080】
図15(A)及び図15(B)は、第1の実施の形態で説明した電極膜を用いた強誘電体メモリを有する半導体装置1000を示す図である。なお、図15(A)は、半導体装置1000の平面的形状を示すものであり、図15(B)は、図15(A)におけるA−A´断面を示すものである。
【0081】
半導体装置1000は、図15(A)に示すように、強誘電体メモリセルアレイ200と、周辺回路部300とを有する。そして、強誘電体メモリセルアレイ200と周辺回路部300とは、異なる層に形成されている。また、周辺回路部300は、強誘電体メモリセルアレイ200に対して半導体基板400上の異なる領域に配置されている。なお、周辺回路部300の具体例としては、Yゲート、センスアンプ、入出力バッファ、Xアドレスデコーダ、Yアドレスデコーダ、又はアドレスバッファを挙げることができる。
【0082】
強誘電体メモリセルアレイ200は、行選択のための下部電極210(ワード線)と、列選択のための上部電極220(ビット線)とが交叉するように配列されている。また、下部電極210及び上部電極220は、複数のライン状の信号電極から成るストライプ形状を有する。なお、信号電極は、下部電極210がビット線、上部電極220がワード線となるように形成することができる。この下部電極210及び上部電極220は、上記実施の形態に係る製造方法を用いて形成されているため、粒界が少なく、平坦性が良好である。従って、後述する下部電極210と上部電極220との間に配置される強誘電体膜215の構成元素が、下部電極210や上部電極220の中に拡散することを防止することができる。
【0083】
そして、図15(B)に示すように、下部電極210と上部電極220との間には、強誘電体膜215が配置されている。強誘電体メモリセルアレイ200では、この下部電極210と上部電極220との交叉する領域において、強誘電体キャパシタ230として機能するメモリセルが構成されている。なお、強誘電体膜215は、少なくとも下部電極210と上部電極220との交叉する領域の間に配置されていればよい。
【0084】
さらに、半導体装置1000は、下部電極210、強誘電体膜215、及び上部電極220を覆うように、第2の層間絶縁膜430が形成されている。さらに、配線層450、460を覆うように第2の層間絶縁膜430の上に絶縁性の保護層440が形成されている。
【0085】
周辺回路部300は、図15(A)に示すように、前記メモリセル200に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、下部電極210を選択的に制御するための第1の駆動回路310と、上部電極220を選択的に制御するための第2の駆動回路320と、その他にセンスアンプなどの信号検出回路(図示省略)とを含んで構成される。
【0086】
また、周辺回路部300は、図15(B)に示すように、半導体基板400上に形成されたMOSトランジスタ330を含む。MOSトランジスタ330は、ゲート絶縁膜332、ゲート電極334、及びソース/ドレイン領域336を有する。各MOSトランジスタ330間は、素子分離領域410によって分離されている。このMOSトランジスタ330が形成された半導体基板400上には、第1の層間絶縁膜410が形成されている。そして、周辺回路部300とメモリセルアレイ200とは、配線層450によって電気的に接続されている。
【0087】
次に、半導体装置1000における書き込み、読出し動作の一例について述べる。
【0088】
まず、読出し動作においては、選択されたメモリセルのキャパシタに読み出し電圧が印加される。これは、同時に‘0’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流又はビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。そして、非選択のメモリセルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
【0089】
書き込み動作においては、‘1’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させる書き込み電圧が印加される。‘0’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させない書き込み電圧が印加され、読み出し動作時に書き込まれた‘0’状態を保持する。このとき、非選択のメモリセルのキャパシタには書き込み時のクロストークを防ぐために、所定の電圧が印加される。
【0090】
(第3の実施の形態)
本実施の形態では、第1の実施の形態で説明した電極膜を含む圧電素子について、インクジェット式記録ヘッドを例に挙げて説明する。
【0091】
インクジェット式記録ヘッドには、圧電素子の軸方向に伸長、収縮する縦振動モードの圧電アクチュエータを使用したものと、たわみ振動モードの圧電アクチュエータを使用したものの2種類が実用化されている。そして、たわみ振動モードのアクチュエータを使用したものとしては、例えば、振動板の表面全体にわたって成膜技術により均一な圧電体膜を形成し、この圧電体膜をリソグラフィ法により圧力発生室に対応する形状に切り分けて各圧力発生室毎に独立するように形成したものが知られている。
【0092】
図16は、本実施の形態に係るインクジェット式記録ヘッドの断面図であり、図17は、本実施の形態に係るインクジェット式記録ヘッドの分解斜視図である。なお、図18には、本実施の形態に係るインクジェット式記録ヘッドを有するインクジェットプリンタ600が示されている。
【0093】
インクジェット式記録ヘッド50は、図16に示すように、ヘッド本体(基体)57と、ヘッド本体57上に形成される圧電素子54と、を含む。圧電素子54は、下部電極膜、圧電体膜(強誘電体膜)及び上部電極膜が順に積層して構成され、少なくともいずれか一方の電極膜に第1の実施の形態で説明した構造(製造方法を含む)が適用されている。インクジェット式記録ヘッドにおいて、圧電素子54は、圧電アクチュエータとして機能する。圧電アクチュエータとは、ある物質を動かす機能を有する素子である。
【0094】
インクジェット式記録ヘッド50は、ノズル板51と、インク室基板52と、弾性膜55と、弾性膜55に接合された圧電素子54と、を含み、これらが筐体56に収納されて構成されている。なお、このインクジェット式記録ヘッド50は、オンデマンド形のピエゾジェット式ヘッドを構成している。
【0095】
ノズル板51は、例えばステンレス製の圧延プレート等で構成されたもので、インク滴を吐出するための多数のノズル511を一列に形成したものである。これらノズル511間のピッチは、印刷精度に応じて適宜に設定されている。
【0096】
ノズル板51には、インク室基板52が固着(固定)されている。インク室基板52は、ノズル板51、側壁(隔壁)522、及び弾性膜55によって、複数のキャビティ(インクキャビティ)521と、リザーバ523と、供給口524と、を区画形成したものである。リザーバ523は、インクカートリッジ(図示しない)から供給されるインクを一時的に貯留する。供給口524によって、リザーバ523から各キャビティ521にインクが供給される。
【0097】
キャビティ521は、図16及び図17に示すように、各ノズル511に対応して配設されている。キャビティ521は、弾性膜55の振動によってそれぞれ容積可変になっている。キャビティ521は、この容積変化によってインクを吐出するよう構成されている。
【0098】
インク室基板52を得るための母材としては、(110)配向のシリコン単結晶基板が用いられている。この(110)配向のシリコン単結晶基板は、異方性エッチングに適しているのでインク室基板52を、容易にかつ確実に形成することができる。なお、このようなシリコン単結晶基板は、弾性膜55の形成面が(110)面となるようにして用いられている。
【0099】
インク室基板52のノズル板51と反対の側には弾性膜55が配設されている。さらに弾性膜55のインク室基板52と反対の側には複数の圧電素子54が設けられている。弾性膜55の所定位置には、図17に示すように、弾性膜55の厚さ方向に貫通して連通孔531が形成されている。連通孔531により、インクカートリッジからリザーバ523へのインクの供給がなされる。
【0100】
各圧電素子54は、圧電素子駆動回路(図示しない)に電気的に接続され、圧電素子駆動回路の信号に基づいて作動(振動、変形)するよう構成されている。すなわち、各圧電素子54はそれぞれ振動源(ヘッドアクチュエータ)として機能する。弾性膜55は、圧電素子54の振動(たわみ)によって振動し(たわみ)、キャビティ521の内部圧力を瞬間的に高めるよう機能する。
【0101】
なお、上述では、インクを吐出するインクジェット式記録ヘッドを一例として説明したが、本実施の形態は、圧電素子を用いた液体噴射ヘッド及び液体噴射装置全般を対象としたものである。液体噴射ヘッドとしては、例えば、プリンタ等の画像記録装置に用いられる記録ヘッド、液晶ディスプレー等のカラーフィルタの製造に用いられる色材噴射ヘッド、有機ELディスプレー、FED(面発光ディスプレー)等の電極形成に用いられる電極材料噴射ヘッド、バイオチップ製造に用いられる生体有機物噴射ヘッド等を挙げることができる。
【0102】
また、本実施の形態に係る圧電素子は、上述した適用例に限定されるものではなく、圧電ポンプ、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器(例えば電圧制御SAW発振器)など、様々な形態に適用することができる。
【0103】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【0104】
【図1】図1(A)〜図1(D)は、第1の実施の形態に係る電極膜の製造方法を示す図である。
【図2】図2(A)〜図2(C)は、第1の実施の形態に係る電極膜の製造方法を示す図である。
【図3】図3は、第1の実施の形態の実施例1に係る電極膜を示す図である。
【図4】図4は、第1の実施の形態の実施例1に係る電極膜の格子定数の測定結果を示す図である。
【図5】図5は、第1の実施の形態の実施例1に係る電極膜の格子定数の測定結果を示す図である。
【図6】図6は、第1の実施の形態に係る実施例1に係る電極膜の膜応力の測定結果を示す図である。
【図7】図7は、第1の実施の形態に係る実施例2に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図8】図8は、第1の実施の形態に係る実施例2に係る強誘電体キャパシタのスタティックインプリント特性を示す図である。
【図9】図9は、第1の実施の形態に係る実施例2に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図10】図10は、第1の実施の形態に係る実施例2に係る強誘電体キャパシタのスタティックインプリント特性を示す図である。
【図11】図11は、第1の実施の形態の実施例3に係る電極膜の分析結果を示す図である。
【図12】図12(A)〜図12(D)は、第1の実施の形態の実施例3に係る電極膜上に形成した強誘電体膜のヒステリシス特性を示す図である。
【図13】図13(A)及び図13(B)は、第1の実施形態の実施例3に係る強誘電体膜の脱ガス分析結果を示す図である。
【図14】図14(A)及び図14(B)は、第1の実施形態の実施例4に係る電極膜のX線回折法による分析結果を示す図である。
【図15】図15(A)及び図15(B)は、第2の実施の形態に係る半導体装置を示す図である。
【図16】図16は、第3の実施の形態に係るインクジェット式記録ヘッドを示す図である。
【図17】図17は、第3の実施の形態に係るインクジェット式記録ヘッドを示す図である。
【図18】図18は、第3の実施の形態に係るインクジェットプリンタを示す図である。
【符号の説明】
【0105】
10…基体 20,22…初期結晶核 30,32…成長層 40,42…電極膜
50…インクジェット式記録ヘッド 230…強誘電体キャパシタ
【特許請求の範囲】
【請求項1】
基体の上方に形成される白金族金属を含む電極膜であって、
CuKα線を用いたθ−2θ法によるX線回折において求められるピークに対応する回折角2θは、前記電極膜の熱処理後のピークに対応する回折角以上の大きさである、電極膜。
【請求項2】
基体の上方に形成される白金族金属を含む電極膜であって、
前記基体を常温から温度上昇させて所定温度にした後、温度下降させて再び常温に戻したときの応力履歴が、ループ状をなす、電極膜。
【請求項3】
請求項2記載の電極膜において、
初期の常温時の膜応力の大きさは、常温に戻した時の膜応力の大きさとほぼ等しい、電極膜。
【請求項4】
請求項2又は請求項3記載の電極膜において、
初期の常温時と常温に戻した時との膜応力の差は、2.00×108(Pa)以下である、電極膜。
【請求項5】
請求項1から請求項4のいずれかに記載の電極膜において、
前記基体の上方に形成される島状をなす電極材料の初期結晶核と、
前記初期結晶核が成長することによって形成される電極材料の成長層と、
を含む、電極膜。
【請求項6】
請求項5記載の電極膜において、
前記初期結晶核が形成されるときの基体温度は、前記成長層が形成されるときの基体温度よりも高い、電極膜。
【請求項7】
請求項6記載の電極膜において、
前記初期結晶核が形成されるときの前記基体温度は、200℃以上600℃以下に設定され、
前記成長層が形成されるときの前記基体温度は、200℃より低い温度に設定される、電極膜。
【請求項8】
請求項5から請求項7のいずれかに記載の電極膜において、
前記初期結晶核が形成されるときの電極材料の粒子のエネルギーは、前記成長層が形成されるときの電極材料の粒子のエネルギーよりも高い、電極膜。
【請求項9】
請求項5から請求項8のいずれかに記載の電極膜において、
前記初期結晶核は、スパッタ法を用いて形成され、
前記成長層は、蒸着法を用いて形成される、電極膜。
【請求項10】
請求項1から請求項9のいずれかに記載の電極膜を含む、圧電素子。
【請求項11】
請求項1から請求項9のいずれかに記載の電極膜を含む、強誘電体キャパシタ。
【請求項12】
請求項11記載の強誘電体キャパシタを含む、半導体装置。
【請求項1】
基体の上方に形成される白金族金属を含む電極膜であって、
CuKα線を用いたθ−2θ法によるX線回折において求められるピークに対応する回折角2θは、前記電極膜の熱処理後のピークに対応する回折角以上の大きさである、電極膜。
【請求項2】
基体の上方に形成される白金族金属を含む電極膜であって、
前記基体を常温から温度上昇させて所定温度にした後、温度下降させて再び常温に戻したときの応力履歴が、ループ状をなす、電極膜。
【請求項3】
請求項2記載の電極膜において、
初期の常温時の膜応力の大きさは、常温に戻した時の膜応力の大きさとほぼ等しい、電極膜。
【請求項4】
請求項2又は請求項3記載の電極膜において、
初期の常温時と常温に戻した時との膜応力の差は、2.00×108(Pa)以下である、電極膜。
【請求項5】
請求項1から請求項4のいずれかに記載の電極膜において、
前記基体の上方に形成される島状をなす電極材料の初期結晶核と、
前記初期結晶核が成長することによって形成される電極材料の成長層と、
を含む、電極膜。
【請求項6】
請求項5記載の電極膜において、
前記初期結晶核が形成されるときの基体温度は、前記成長層が形成されるときの基体温度よりも高い、電極膜。
【請求項7】
請求項6記載の電極膜において、
前記初期結晶核が形成されるときの前記基体温度は、200℃以上600℃以下に設定され、
前記成長層が形成されるときの前記基体温度は、200℃より低い温度に設定される、電極膜。
【請求項8】
請求項5から請求項7のいずれかに記載の電極膜において、
前記初期結晶核が形成されるときの電極材料の粒子のエネルギーは、前記成長層が形成されるときの電極材料の粒子のエネルギーよりも高い、電極膜。
【請求項9】
請求項5から請求項8のいずれかに記載の電極膜において、
前記初期結晶核は、スパッタ法を用いて形成され、
前記成長層は、蒸着法を用いて形成される、電極膜。
【請求項10】
請求項1から請求項9のいずれかに記載の電極膜を含む、圧電素子。
【請求項11】
請求項1から請求項9のいずれかに記載の電極膜を含む、強誘電体キャパシタ。
【請求項12】
請求項11記載の強誘電体キャパシタを含む、半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2006−108290(P2006−108290A)
【公開日】平成18年4月20日(2006.4.20)
【国際特許分類】
【出願番号】特願2004−291345(P2004−291345)
【出願日】平成16年10月4日(2004.10.4)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成18年4月20日(2006.4.20)
【国際特許分類】
【出願日】平成16年10月4日(2004.10.4)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]