【課題】厚さを正確に制御し、界面構造を改善し、電子トラップを低密度とし、さらに、誘電体層および基板から／へのドーパントの不純物拡散を阻止することができるプロセスを提供する。また、既存の製造プロセスに容易に統合することができ、しかも、コストはほとんど増すことがないプロセスを提供する。
【解決手段】ＭＯＳＦＥＴのゲート酸化物またはＥＥＰＲＯＭのトンネル酸化物として使用するための、極薄誘電体層を成長させるためのプロセスを記載する。ウェハと酸窒化物との界面におよび酸窒化物の表面に窒素濃度のピークを有し、かつ、酸窒化物のバルク内に低い窒素濃度を有する、シリコン酸窒化物層が、酸化窒素および窒素性酸化ガス内で一連のアニールを行なうことによって形成される。 （もっと読む）

【課題】電気的特性を向上させた半導体素子の製造方法
【解決手段】第１導電型基板２０上に、ゲート酸化層３２、ポリシリコン層３４、タングステンシリサイド層３６及び第１シリコン酸化層３８を含むゲート電極３０を形成する工程と、第２導電型注入領域２２を形成する工程と、第２導電型注入領域よりも深い領域まで第１導電型の不純物を注入して第１導電型注入領域２４を形成する工程と、膜厚６０ｎｍから１００ｎｍの範囲のＩＳＳＧ酸化膜４０Ｘ、シリコン窒化膜５０Ｘ、第２シリコン酸化膜６０Ｘを形成する工程と、これらの一部分を除去して、ＩＳＳＧ酸化層４０、シリコン窒化層５０及び第２シリコン酸化層６０が積層されているサイドウォール７０を形成する工程と、第２導電型の不純物を注入して、ソース／ドレイン拡散層８０を形成する工程とを含む。 （もっと読む）

【課題】製造工程を簡素化することができるキャパシタの製造方法を提供する。
【解決手段】本発明に係るキャパシタ１００の製造方法は，基体１の上方に下部電極４を形成する工程と、下部電極の上方に誘電体層５を形成する工程と、誘電体層の上方に上部電極６を形成する工程と、少なくとも誘電体層および上部電極をパターニングする工程と、少なくとも誘電体層および上部電極を被覆するようにバリア層１４を形成する工程と、バリア層を被覆するように、バリア層のヤング率よりも小さいヤング率を有する保護層１２を形成する工程と、上部電極の上方に位置するバリア層が露出するように保護層を除去する工程と、上部電極が露出するまでバリア層をエッチバックする工程と、を含み、保護層を除去する工程は、誘電体層の側方に位置するバリア層の側方に保護層が残るように行われ、バリア層を除去する工程は，誘電体層の側方に位置するバリア層が残るように行われる。 （もっと読む）

【課題】信頼性の高い強誘電体メモリ装置を提供する。
【解決手段】本発明の強誘電体メモリ装置は、第１電極３２と第２電極３６との間に強誘電体層３４を有してなる強誘電体キャパシタ３０を備え、前記第２電極３６に接続される配線４４を有し、前記配線４４が、（１１１）面方位に配向を有する窒化チタンからなる第１配線層４１と、当該第１配線層４１上に形成され、（１１１）面方位に配向を有する窒化チタンアルミニウムからなる第２配線層４２と、を含むことを特徴とする。 （もっと読む）

【課題】メモリ素子やアナログ製品に有用な金属電極を具備するキャパシタ形成方法を提供する。
【解決手段】貴金属、貴金属の導電性酸化物、ペロブスカイト構造の導電性酸化物等で形成されたキャパシタの下部電極５００は、コンタクトプラグ２１０に連結され、耐熱性金属、導電性金属窒化物等で形成された支持導電体７００の側面上に配置され、ペロブスカイト構造の絶縁膜または絶縁性金属酸化物で形成された高誘電物質の誘電膜８００は、支持導電体７００の上部面上に、そして下部電極５００の側面及び上部面上に配置され、貴金属、貴金属の導電性酸化物、ペロブスカイト構造の導電性酸化物、耐熱性金属、導電性金属窒化物等で形成された上部電極９００は誘電膜８００上に配置される。下部電極５００を形成した後、支持導電体７００が下部電極５００及びコンタクトプラグ２１０に電気的に連結されるように形成される。 （もっと読む）

【課題】粒状結晶シリコン膜の長所である小さなグレイン、良好な界面平坦性、ボロンのシリコン基板への拡散防止効果を維持しつつ、柱状結晶シリコン膜単層で形成した場合に匹敵する良好なカバレッジ特性を実現することが可能なように改良されたシリコン膜を有する半導体装置を提供することを主要な目的とする。
【解決手段】本発明にかかる半導体装置は、積層シリコン膜を有する半導体装置であって、上記積層シリコン膜は、粒状結晶のシリコン膜で形成された最上層２及び最下層１と、上記最上層２と上記最下層１との間に設けられ、柱状結晶のシリコン膜３ａを含む中間層３とを備える。 （もっと読む）

【課題】深いコンタクトホールを形成する場合にこのコンタクトホールの形成を容易にし、また水素に対する耐性を良好にした強誘電体メモリ装置とその製造方法を提供する。
【解決手段】第１層間絶縁膜３と、強誘電体キャパシタ４と、絶縁性水素バリア膜５と、第２層間絶縁膜６と、第２層間絶縁膜６と絶縁性水素バリア膜５と第１層間絶縁膜３とを貫通するコンタクトホール７と、を備えた強誘電体メモリ装置１である。絶縁性水素バリア膜５は第１絶縁性水素バリア膜５ａと第２絶縁性水素バリア膜５ｂとからなり、第１絶縁性水素バリア膜５ａは強誘電体キャパシタ４の側壁部にて第１サイドウォール層１９ａを形成し、第２絶縁性水素バリア膜５ｂは第１サイドウォール層１９ａ上に設けられて第２サイドウォール層１９ｂを形成するとともに、強誘電体キャパシタ４の上部電極１６上及び第１層間絶縁膜３上を覆って形成されている。 （もっと読む）

【課題】強誘電体キャパシタを配線層に接続するための開口部を形成した場合においても、強誘電体キャパシタを水素から保護できるようにする。
【解決手段】コンタクトプラグ８ａを介してソース層６ａに接続された強誘電体キャパシタを層間絶縁層７上に形成し、ＳｉＨ₄−Ｎ₂を主原料とした高密度プラズマＣＶＤにてシリコン窒化膜からなる層間絶縁層１５を強誘電体キャパシタ上に形成してから、上部電極１３ｂおよびコンタクトプラグ８ｂにそれぞれ接続されたコンタクトプラグ１６ａ、１６ｂを層間絶縁層１５に埋め込む。 （もっと読む）

【課題】積層された導電性バリア層の酸素バリア性を向上させると共に、積層された導電性バリア層に生じる浮きや剥離を防止してコンタクト抵抗の安定化を図る。
【解決手段】半導体装置は、容量素子２１とトランジスタのソース領域又はドレイン領域１３とを電気的に接続するコンタクトプラグ１５と、該コンタクトプラグ１５の上に形成された高融点金属のみの窒化物である窒化チタンからなる導電層１６Ａと、窒化チタンアルミニウム膜、イリジウム膜及び酸化イリジウム膜の積層膜からなる酸素の拡散を防止する多結晶状の導電性酸素バリア層１７とを有している。結晶配向性が低い窒化チタンからなる導電層１６Ａを導電性酸素バリア膜１７の下側に設けたことにより、導電層１６Ａの直上に形成される導電性酸素バリア膜である窒化チタンアルミニウム膜は緻密な膜構造となるため、酸素の侵入を効果的に防止することができる。 （もっと読む）

【課題】微細な強誘電体キャパシタを有する半導体装置において、強誘電体キャパシタの特性を劣化させることなく、ＣＶＤ法により、コンタクトプラグを形成する。
【解決手段】強誘電体キャパシタの上部電極を露出するコンタクトホールに、酸化雰囲気での熱処理の後、ＴｉＮよりなる密着膜を形成し、かかるＴｉＮ密着膜を水素バリアとして使いながら、Ｗ層をＣＶＤ法により堆積し、コンタクトホールを充填する。 （もっと読む）

【課題】本発明は、不揮発性半導体記憶装置等に利用される半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法に関し、セルの微細化及び集積化が可能で、データの記憶特性に優れ、低消費電力化が可能な半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法を提供することを目的とする。
【解決手段】半導体素子としての強誘電体ゲート付きｐｎ接合ダイオードＧＤは、強誘電体膜２６上に形成されたゲート電極２８と、強誘電体膜２６下方の半導体基板２に強誘電体膜２６の分極方向によって反転層が形成される反転層形成領域９０と、反転層形成領域９０を挟んだ両側の一方に形成されたカソード領域６２と、当該両側の他方に形成されたアノード領域６４とを有している。 （もっと読む）

【課題】強誘電体キャパシタとヒューズとを同一基板上に形成した場合でも強誘電体キャパシタの特性が劣化することを防止できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】トランジスタ１０Ａ及び１０Ｂを含む半導体素子及び強誘電体キャパシタ２０を有する半導体基板１１と、半導体素子及び強誘電体キャパシタ２０が埋没するように半導体基板１１上に形成された第１から第３層間絶縁膜２１、３１及び４１と、第３層間絶縁膜４１上に形成されたヒューズ４３を含むメタルパターンと、ヒューズ４３上面に開口４８を有するように第３層間絶縁膜４１上からヒューズ４３側面の少なくとも一部にかけて形成され、水素原子やボロン原子などの還元性を有する所定の原子を通さないバリア膜４５と、バリア膜４５上に形成され、所定の原子を含むパッシベーション膜４６とを有する。 （もっと読む）

【課題】微細化・高集積化及び蓄積電荷量の増加を実現し、信頼性の高いメモリ構造を得る。
【解決手段】各メモリセル毎に１つの強誘電体キャパシタ構造と１つの選択トランジスタとを有する１トランジスタ１キャパシタ（１Ｔ１Ｃ）構造を採用し、各キャパシタ構造３０，５０を、半導体基板１０の表面からの高さが相異なる２層の層間絶縁膜４９，７４のいずれか１層内にそれぞれ配する。 （もっと読む）

【課題】強誘電体材料よりなるキャパシタ誘電体膜の劣化を防止できる半導体装置とその製造方法を提供すること。
【解決手段】キャパシタQを覆う水素拡散防止絶縁膜２５を形成する工程と、水素拡散防止絶縁膜２５の上にキャパシタ保護絶縁膜２４を形成する工程と、半導体基板１側にバイアス用高周波電力を印加すると共に、酸素とシリコン化合物ガスとを含む第１成膜ガスにプラズマ化用高周波電力を印加するプラズマCVD法により、キャパシタ保護絶縁膜２４の上に第１絶縁膜２６を形成する工程とを有し、キャパシタ保護絶縁膜２４の成膜条件として、キャパシタ保護絶縁膜２４に含まれる水分量が第１絶縁膜２６に含まれる水分量よりも少なくなる条件を採用する半導体装置の製造方法による。 （もっと読む）

【課題】高信頼性で高歩留まりの半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０上に形成された第１ゲート電極１４と、この第１ゲート電極１４の一方の側面下の半導体基板中に形成された第１拡散層２０と、第１ゲート電極１４の他方の側面下の半導体基板中に形成された第２拡散層１８と、この第２拡散層１８の上に側面が形成された第２ゲート電極１３と、第１ゲート電極１４と第２ゲート電極１３間を埋め込み、第１拡散層２０上では、第１ゲート電極１４と第２ゲート電極１３間を埋め込む厚さよりも薄く形成され、窒素を主成分としない第１絶縁膜２５と、この第１絶縁膜２５上に形成された第２絶縁膜２６と、この第２絶縁膜２６上に形成され、この第２絶縁膜２６とは主成分が異なる層間絶縁膜２７と、第１拡散層２０に接続され、第１絶縁膜２５、第２絶縁膜２６及び層間絶縁膜２７中に形成されたコンタクト電極２３とを有する。 （もっと読む）

【課題】経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供する。
【解決手段】下部電極１２と、下部電極１２の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層８と、誘電体層８の上に形成された上部電極１５と、を備えた誘電体キャパシタであって、少なくとも柱状結晶間にその酸化層であるPtO₂層、RuO_x層、ReO_x層、OsO_xのいずれか１つの酸化層を有する下部電極１２と、下部電極１２の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層８と、誘電体層８の上に形成された上部電極１５と、を備え、前記酸化層は誘電体層８からの酸素の抜け出しを防止するように構成されている。 （もっと読む）

【課題】分極反転特性に優れ、安定動作が可能な強誘電体キャパシタを提供する。
【解決手段】強誘電体キャパシタは、下部電極と、下部電極の上に形成された強誘電体膜と、強誘電体膜の上に形成された上部電極とよりなる強誘電体キャパシタであって、強誘電体膜の膜厚は、１２０ｎｍ以下であって、且つ、強誘電体膜の分極反転時間は、２００ｎｓ以下である。 （もっと読む）

【課題】電荷保持寿命の低下を抑制する。また、書き換え回数の向上と回路動作の速度の向上との両立を図る。
【解決手段】Ｐ⁻型Ｓｉ基板１のうち、センストランジスタ領域上に、浮遊ゲート４を形成する。このとき、トンネル膜７に接する部分のリン濃度をリンが析出しない濃度とする。その後、浮遊ゲート４の表面上から、Ｐ⁻型Ｓｉ基板１のうち、選択トランジスタ領域上に至って、絶縁膜８を形成する。このとき、絶縁膜８は、窒化膜、オキシナイトライド膜等の酸化膜より耐湿性及び誘電率が高い膜を用いる。その後、選択トランジスタのゲート電極９を形成する。このとき、ゲート電極９のリン濃度を浮遊ゲート４のトンネル膜７に接する部分の濃度よりも高くする。また、センストランジスタの絶縁膜８ａの表面上に、浮遊ゲート４を覆い、且つ固定電位とされる、浮遊ゲート４の電位を遮蔽するための導電性膜を形成する。 （もっと読む）

【課題】 本発明は、プラズマアタックと水素（Ｈ_２）の浸透を防止してセルと周辺回路の誤動作を防止するための半導体素子の製造方法を提供することを目的としている。
【解決手段】 半導体素子の製造方法に関するものであり、セル領域及び周辺領域が定義された半導体基板上にトンネル酸化膜及びポリシリコン膜を形成した後、周辺領域のポリシリコン膜、トンネル酸化膜及び半導体基板の一部をエッチングして周辺領域に第１トレンチを形成し、第１トレンチが埋め込まれるように全体構造上に第１絶縁膜を形成した後、セル領域の第１絶縁膜、第１ポリシリコン膜、トンネル酸化膜及び半導体基板の一部をエッチングしてセル領域に第２トレンチを形成する。その後、第２トレンチ内に側壁酸化膜及び窒化膜を形成して側壁酸化膜と窒化膜が積層されるようにした後、第２トレンチ内に第２絶縁膜を埋め込んで素子分離膜を形成することにより、プラズマアタックと水素（Ｈ_２）の浸透を防止してセルと周辺回路の誤動作を防止し得る。 （もっと読む）

【課題】層間絶縁膜上に平坦なバリア膜を形成する場合であっても、導体プラグを良好に形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上及び強誘電体キャパシタ４２上に第１の絶縁膜４８を形成する工程と、第１の配線５６ａ〜５６ｃを形成する工程と、第２の絶縁膜６０を形成する工程と、第２の絶縁膜の表面を平坦化する工程と、熱処理炉を用いて熱処理を行うことにより第２の絶縁膜中から水分を除去する工程と、Ｎ_２Ｏガス又はＮ_２ガスを用いて生成されたプラズマ雰囲気中にて熱処理を行うことにより、第２の絶縁膜中から水分を除去するとともに第２の絶縁膜の表面を窒化する工程と、第２の絶縁膜上にバリア膜６２を形成する工程と、バリア膜及び第２の絶縁膜にコンタクトホール６８を形成する工程と、コンタクトホール内に導体プラグ７０を埋め込む工程とを有している。 （もっと読む）